KR19990002279A - 반도체 소자의 저접합 형성방법 - Google Patents

반도체 소자의 저접합 형성방법 Download PDF

Info

Publication number
KR19990002279A
KR19990002279A KR1019970025840A KR19970025840A KR19990002279A KR 19990002279 A KR19990002279 A KR 19990002279A KR 1019970025840 A KR1019970025840 A KR 1019970025840A KR 19970025840 A KR19970025840 A KR 19970025840A KR 19990002279 A KR19990002279 A KR 19990002279A
Authority
KR
South Korea
Prior art keywords
semiconductor device
ion implantation
junction
low
low junction
Prior art date
Application number
KR1019970025840A
Other languages
English (en)
Inventor
조남훈
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019970025840A priority Critical patent/KR19990002279A/ko
Publication of KR19990002279A publication Critical patent/KR19990002279A/ko

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 전기적 특성을 향상시키는데 적당한 반도체 소자의 저접합 형성방법에 관한 것으로서, 반도체 소자의 P+/N 저접합을 형성하기 위해 BF2이온을 주입하여 반도체 소자의 저접합 형성방법에 있어서, 실리콘 기판의 준비하는 단계와, 상기 실리콘 기판의 표면에 95~150Å 두께로 절연막을 형성하는 단계와, 그리고 상기 절연막의 전면에 10~15keV 이온주입에너지로 BF2를 주입하여 P+/N 접합을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 소자의 저접합 형성방법
본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 반도체 소자의 저접합 형성방법에 관한 것이다.
일반적으로 반도체 소자의 집적도가 증가함에 따라 소자의 최소선폭등이 급격히 감소하고 있다. 이러한 추세는 비단 선폭뿐만 아니라 웨이퍼에 도핑(Doping)하는 접합깊이에도 커다런 영향을 미친다.
집적도가 64M, 256M 및 1G로 증가되면서 트랜지스터의 소오스/드레인(Source/Drain)의 접합깊이는 0.18, 0.15, 및 0.12㎛이하로 감소하여 저접합을 이루게 되었다.
그리고 이러한 저접합을 이루는 방법으로 낮은 에너지(Low Energy)이온주입, 높은(Elevated) 소오스/드레인, 실리사이드(Silicide)공정, 사전비정질화 등이 있다.
상기와 같은 저접합을 이루는 방법중 높은 소오스/드레인과 실리사이드공정 및 사전비정질화는 공정이 복잡한 단점이 있다.
반면에 낮은 에너지 이온주입 기술에 의한 저접합 형성기술은 공정이 단순한 장점이외에 전기적 특성도 유리하다고 알려져 있다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 저접합 형성방법을 설명하면 다음과 같다.
도 1은 종래의 반도체 소자의 저접합 형성을 위한 BF2이온주입시 B 및 F의 농도분포를 나타낸 도면이고, 도 2는 종래의 산화막이 존재하는 경우 저접합 형성을 위한 BF2이온주입시 B 및 F의 농도분포를 나타낸 도면이다.
종래에 보통 n+/p 저접합을 얻기위해서는 비소(As) 이온주입을 실시하는데 상기 As의 경우 메스(Mass)가 크기 때문에 저접합 형성이 용이하다.
그러나 p+/n 저접합은 B 또는 BF2이온주입에 의해 형성하는데 이들 이온의 메스가 작기 때문에 기판내에 깊게 주입되어 저접합 형성에 불리하다.
특히, BF2의 경우 B에 비하여 메스가 크기 때문에 저접합을 형성할 수 있으나 F에 의한 격자결함과 버블(Bubble) 발생이 커다런 문제점이다.
이와같은 저접합을 얻으면서도 F에 의한 데미지(Damage)를 줄이기 위해서는 1~2keV 가량의 B 단독 이온주입이 필요하다.
도 1에서와 같이 일정한 에너지의 BF2이온주입시 B의 피크(Peak)는 F에 비하여 깊이 방향으로 깊게 위치한다. 이와 같이 다량 주입된 F는 실리콘 기판에 데미지가 발생하고, 열처리시 버블(Bubble) 현상이 발생한다.
이어, 도 2에 도시한 바와같이 실리콘 기판의 표면에 산화막이 존재하는 경우에는 산화막의 두께나 BF2이온주입에너지를 조절하는 경우 선택적으로 F가 실리콘 기판내로의 유입을 방지할 수는 있으나 산화막(Oxide)의 두께 만큼 접합(Junction)의 깊이를 감소시키게 된다.
여기서 실리콘 기판의 표면에 얇은 산화막을 형성한 후, 이온주입을 실시하고, 상기 산화막의 기능은 오염방지 및 채널의 최소화인데 상기 산화막 두께에 관한 최적화는 크게 요구되지 않았다.
그러나 이와같은 종래의 반도체 소자의 저접합 형성방법에 있어서 저에너지 이온주입기의 최소 이온주입에너지는 약 10keV인데 B단독 이온주입을 위해서는 1~2keV가량의 이온주입에너지가 필요하기 때문에 새로운 장비의 도입을 필요로하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 산화막의 두께와 BF2이온주입에너지를 상호조절함으로써 저접합 형성에 용이하고 전기적 특성을 향상시키도록 한 반도체 소자의 저접합 형성방법을 제공하는데 그 목적이 있다.
도 1은 종래의 반도체 소자의 저접합 형성을 위한 BF2이온주입시 B 및 F의 농도분포를 나타낸 도면
도 2는 종래의 산화막이 존재하는 경우 저접합 형성을 위한 BF2이온주입시 B 및 F의 농도분포를 나타낸 도면
도 3은 본 발명에 의한 반도체 소자의 저접합 형성을 위한 BF2이온주입에너지에 따라 요구되는 산화막 두께를 나타낸 도면
도 4는 본 발명의 산화막을 최적화한 경우 BF2이온주입에너지에 따른 접합 누설전류 밀도 변화를 나타낸 도면
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 저접합 형성방법은 반도체 소자의 P+/N 저접합을 형성하기 위해 BF2이온을 주입하여 반도체 소자의 저접합 형성방법에 있어서, 실리콘 기판의 준비하는 단계와, 상기 실리콘 기판의 표면에 95~150Å 두께로 절연막을 형성하는 단계와, 그리고 상기 절연막의 전면에 10~15keV 이온주입에너지로 BF2를 주입하여 P+/N 접합을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 저접합 형성방법을 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 반도체 소자의 저접합 형성을 위한 BF2이온주입에너지에 따라 요구되는 산화막 두께를 나타낸 도면이고, 도 4는 본 발명의 산화막을 최적화한 경우 BF2이온주입에너지에 따른 접합 누설전류 밀도 변화를 나타낸 도면이다.
도 3에 도시된 바와같이 BF2이온주입에너지에 따라 실리콘 기판의 표면에 형성된 산화막내에서 B의 피크가 F에 비하여 깊게 형성된다.
만약, 10keV 이온주입에너지로 BF2이온주입시 산화막은 약 95Å 두께를 사용하면 F가 상기 실리콘 기판내의 유입을 감소시킨다.
도 4에 도시한 바와같이 실리콘 기판의 표면상에 산화막 두께를 150Å 미만으로 형성하여 이온주입에너지를 낮춤에 따라 접합 누설전류가 증가하나 15keV의 이온주입에너지에서는 다시 감소하게 된다.
즉, 산화막의 두께와 이온주입에너지가 적절하게 조절되는 경우 전기적 특성이 우수한 접합을 형성 할 수 있다.
이상에서 설명한 바와같이 본 발명에 의한 반도체 소자의 저접합 형성방법에 있어서 산화막의 두께와 이온주입에너지 최적화를 통해서 P+/n 저접합의 형성이 가능하고, 접합의 전기적 특성을 향상시킬 수 있는 효과가 있다.

Claims (3)

  1. 반도체 소자의 P+/N 저접합을 형성하기 위해 BF2이온을 주입하여 반도체 소자의 저접합 형성방법에 있어서,
    실리콘 기판의 준비하는 단계;
    상기 실리콘 기판의 표면에 95~150Å 두께로 절연막을 형성하는 단계; 그리고
    상기 절연막의 전면에 10~15keV 이온주입에너지로 BF2를 주입하여 P+/N 접합을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 저접합 형성방법.
  2. 제 1 항에 있어서,
    상기 절연막을 95Å 두께로 형성할 때 BF2의 이온주입에너지는 10keV로 주입함을 특징으로 하는 반도체 소자의 저접합 형성방법.
  3. 제 1 항에 있어서,
    상기 절연먹의 두께가 150Å미만일 때 이온주입에너지는 15keV로 주입함을 특징으로 하는 반도체 소자의 저접합 형성방법.
KR1019970025840A 1997-06-19 1997-06-19 반도체 소자의 저접합 형성방법 KR19990002279A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970025840A KR19990002279A (ko) 1997-06-19 1997-06-19 반도체 소자의 저접합 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970025840A KR19990002279A (ko) 1997-06-19 1997-06-19 반도체 소자의 저접합 형성방법

Publications (1)

Publication Number Publication Date
KR19990002279A true KR19990002279A (ko) 1999-01-15

Family

ID=65985881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970025840A KR19990002279A (ko) 1997-06-19 1997-06-19 반도체 소자의 저접합 형성방법

Country Status (1)

Country Link
KR (1) KR19990002279A (ko)

Similar Documents

Publication Publication Date Title
KR100615657B1 (ko) 격자간 원자들을 생성하기 위한 준-비정질의 경사각 주입을 이용하여 강화된 횡방향 확산을 제공하는 채널 길이가 감소된 저농도로 도핑된 드레인 트랜지스터
US6682980B2 (en) Fabrication of abrupt ultra-shallow junctions using angled PAI and fluorine implant
KR100305623B1 (ko) 이온주입을이용한반도체장치의제조방법
US5976956A (en) Method of controlling dopant concentrations using transient-enhanced diffusion prior to gate formation in a device
US5536959A (en) Self-aligned charge screen (SACS) field effect transistors and methods
US6255693B1 (en) Ion implantation with programmable energy, angle, and beam current
CA1204370A (en) Method of forming a shallow and high conductivity boron doped layer in silicon
KR0144020B1 (ko) 낮은 면저항을 갖는 접합 형성방법
US5212542A (en) Semiconductor device having at least two field effect transistors and method of manufacturing the same
KR20040008518A (ko) 반도체 소자의 고전압 접합 형성 방법
US6767809B2 (en) Method of forming ultra shallow junctions
KR19990002279A (ko) 반도체 소자의 저접합 형성방법
KR100513445B1 (ko) 반도체 장치의 제조방법
KR100257074B1 (ko) 모스팻 및 이의 제조방법
KR100212010B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR960002087B1 (ko) 고 에너지 이온주입을 이용한 반도체 소자의 소오스/드레인 접합 형성방법
KR100548567B1 (ko) 전계효과 트랜지스터 제조방법
KR100334965B1 (ko) 모스전계효과트랜지스터 소자의 제조방법
KR100379512B1 (ko) 반도체 소자의 제조방법
KR100293269B1 (ko) 반도체 소자 제조방법
WO2001080295A1 (en) Methods for forming ultrashallow junctions in semiconductor wafers using nitrogen implantation
KR0184056B1 (ko) 에스오아이 웨이퍼 제조방법
KR100326250B1 (ko) 트랜지스터의얕은접합형성을위한반도체소자제조방법
KR100541681B1 (ko) 반도체 소자의 비대칭 접합 형성방법
KR20030001640A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination