KR19990000978A - Atm 스위칭 시스템의 단일 스위치 소자 및 버퍼 문턱값 결정 방법 - Google Patents
Atm 스위칭 시스템의 단일 스위치 소자 및 버퍼 문턱값 결정 방법 Download PDFInfo
- Publication number
- KR19990000978A KR19990000978A KR1019970024144A KR19970024144A KR19990000978A KR 19990000978 A KR19990000978 A KR 19990000978A KR 1019970024144 A KR1019970024144 A KR 1019970024144A KR 19970024144 A KR19970024144 A KR 19970024144A KR 19990000978 A KR19990000978 A KR 19990000978A
- Authority
- KR
- South Korea
- Prior art keywords
- input port
- input
- threshold value
- cell
- threshold
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/50—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/6215—Individual queue per QOS, rate or priority
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3018—Input queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/505—Corrective measures
- H04L49/506—Backpressure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9063—Intermediate storage in different physical parts of a node or terminal
- H04L49/9078—Intermediate storage in different physical parts of a node or terminal using an external memory or storage device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
- H04L2012/5635—Backpressure, e.g. for ABR
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
- H04L2012/5682—Threshold; Watermark
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 입력 버퍼링 방식을 사용하는 ATM 스위칭 시스템에서 스위치 소자내의 공유 버퍼 점유 정보를 이용하여, 역방향 압력 신호를 만드는 스위치 소자의 입력 포트별 문턱값을 제어하는 문턱값제어기에 관한 것이다. 종래의 ATM 스위칭 시스템에서는 사용하는 입력 포트별 문턱값을 정적으로 할당되어 있다.
그러나, 스위칭 시스템의 입력 포트로 입력되는 셀의 입력 분포가 스위칭 시스템의 초기 설정시에 고려되었던 것과 달라지게되면 특정 입력 포트로 셀이 급증하여 해당 입력 포트에 대한 역방향 압력 신호가 발생하게 되므로, 현재 스위치 소자내에 버퍼가 존재한다고 할지라도, 그 입력 포트로는 셀을 받아들일 수가 없기 때문에 셀의 수율이 나빠지게 되었다.
따라서, 본 발명에서는 상기와 같은 단점을 개선하기 위하여, 스위치 소자내의 각 입력 포트에 대한 공유 버퍼 점유 정보를 이용하여 문턱값 크기 변환 시간 간격 W 셀 타임마다 많은 셀이 입력되는 입력 포트에는 문턱값을 크게 할당하고, 상대적으로 적은 셀이 입력되는 입력 포트에는 문턱값을 적게 동적으로 할당하여 전체적인 스위칭 시스템의 수율을 개선시킬 수 있도록 하였다.
Description
본 발명은 역방향 압력(Back-pressure) 신호를 이용하는 입력 버퍼링 방식의 ATM 스위칭 시스템에서, 스위치 소자내의 공유 버퍼에 저장되어 있는 셀 저장 정보를 이용하여, 스위치 소자의 입력 포트별 문턱값을 제어하는 문턱제어기에 관한 것이다. 보다 상세하게는 각 입력 포트에 들어오는 셀의 분포에 따라서 역방향 압력 신호를 발생시키는 기준이 되는 문턱값을 일정한 셀타임 변환 시간 마다 동적으로 변화시켜서, 역방향 압력 신호의 발생율을 줄여서, 입력 포트로 전송되는 셀의 수율을 개선하기 위한 ATM 스위치에서, 버퍼 점유 정보를 이용한 버퍼 문턱값 제어기와 문턱값 결정 방법에 관한 것이다.
도 1은 입력 버퍼링 방법을 이용하는 N×N ATM 스위칭 시스템의 구조를 나타낸 것이다.
상기 스위칭 시스템은 출력 포트의 정보를 이용하여 입력되는 ATM 셀에 라우팅 태그(routing tag)를 붙이는 라우팅 테이블 소자(Routing table element)(1), 입력되는 셀을 저장하는 입력 버퍼(input buffer)(2), 라우팅 태그를 이용하여 입력 포트(input port)와 출력 포트(output port)사이에서 셀의 전달 기능을 가지는 스위칭 소자(Switching Element)(3)로 구성된다.
상기 라우팅 테이블 소자와 상기 입력 버퍼는 스위칭 소자(3)의 각 입력 포트마다 하나씩 요구되고, 스위치 소자는 하나의 단위 스위치로 구성될 수도 있고, 여러개의 단위 스위치로 구성될 수도 있다.
스위칭 시스템으로 입력되는 셀들은 먼저 라우팅 테이블 소자(1)로 보내지고, 상기 라우팅 테이블 소자는 입력 셀의 클래스에 따라서 입력 버퍼(2)내의 해당 논리 버퍼에 입력 셀을 저장한다. 스위칭 시스템에서는 P개의 우선 순위(priority)를 지원하기 위하여, 하나의 입력 버퍼(2)는 P개의 논리 버퍼로 나누어 사용된다. 또한 각 우선 순위 클래스에 할당되는 논리 버퍼의 길이를 라우팅 테이블 소자(1)에서 정해줄 수 있다. 이렇게 저장된 셀은 우선 순위에 따라서 선입선출(First In First Out:FIFO)방식으로, 각 논리 버퍼에서 읽혀져서 라우팅 테이블 소자(1)로 보내진다.
라우팅 테이블 소자(1)로 보내진 셀은 출력 포트 정보를 이용하여, 셀이 스위칭 소자(3)에서 지나가야할 경로(path)를 미리 결정하는 셀의 태그가 붙여져 스위치 소자로 전송된다. 라우팅 테이블 소자(1)에 의해서 태그가 붙여진 셀은 스위치 소자를 거쳐서 출력 포트로 전달되게 된다.
P개의 논리 버퍼에서 하나의 셀을 라우팅 테이블 소자(1)로 보내는 방법은, 처음 P개의 논리 버퍼에서 가장 우선 순위가 높은 논리 버퍼부터 셀이 저장되어 있는지를 차례대로 조사하고, 조사한 논리 버퍼에서 보낼 셀이 있다면, 조사한 논리 버퍼에 대해서 역방향 압력 신호가 존재하는 지를 조사한다.
역방향 압력 신호는 입력 버퍼(2)로부터 스위칭 소자(3)로의 특정 셀에 대한 입력을 허용하지 않는 신호를 의미한다. 역방향 압력 신호의 생성에 대한 사항은 하기에 상세히 설명하기로 한다.
만약 조사한 입력 버퍼(2)에 대한 역방향 압력 신호가 없을 경우에는 셀을 입력 버퍼(2)로부터 읽어내어 라우팅 테이블 소자(1)를 거쳐 스위칭 소자부(3)로 보내고, 역방향 압력 신호가 있다면 그 입력 버퍼내에 존재하는 셀을 스위칭 소자(3)측으로 전송하지 않고, 다음 우선 순위의 논리 버퍼에 대해서 저장된 셀이 있는지와 그 논리적 버퍼에 해당하는 역방향 압력 신호가 있는지를 조사한다. 즉, 논리 버퍼에 셀이 있는지 여부와 역방향 압력 신호가 없는지의 여부를 조사하여, 두 조건을 만족하였을 경우에만 셀을 스위칭 소자부(3)를 통하여 전송하게된다. 하나의 입력 셀을 입력 버퍼(2)로부터 읽어낼 때까지 P개의 논리 버퍼를 조사하여 셀을 입력 포트를 경유하여 전송하게된다.
도 1에서 스위칭 소자부(3)와 라우팅 테이블 소자(1) 사이의 실선은 입력 버퍼(2)로부터 스위칭 소자(3)로의 데이터 셀의 전송을 의미하고, 셀은 스위칭 소자(3)부의 입력 포트를 거쳐서 스위칭 소자부의 출력 포트로 전달된다. 점선은 입력 포트에서 라우팅 테이블 소자(1)의 출력 포트 측으로 전송되는 역방향 압력 신호를 의미한다.
도 2는 N×N ATM 단위 스위치 소자의 구성도를 나타낸것으로, 단위 스위치 소자는 셀들을 저장하는 공유 버퍼(buffer pool)(11), 셀의 입력을 제어하는 입력 포트 제어기(input port controller)(13), 출력 포트 제어기(output port controller)(14)와 공유 버퍼 및 입/출력 장치를 제어하는 공유 버퍼 제어기(buffer pool controller)(12)로 구성된다.
스위치로 입력된 셀들은 입력 포트 제어기(13)에 의해서 스위치 소자내의 공유 버퍼(11)에 저장되고, 이때 입력 포트 제어기(13)는 셀의 태그(tag)를 읽어내어 공유 버퍼 제어기(12)에 전송한다. 셀이 공유 버퍼(11)에 저장될 때마다 공유 버퍼 제어기는 셀의 테그와 셀의 저장 장소를 부여받고, 공유 버퍼(11)에 저장되는 셀의 수에 대한 정보를 갱신한다. 공유 버퍼(11)에 저장된 셀은 출력 포트 제어기(14)에 의해서 원하는 출력 포트로 보내어지는데, 출력 포트 제어기(14)는 공유 버퍼 제어기(12)의 제어 신호에 의해서 동작하게 된다. 공유 버퍼 제어기(12)는 셀의 입/출력 정보를 이용하여, 역방향 압력 신호를 생성하여 앞단으로 전송하고, 또한 뒷단으로부터 전송되어온 역방향 압력 신호가 있을 경우에는 출력 포트로의 셀의 출력을 억제한다.
도 3은 역방향 압력 신호 생성 알고리즘을 나타내는 것으로, 단위 스위치 소자는 각 입력 포트별로 각 우선 순위 클래스의 셀이 몇개나 공유 버퍼(11)내에 저장되어 있는지에 대한 정보를 저장하는 테이블을 가지고 있다. 도 3의 예에서 상기 테이블의 내용은 입력 포트 7의 우선 순위 클래스별 셀의 저장 갯수를 나타내고 있다. 우선 순위가 1인 클래스의 셀이 2개, 우선 순위가 3인 클래스의 셀이 2개가 저장되어 있다. 각 클래스의 문턱값이 2라고 가정하였을 경우, 우선 순위 1 클래스와 우선 순위 3 클래스의 셀이 입력 포트 7로 전송되지 않도록 하기 위하여 역방향 압력 신호를 전단으로 전송하게된다.
역방향 압력 신호는 단위 스위치 소자의 특정 입력 포트로 전송되어온 특정 우선순위 클래스 셀의 수가 우선 순위 클래스별 문턱값 c개 이상일 때와 단위 스위치 소자내의 전체 저장 셀의 수가 총 문턱값 ttotal을 넘을 때, 해당 입력 포트를 통해서 라우팅 테이블 소자로 전달된다. 예를 들어 c가 2이고, 공유 버퍼의 총 문턱값 ttotal이 24일경우, 단위 스위치 소자의 공유 버퍼(11)에 특정 우선 순위 클래스 셀의 수가 2개 이상이 되면 해당 입력 포트에 대해서만 특정 우선 순위 셀에 대한 전송을 억제하기 위하여 역방향 압력 신호를 전송하고, 공유 버퍼(11)내에 존재하는 셀의 수가 모두 24개 이상이 되는경우, 모든 입력 포트로 역방향 압력 신호를 전송하게된다.
종래에는 스위치 소자의 모든 입력 포트에 대해서 모두 같은 클래스의 문턱값을 사용하여 역방향 압력 신호를 생성하게 하였다. 각 입력 포트로 입력되는 셀의 분포가 동일한 경우 이를 균일 트래픽 환경(uniform traffic)이라고 하는데 이러한 경우에는 종래의 방법을 사용하여도 스위칭 시스템의 수율 저하는 발생하지 않지만, 실제 환경에서는 균일 트래픽 환경보다는 입력 포트의 특정 포트로 셀이 몰리는 경우가 발생할 수 있다. 이를 비 균일(non-uniform) 트래픽 환경 또는 핫-스팟(hot-spot)이라고 하며, 이러한 경우에는 종래의 방법을 사용할 경우 공유 버퍼(11)내에 셀을 수용할 수 있는 부분이 있다고 할지라도, 특정 입력 포트로 많은 셀이 입력될 경우 이 셀들에 대한 역방향 압력 신호가 입력 포트측으로 전달되어 더 이상의 셀을 전송할 수 없기 때문에 스위칭 시스템의 수율이 낮아지게 된다.
상기항 바와같이 실제적인 ATM 스위칭 시스템에서는 입력되는 셀의 분포가 균일 트래픽 환경이 아닌 핫-스팟 트래픽 환경이 많다. 이러한 ATM 스위칭 시스템에 종래의 문턱값 설정 방법을 이용할 경우, 특정 입력 포트로 입력되는 셀의 압력 신호가 빈번하게 발생하여 전체적으로 셀의 수율의 저하는 피할 수 없게된다.
본 발명에서는 상기함 문제점들을 해결하기 위하여 스위치 내부에 저장되어 있는 셀들의 입력 포트별 셀의 저장 정보와 설정된 포트별 문턱값 정보를 이용하여, 정해진 시간 간격마다 각 포트의 문턱값을 동적(dynamic)으로 할당함으로써 입력 트래픽의 불균형에 의한 셀 수율을 개선하기 위한 버퍼 문턱값 제어기 및 문턱값 결정 방법으 로 지공하는 것을 목적으로 한다.
본 발명에서는 ATM 스위칭 시스템의 입력 포트별 공유 버퍼에 저장되어 있는 셀의 저장 정보, 입력 포트별 저장 셀의 비율, 포트별 문턱값 정보를 이용하여 각 입력 포트의 문턱값을 변환 시간 간격 W 셀 타임마다 동적으로 바꾸어 셀의 수율을 개선한다.
도 1은 N×N ATM 스위치 시스템의 구성도
도 2는 N×N ATM 단위 스위치 소자의 구성도
도 3은 역방향 압력 신호 생성 알고리즘을 나타내는 상세도
도 4는 본 발명에 의한 ATM 스위칭 시스템의 단위 스위치 소자의 구성도
도 5는 본 발명에 의한 문턱값 크기 결정 방법을 설명하기우한 도면
도 6은 본 발명에 의한 문턱값 크기 결정 방법을 나타내는 흐름도
*도면의 주요 부분에 대한 부호의 설명*
1. 라우팅 테이블 소자(routing table element)
2. 입력 버퍼(input buffer)
3. 스위치 소자(switch element)
11, 31 : 공유 버퍼(buffer pool)
12, 32 : 공유 버퍼 제어기 (buffer pool controller)
13, 33 : 입력 포트 제어기 (input port controller)
14, 34 : 출력 포트 제어기 (output port controller)
35 : 문턱값 제어기
본 발명에서는 상기와 같이 스위칭 시스템의 셀 입력에 대한 수율을 개선하기 위하여, 스위칭 시스템의 공유 버퍼 제어기(12)로 부터의 공유 버퍼 점유 정보를 이용하여 입력 포트 문턱값 변환 시간 간격인 W 셀 타임마다 입력포트들의 문턱값을 결정하는 문턱값제어기를 이용한다.
이하 도 4와 도 5를 참조하여 본발명에 대해서 상세히 설명한다.
본 발명에 의한 문턱값 제어기를 포함한 스위칭 시스템은 공유 버퍼 제어기, 입력 포트 제어기, 출력 포트 제어기, 공유 버퍼 및 문턱값 제어기로 구성된다.
문턱값 제어기(35)는 공유 버퍼 제어기(12)로부터 공유 버퍼 점유 정보를 받아서 입력 포트당 공유 버퍼 점유 비율등을 계산하고, 공유 버퍼 점유 정보와 점유 비율등을 이용하여 문턱값 크기 변환 시간 간격인 W 셀 타임마다 문턱값 크기를 계산하여 공유 버퍼 제어기로 보내면, 공유 버퍼 제어기(12)에서는 제어 신호를 발생시켜 각 우선 순위 클래스 버퍼의 문턱값을 변화시키게 된다.
본 발명에 의한 문턱값 제어기는 공유 버퍼 제어기(12)로부터 받은 포트별 공유 버퍼 점유 정보와 포트별 공유 버퍼 점유 정보를 이용하여 계산한 공유 버퍼 점유 비율(ratio)과 현재의 문턱값 정보를 이용하여 하기의 문턱값 크기 결정 알고리즘에 준하여 문턱값 크기 변환 시간 간격 W 셀 타임 마다 입력 포트별 문턱값을 계산한다.
문턱값 결정 알고리즘은 먼저 공유 버퍼 제어기(12)로부터 수신한 i 번째 우선 순위 클래스 공유 버퍼(11)의 셀 점유 갯수를 이용하여, i 번째 우선 순위 클래스 공유 버퍼(11)의 공유 버퍼 점유 비율을 계산한다. 예를 들어, 현재 i 번째 우선 순위 클래스 공유 버퍼(11)에 저장되어 있는 셀의 수를 Li라 하면, 전체 공유 버퍼의 점유 개수 Ltotal=나눈값이 된다. i 번째 입력 포트의 공유 버퍼 점유 비율는 ri 는
[수학식 1]
ri=Li/Ltotal
이 된다.
도 5는 본 발명에 의한 문턱값 크기 결정 알고리즘을 설명하기 위하여 각 입력 포트별 문턱값과 공유 버퍼 점유 개수 정보간의 관계를 나타낸 것이다. 하나의 스위치 소자는 N개의 입력 포트의 점유 정보를 저장하기 위하여, 공유 버퍼 제어기내에 N 개의 입력 포트 점유 정보표(input port occupancy table)를 가진다. i번째 입력 포트를 위한 입력 포트 점유 정보표에는 공유 버퍼에 저장되어 있는 셀 중에서 i번째 입력 포트를 통해 들어온 셀의 개수(Li)가 저장되어 있다. 공유 버퍼내의 셀수가 문턱값인 ti와 같아질때(Li=ti) , 역방향 압력 신호를 생성하게 되고, i번째 입력 포트를 통하여 최대 ti개까지의 셀이 저장되어 있을 수 있다. 도 5의 예에서는 입력 포트 1의 경우에 L1과 t1이 같으므로 입력 포트 1과 연결된 앞단의 소자로 역방향 압력 신호를 보내게 된다. 즉, 본 발명에서는 문턱값 ti를 동적으로 변화시켜줌으로써 특정 포트로 셀이 집중되는 핫-스폿 현상이 일어날 때 수율이 낮아지는 종래의 문제점을 해결하였다.
각 입력 포트에 대해서 최소한의 셀 입력을 보장하기 위해서는 최소 문턱값 bi이하로는 문턱값이 더 작아질수 없게 하였다. 여기서 bi는 정적으로 할당된 값이고, ti는 문턱값 증감의 최소 단위 Δ를 기준으로 매 문턱값 크기 결정 시간 간격 W 셀 타임마다 바뀔 수 있는 값이다.
문턱값 제어기는 문턱값 크기 변환 시간 간격 W 셀 타임 마다 포트별로 문턱값 크기를 계산하게 된다. i번째 입력 포트의 공유 버퍼 점유 정보 ri가 정해진 점유 비율 문턱값 rth보다 크고, 실제 점유 갯수가 문턱값 ti에 이미 도달한 상태를 핫-스팟 상태로 가정할 수 있다. 이러한 경우 i 번째 입력 포트의 문턱값을 Δ 셀 만큼 크게 해주기 위해서, 문턱값의 크기에 비해 실제 저장 갯수가 가장 적은 입력 포트, 즉 tj- Lj가 가장 큰 다른 입력포트의 문턱값의 크기를 Δ 셀 만큼 줄여주어 이를 i번째 입력 포트의 문턱값으로 할당해준다. 이는 스위치 소자내의 점유율이 높고, 저장 갯수가 문턱값에 도달한 핫-스팟 상태에 있는 입력 포트는 문턱값을 증가시켜주고, 다른 입력포트에 비해서 상대적으로 낮은 공유 버퍼 점유 비율을 가지는 입력 포트의 문턱값은 작게하여 전체적으로 스위칭 시스템에서의 입력 셀의 수율을 개선하기 위해서이다.
도 6은 본 발명에 의한 문턱값 제어기의 문턱값 결정 알고리즘을 나타내는 흐름도이다.
처리 흐름도의 i는 i번째 입력 포트를 의미하고, ri는 입력 포트의 공유 버퍼 점유 비율, Li는 i번째 입력 포트의 공유 버퍼내에 저장되어 있는 셀의 갯수를 의미한다. ti는 i 번째 입력 포트의 문턱값의 크기를 의미한다. 문턱값 제어기는 도 6과 같은 문턱값 크기 알고리즘을 이용하여 문턱값 크기 변환 시간 간격 셀타임 W 마다 스위치 소자내의 N개의 입력 포트의 문턱값 크기(ti, i=1,2,...,N)를 결정해 준다. 먼저 특정 i 번째 입력 포트의 공유 버퍼 점유 비율 ri 이 점유 비율 문턱값 rth를 넘는지와 i 번째 입력 포트의 공유 버퍼내에 존재하는 저장 셀의 수 Li가 입력 포트의 문턱값 ti를 넘는지를 조사한다. 두 문턱값을 모두 초과하였을 경우 문턱값의 크기 ti를 변화시킬 수 있는지를 조사하게 되고, 그렇지 않은 경우에는 다음 입력 포트인 i+1 번째 입력 포트에 대해서 입력 포트의 문턱값을 조사하게된다.
특정 입력 포트의 문턱값 크기를 Δ셀 만큼 크게하기 위해서는 먼저 다른 입력 포트의 문턱값 크기를 Δ 셀만큼 줄여야 하므로, 먼저 다른 입력 포트의 문턱값 크기를 줄일 수 있는지를 조사하게 된다. 이를 위해서 i 번째 입력 포트를 제외한 나머지 N-1 개의 입력 포트에 대해서 tj- Lj, (j≠i)가 가장 큰 순서대로 문턱값 크기를 줄일 수 있는지를 조사한다. 도 6의 흐름도에서 “D_order(k)는 tj- Lj, (j≠i)가 k번째로 큰 입력 포트를 의미한다. 예를들어, D_order(2)는 전체 입력 포트 중에 tj- Lj, (j≠i)가 두번째로 큰 입력 포트를 의미하게 된다.
다음으로 현재 “D_order(1) 번째 입력포트부터 현재의 문턱값(tD_order(1))에서 최소 문턱값 할당 단위인 Δ 셀만큼 줄여도 최소 문턱값(bD_order(1))보다 큰지를 조사하고, 조건을 만족시키면 “D_order(1) 번째 입력 포트의 문턱값 (bD_order(1))크기를 Δ 셀 만큼 줄여주고, i 번째 입력 포트의 문턱값 크기를 Δ 셀만큼 늘려준다. 조건을 만족시키지 못할경우에는 k를 변화시켜 가면서 계속 조사를 하는데, 조건을 만족시키는 입력 포트를 찾거나 tj- Lj, (j≠i)가 가장 작은 “D_order(N)”번째 입력 포트까지 조사한 후에 문턱값 크기 결정 알고리즘의 수행을 마치게 된다. 또한 입력포트의 문턱값을 수정할 때마다 tj- Lj,(j≠i)의 크기가 변하므로, 문턱값 크기를 수정한 후에는 반드시“D_order(k) 정보를 저장하고 있는 테이블을 다시 정렬(sorting)하여야 한다.
상기와 같이 i번째 입력 포트의 문턱값 크기를 결정한 뒤에 i+1번째 입력 포트도 같은 과정을 통하여 결정해준다. 여기서, 문턱값 크기 결정 시간 간격 W 셀 타임의 크기, 최소 문턱값 크기 bi, 문턱값 크기 할당의 최소 단위 Δ, 입력 포트의 공유 버퍼 점유 비율의 문턱값 rth등은 스위칭 시스템의 특성, 입력 포트의 수 및 입력 트래픽의 예상 분포등을 고려하여 결정되어진다.
문턱값 제어기는 문턱값 변환 시간 간격 W 셀 타임마다 각 입력 포트의 문턱값 크기를 결정하여 이를 공유 버퍼 제어기로 보내고, 공유 버퍼 제어기는 이를 이용하여 각 입력 포트별로 역방향 압력 신호를 생성하여 전단으로 전송하게된다. 이 문턱값 제어기는 공유 버퍼 제어기의 내부에 위치할 수도 있고, 공유 버퍼 제어기와 별도로 구성될 수도 있다. 본 발명에서의 문턱값 제어기는 공유 버퍼 제어기와는 별도로 구성한 경우에 대해서 고려하였다.
본 발명에서는 입력 포트별 공유 버퍼 점유 정보를 이용하여 스위치 소자의 입력 포트별 문턱값을 제어하는 문턱값 제어기를 스위칭 시스템에서 부가하였다. 문턱값 제어기는 입력 포트의 공유 버퍼에 존재하는 셀의 점유 정보를 이용하여, 역방향 압력 신호를 발생시키는 문턱값을 동적으로 변화시켜, 문턱값 발생 빈도를 줄여주었고, 결과적으로 종래의 고정 문턱값을 사용하는 스위칭 시스템에 비해서 높은 스위칭 시스템의 수율을 얻을 수 있다.
Claims (2)
- 스위칭 시스템으로 입력되는 셀을 일시적으로 저장하기 위한 입력 버퍼;출력 포트의 정보를 이용하여 입력되는 셀에 대해서 라우팅 태그를 붙이는 라우팅 테이블 소자;입력 셀을 상기 입력 버퍼로부터 읽어내어, 라우팅 태그에 의해서 출력 포트 측으로 전달하는 기능을 가지는 스위치 소자;입력포트로 입력된 셀을 저장하기 위한 공유 버퍼;상기 공유 버퍼에 저장된 셀을 읽어 입력 포트측으로 전달하는 입력 포트 제어기;상기 공유 버퍼 및 입/출력 제어기를 제어하는 공유 버퍼 제어기;상기 공유 버퍼에 저장된 셀을 읽어 출력 포트측으로 전달하는 출력 포트 제어기를 포함하여 이루어지는 입력 버퍼형 N×N ATM 스위칭 시스템의 단위 스위치 구조
- i 번째 입력 포트의 공유 버퍼 점유 비율이 ri;i 번째 입력 포트의 공유 버퍼 점유 비율 문턱값이 rH;i 번째 입력 포트의 공유 버퍼내에 저장되어 있는 셀의 개수가 Li;i 번째 입력 포트의 문턱값 크기가 ti;i 번째 입력 포트의 문턱값과 실제 저장 개수의 차가 ti-Li인 경우에,ATM 스위칭 시스템에서 버퍼 점유 정보를 이용하여 수율 개선을 위한 버퍼 문턱값 제어기가 문턱값 크기 변환 시간 간격 W 셀 타임 마다,i 번째 입력 포트의 공유 버퍼 점유 비율 ri가 점유 비율 문턱값 rth를 넘는지와 i 번째 입력 포트의 공유 버퍼내에 존재하는 저장 셀의 수 Li가 입력 포트의 문턱값 ti 를 넘는지를 조사하는 과정;상기 두 문턱값을 모두 초과하였을 경우 문턱값의 크기 ti를 변화시킬 수 있는지를 조사하고, 그렇지 않은 경우에는 다음 입력 포트인 i+1 번째 입력 포트에 대해서 입력 포트의 문턱값을 조사하는 과정;i 번째 입력 포트를 제외한 나머지 N-1 개의 입력 포트에 대해서 tj- Lj, (j≠i)가 가장 큰 순서대로 문턱값 크기를 줄일 수 있는지를 조사하는 과정;현재 “D_order(1) 번째 입력포트부터 현재의 문턱값(tD_order(1))에서 최소 문턱값 할당 단위인 Δ 셀만큼 줄여도 최소 문턱값(bD_order(1))보다 큰지를 조사하는 과정;상기 조건을 만족시키면 “D_order(1) 번째 입력 포트의 문턱값 (bD_order(1))크기를 Δ 셀 만큼 줄여주고, i 번째 입력 포트의 문턱값 크기를 Δ 셀만큼 늘려주고, 조건을 만족시키지 못할 경우에는 k를 변화시켜가면서 계속 조사를 하는 과정;문턱값 크기를 수정한 후에는 반드시“D_order(k) 정보를 저장하고 있는 테이블을 다시 정렬(sorting)하는 과정;상기 조건을 만족시키는 입력 포트를 찾거나 tj - Lj, (j≠i)가 가장 작은 “D_order(N)”번째 입력 포트까지 조사한 후에 i번째 입력 포트에 대한 문턱값 크기 결정을 끝마치는 과정;상기와 같이 i번째 입력 포트의 문턱값 크기를 결정한 뒤에 i+1번째 입력 포트도 같은 과정을 통하여 결정해주는 과정을 포함하여 이루어지는, ATM 스위치에서 버퍼 점유 정보를 이용한 버퍼 문턱값 제어기의 문턱값 결정 알고리즘
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970024144A KR100247022B1 (ko) | 1997-06-11 | 1997-06-11 | Atm 스위칭 시스템의 단일 스위치 소자 및 버퍼 문턱값 결정 방법 |
DE1998124799 DE19824799B4 (de) | 1997-06-11 | 1998-06-03 | Eine ATM-Vermittlung und ein Verfahren zur Bestimmung von Pufferschwellwerten |
JP16315898A JP3255883B2 (ja) | 1997-06-11 | 1998-06-11 | Atmスイッチシステムの入力許容値設定方法 |
US09/095,744 US6388993B1 (en) | 1997-06-11 | 1998-06-11 | ATM switch and a method for determining buffer threshold |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970024144A KR100247022B1 (ko) | 1997-06-11 | 1997-06-11 | Atm 스위칭 시스템의 단일 스위치 소자 및 버퍼 문턱값 결정 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990000978A true KR19990000978A (ko) | 1999-01-15 |
KR100247022B1 KR100247022B1 (ko) | 2000-04-01 |
Family
ID=19509239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970024144A KR100247022B1 (ko) | 1997-06-11 | 1997-06-11 | Atm 스위칭 시스템의 단일 스위치 소자 및 버퍼 문턱값 결정 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6388993B1 (ko) |
JP (1) | JP3255883B2 (ko) |
KR (1) | KR100247022B1 (ko) |
DE (1) | DE19824799B4 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100429897B1 (ko) * | 2001-12-13 | 2004-05-03 | 한국전자통신연구원 | 공유 버퍼형 스위치의 적응 버퍼 배분 방법 및 이에사용되는 스위치 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IL125273A (en) * | 1998-07-08 | 2006-08-20 | Marvell Israel Misl Ltd | Communication architecture |
US6424622B1 (en) * | 1999-02-12 | 2002-07-23 | Nec Usa, Inc. | Optimal buffer management scheme with dynamic queue length thresholds for ATM switches |
US6539024B1 (en) * | 1999-03-26 | 2003-03-25 | Alcatel Canada Inc. | Method and apparatus for data buffer management in a communications switch |
US6700869B1 (en) * | 1999-10-01 | 2004-03-02 | Lucent Technologies Inc. | Method for controlling data flow associated with a communications node |
US6859435B1 (en) * | 1999-10-13 | 2005-02-22 | Lucent Technologies Inc. | Prevention of deadlocks and livelocks in lossless, backpressured packet networks |
US6724776B1 (en) * | 1999-11-23 | 2004-04-20 | International Business Machines Corporation | Method and system for providing optimal discard fraction |
AU7243400A (en) * | 1999-12-22 | 2001-06-28 | Alcatel Usa Sourcing, L.P. | Method and apparatus for call buffer protection in the event of congestion |
US6501757B1 (en) * | 2000-02-29 | 2002-12-31 | Centre For Development Of Telematics | ATM switch |
JP2002223202A (ja) * | 2001-01-26 | 2002-08-09 | Fujitsu Ltd | データ伝送方法及びそれを用いた伝送装置 |
US7058070B2 (en) * | 2001-05-01 | 2006-06-06 | Integrated Device Technology, Inc. | Back pressure control system for network switch port |
US7260104B2 (en) * | 2001-12-19 | 2007-08-21 | Computer Network Technology Corporation | Deferred queuing in a buffered switch |
DE10130749A1 (de) * | 2001-06-26 | 2003-01-02 | Philips Corp Intellectual Pty | Paketvermittlungsvorrichtung mit einem Rückkopplungsverfahren der Zuteileinheit |
US20030101158A1 (en) * | 2001-11-28 | 2003-05-29 | Pinto Oscar P. | Mechanism for managing incoming data messages in a cluster |
US7729373B2 (en) * | 2002-07-02 | 2010-06-01 | Broadcom Corporation | Modified range requests enabling bandwidth requests and state of health reporting |
US7508785B2 (en) * | 2002-11-06 | 2009-03-24 | Broadcom Corporation | Downstream time domain based adaptive modulation for DOCSIS based applications |
US7426221B1 (en) * | 2003-02-04 | 2008-09-16 | Cisco Technology, Inc. | Pitch invariant synchronization of audio playout rates |
US7729259B1 (en) * | 2004-01-20 | 2010-06-01 | Cisco Technology, Inc. | Reducing latency jitter in a store-and-forward buffer for mixed-priority traffic |
JP4510006B2 (ja) * | 2004-04-30 | 2010-07-21 | 三菱電機株式会社 | 移動局、基地局、通信システム、データ量情報送信方法、送信制御情報通知方法及び無線通信方法 |
KR100617310B1 (ko) * | 2004-09-25 | 2006-08-30 | 한국전자통신연구원 | 네트워크 트래픽 이상 징후 감지 장치 및 그 방법 |
US20090073873A1 (en) * | 2007-09-17 | 2009-03-19 | Integrated Device Technology, Inc. | Multiple path switch and switching algorithms |
JP4382122B2 (ja) * | 2007-11-12 | 2009-12-09 | 富士通株式会社 | 中継装置および帯域制御プログラム |
JP5233775B2 (ja) * | 2009-03-19 | 2013-07-10 | 富士通株式会社 | パケット伝送装置、回線インタフェースユニット及びパケット伝送装置の制御方法 |
US8644139B2 (en) * | 2010-04-26 | 2014-02-04 | International Business Machines Corporation | Priority based flow control within a virtual distributed bridge environment |
JP6326727B2 (ja) * | 2013-05-30 | 2018-05-23 | 沖電気工業株式会社 | パケット交換装置、パケット交換方法及び帯域制御プログラム |
JP6244741B2 (ja) * | 2013-08-21 | 2017-12-13 | 富士通株式会社 | バッファ制御装置、バッファ制御方法および基地局装置 |
US9747048B2 (en) * | 2014-06-02 | 2017-08-29 | Micron Technology, Inc. | Systems and methods for packing data in a scalable memory system protocol |
US10452529B1 (en) | 2014-06-11 | 2019-10-22 | Servicenow, Inc. | Techniques and devices for cloud memory sizing |
US10305819B2 (en) | 2015-05-13 | 2019-05-28 | Cisco Technology, Inc. | Dynamic protection of shared memory used by output queues in a network device |
US9866401B2 (en) * | 2015-05-13 | 2018-01-09 | Cisco Technology, Inc. | Dynamic protection of shared memory and packet descriptors used by output queues in a network device |
DE102016223533A1 (de) * | 2016-11-28 | 2018-05-30 | Audi Ag | Verfahren zum Übertragen von Nachrichten zwischen Steuergeräten eines Kraftfahrzeugs sowie Switchvorrichtung und Kraftfahrzeug |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5367520A (en) * | 1992-11-25 | 1994-11-22 | Bell Communcations Research, Inc. | Method and system for routing cells in an ATM switch |
JPH06318951A (ja) | 1993-01-07 | 1994-11-15 | Toshiba Corp | セル転送方法およびセル転送システム |
AU675302B2 (en) * | 1993-05-20 | 1997-01-30 | Nec Corporation | Output-buffer switch for asynchronous transfer mode |
DE4328862A1 (de) | 1993-08-27 | 1995-03-02 | Sel Alcatel Ag | Verfahren und Vorrichtung zum Zwischenspeichern von Datenpaketen sowie Vermittlungsstelle mit einer solchen Vorrichtung |
EP0648034A1 (en) | 1993-09-08 | 1995-04-12 | ALCATEL BELL Naamloze Vennootschap | Communication network and computer network server and interface modules used therein |
JP3178949B2 (ja) * | 1993-09-30 | 2001-06-25 | 富士通株式会社 | Atmスイッチ方式 |
US5583861A (en) | 1994-04-28 | 1996-12-10 | Integrated Telecom Technology | ATM switching element and method having independently accessible cell memories |
JP3269273B2 (ja) * | 1994-09-02 | 2002-03-25 | 三菱電機株式会社 | セル交換装置及びセル交換システム |
ES2137296T3 (es) | 1994-09-28 | 1999-12-16 | Siemens Ag | Sistema de comunicacion atm para multiplexion estadistica de celulas. |
US5541912A (en) * | 1994-10-04 | 1996-07-30 | At&T Corp. | Dynamic queue length thresholds in a shared memory ATM switch |
US5530806A (en) | 1994-12-15 | 1996-06-25 | At&T Corp. | Method and apparatus for storing and retrieving routing information in a network node |
US6219728B1 (en) * | 1996-04-22 | 2001-04-17 | Nortel Networks Limited | Method and apparatus for allocating shared memory resources among a plurality of queues each having a threshold value therefor |
-
1997
- 1997-06-11 KR KR1019970024144A patent/KR100247022B1/ko not_active IP Right Cessation
-
1998
- 1998-06-03 DE DE1998124799 patent/DE19824799B4/de not_active Expired - Fee Related
- 1998-06-11 JP JP16315898A patent/JP3255883B2/ja not_active Expired - Fee Related
- 1998-06-11 US US09/095,744 patent/US6388993B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100429897B1 (ko) * | 2001-12-13 | 2004-05-03 | 한국전자통신연구원 | 공유 버퍼형 스위치의 적응 버퍼 배분 방법 및 이에사용되는 스위치 |
Also Published As
Publication number | Publication date |
---|---|
KR100247022B1 (ko) | 2000-04-01 |
DE19824799B4 (de) | 2005-01-27 |
US6388993B1 (en) | 2002-05-14 |
JPH1141258A (ja) | 1999-02-12 |
DE19824799A1 (de) | 1998-12-24 |
JP3255883B2 (ja) | 2002-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR19990000978A (ko) | Atm 스위칭 시스템의 단일 스위치 소자 및 버퍼 문턱값 결정 방법 | |
KR100216368B1 (ko) | Atm 스위치에서 셀 손실율 개선을 위한 역방향압력 신호를 이용한 입력 버퍼 제어기 장치 및 논리버퍼 크기 결정알고리즘 | |
US5774453A (en) | Input/output buffer type ATM switch | |
EP0681385B1 (en) | Method and apparatus for priority control for cells in an output buffer type ATM switch | |
AU675302B2 (en) | Output-buffer switch for asynchronous transfer mode | |
EP1192753B1 (en) | Method and apparatus for shared buffer packet switching | |
US6310875B1 (en) | Method and apparatus for port memory multicast common memory switches | |
US6002666A (en) | Traffic shaping apparatus with content addressable memory | |
US6970466B2 (en) | Packet switching apparatus | |
US7292595B2 (en) | Input buffer type packet switching equipment | |
US20030165147A1 (en) | Memory-write decision circuit capable of simultaneously processing multiple items of data, and ATM switch having said circuit | |
KR100372231B1 (ko) | 두가지 QoS 클래스를 지원하는 준 공유 버퍼방식멀티캐스트 ATM 스위치소자 구조 | |
US6831920B1 (en) | Memory vacancy management apparatus and line interface unit | |
JP3154854B2 (ja) | Atm網のバッファ閾値制御システム | |
US6934295B2 (en) | Multi-mode scheduler, apparatus including multi-mode scheduler and multi-mode scheduling method | |
US6023469A (en) | Idle address controller for shared buffer type ATM switch | |
GB2306076A (en) | ATM network switch | |
KR100388491B1 (ko) | 패킷 스위치 시스템에서의 패킷 스케쥴링 장치 및 그 방법 | |
JPH07107116A (ja) | パケット交換方式 | |
JPH0697958A (ja) | セル転送品質制御方法 | |
JPH0494237A (ja) | Atm交換通話路における優先制御方式 | |
JP2939010B2 (ja) | Atmセルの方路振り分け用スイッチ | |
US7760637B1 (en) | System and method for implementing flow control with dynamic load balancing for single channelized input to multiple outputs | |
KR0146441B1 (ko) | 제한적 공유 메모리 비동기 전달모드(atm) 스위치에서의 셀 손실 우선 순위 제어 장치 및 방법 | |
JPH07264242A (ja) | パケットスイッチ及びそのパケットスイッチを用いた並列計算機システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20081107 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |