JP3255883B2 - Ａｔｍスイッチシステムの入力許容値設定方法 - Google Patents
Ａｔｍスイッチシステムの入力許容値設定方法Info
- Publication number
- JP3255883B2 JP3255883B2 JP16315898A JP16315898A JP3255883B2 JP 3255883 B2 JP3255883 B2 JP 3255883B2 JP 16315898 A JP16315898 A JP 16315898A JP 16315898 A JP16315898 A JP 16315898A JP 3255883 B2 JP3255883 B2 JP 3255883B2
- Authority
- JP
- Japan
- Prior art keywords
- allowable value
- input
- input port
- buffer
- shared buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/50—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/6215—Individual queue per QOS, rate or priority
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3018—Input queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/505—Corrective measures
- H04L49/506—Backpressure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9063—Intermediate storage in different physical parts of a node or terminal
- H04L49/9078—Intermediate storage in different physical parts of a node or terminal using an external memory or storage device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
- H04L2012/5635—Backpressure, e.g. for ABR
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
- H04L2012/5682—Threshold; Watermark
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明が属する技術分野】本発明は、入力バッファリン
グ方式のＡＴＭスイッチで、スイッチの入力ポート別に
入力セルの許容値を制御するバッファ許容値制御方法に
関する。
グ方式のＡＴＭスイッチで、スイッチの入力ポート別に
入力セルの許容値を制御するバッファ許容値制御方法に
関する。
【０００２】
【従来の技術】図１は入力バッファリング方式を用いた
ＡＴＭスイッチングシステムのブロック図である。この
スイッチングシステムは、相手先情報により、入力され
るＡＴＭセルに経路選択タグ（routing tag）を付ける
経路選択テーブル（Routing table element）１と、入
力されたセルを記憶する入力バッファ（input buffer）
２と、経路選択タグを利用して入力ポート（input por
t）と出力ポート（output port）の間でセルのスイッチ
ング動作を行うスイッチ（Switching Element）３とか
ら構成される。経路選択テーブル１は直接に、入力バッ
ファ２は経路選択テーブル１を介してスイッチ３の各入
力ポートに１つずつ接続され、スイッチ３は１つ以上の
単位スイッチで構成されている。
ＡＴＭスイッチングシステムのブロック図である。この
スイッチングシステムは、相手先情報により、入力され
るＡＴＭセルに経路選択タグ（routing tag）を付ける
経路選択テーブル（Routing table element）１と、入
力されたセルを記憶する入力バッファ（input buffer）
２と、経路選択タグを利用して入力ポート（input por
t）と出力ポート（output port）の間でセルのスイッチ
ング動作を行うスイッチ（Switching Element）３とか
ら構成される。経路選択テーブル１は直接に、入力バッ
ファ２は経路選択テーブル１を介してスイッチ３の各入
力ポートに１つずつ接続され、スイッチ３は１つ以上の
単位スイッチで構成されている。
【０００３】ＡＴＭスイッチングシステムに入力される
セルは、まず経路選択テーブル１に入る。経路選択テー
ブル１は、入力されたセルのクラスによって入力バッフ
ァ２内の該当する優先度別バッファに入力セルを記憶す
る。スイッチングシステムでは優先度を付けて処理を行
うために、１つの入力バッファ２は優先度の数と同数の
優先度別バッファに分けて使用される。また、優先度別
バッファの許容値を経路選択テーブル１で決めることが
できる。記憶されたセルは、優先順にＦＩＦＯ方式で各
優先度別バッファから読まれて経路選択テーブル１に送
られる。
セルは、まず経路選択テーブル１に入る。経路選択テー
ブル１は、入力されたセルのクラスによって入力バッフ
ァ２内の該当する優先度別バッファに入力セルを記憶す
る。スイッチングシステムでは優先度を付けて処理を行
うために、１つの入力バッファ２は優先度の数と同数の
優先度別バッファに分けて使用される。また、優先度別
バッファの許容値を経路選択テーブル１で決めることが
できる。記憶されたセルは、優先順にＦＩＦＯ方式で各
優先度別バッファから読まれて経路選択テーブル１に送
られる。
【０００４】経路選択テーブル１に送られたセルは、相
手先情報から、セルがスイッチ３で通る経路（path）を
決定するタグを付けられてスイッチ３に送られる。セル
はスイッチ３でタグにより指定された経路を経て出力ポ
ートに送られる。
手先情報から、セルがスイッチ３で通る経路（path）を
決定するタグを付けられてスイッチ３に送られる。セル
はスイッチ３でタグにより指定された経路を経て出力ポ
ートに送られる。
【０００５】優先度別バッファからセルを経路選択テー
ブル１に送る方法は、最も優先度が高い優先度別バッフ
ァからセルが記憶されているかを順に調べ、セルが記憶
されていると、その優先順位に対して逆方向圧力信号が
存在するかを調べる。逆方向圧力信号とは、入力バッフ
ァ２からスイッチ３へセルの入力を許可しない信号であ
る。
ブル１に送る方法は、最も優先度が高い優先度別バッフ
ァからセルが記憶されているかを順に調べ、セルが記憶
されていると、その優先順位に対して逆方向圧力信号が
存在するかを調べる。逆方向圧力信号とは、入力バッフ
ァ２からスイッチ３へセルの入力を許可しない信号であ
る。
【０００６】逆方向圧力信号がない場合、セルは入力バ
ッファ２から経路選択テーブル１を経てスイッチ３に入
り、逆方向圧力信号があれば、セルはスイッチ３に送ら
れないで、次の優先度の優先度別バッファの処理に移
る。つまり、優先度別バッファにセルがあるかと逆方向
圧力信号がないかを調べ、２つの条件を満足した場合に
だけセルをスイッチ３に送ることになる。１つの入力セ
ルを入力バッファ２から読み取るまで優先度別バッファ
を調べ、セルを入力ポートを経由して伝送する事にな
る。
ッファ２から経路選択テーブル１を経てスイッチ３に入
り、逆方向圧力信号があれば、セルはスイッチ３に送ら
れないで、次の優先度の優先度別バッファの処理に移
る。つまり、優先度別バッファにセルがあるかと逆方向
圧力信号がないかを調べ、２つの条件を満足した場合に
だけセルをスイッチ３に送ることになる。１つの入力セ
ルを入力バッファ２から読み取るまで優先度別バッファ
を調べ、セルを入力ポートを経由して伝送する事にな
る。
【０００７】図１で、スイッチ３と経路選択テーブル１
の間の実線は、入力バッファ２からスイッチ３へのデー
タセルを意味し、破線はスイッチ３の入力ポートから経
路選択テーブル１への逆方向圧力信号を意味する。
の間の実線は、入力バッファ２からスイッチ３へのデー
タセルを意味し、破線はスイッチ３の入力ポートから経
路選択テーブル１への逆方向圧力信号を意味する。
【０００８】図２はスイッチ３に用いる単位スイッチの
ブロック構成図である。単位スイッチは、セルを記憶す
る共有バッファ（buffer pool）１１と、セルの入力を
制御する入力ポート制御部１３と、セルの出力を制御す
る出力ポート制御部１４と、共有バッファ及び入／出力
装置を制御する共有バッファ制御部（buffer pool cont
roller）１２とから構成される。
ブロック構成図である。単位スイッチは、セルを記憶す
る共有バッファ（buffer pool）１１と、セルの入力を
制御する入力ポート制御部１３と、セルの出力を制御す
る出力ポート制御部１４と、共有バッファ及び入／出力
装置を制御する共有バッファ制御部（buffer pool cont
roller）１２とから構成される。
【０００９】スイッチ３に入力されたセルは、入力ポー
ト制御部１３の制御によって共有バッファ１１に記憶さ
れる。この時入力ポート制御部１３は、セルのタグを読
み取って共有バッファ制御部１２に送る。セルが共有バ
ッファ１１に記憶されるたびに、共有バッファ制御部１
２はセルのタグとセルの記憶場所を記憶し、共有バッフ
ァ１１に記憶されるセル数の情報を更新する。共有バッ
ファ１１に記憶されたセルは、出力ポート制御部１４に
制御されてタグに指定された出力ポートに送られる。出
力ポート制御部１４は、共有バッファ制御部１２の制御
信号によって動作する。共有バッファ制御部１２は、セ
ルの入／出力情報から逆方向圧力信号を生成して経路選
択テーブル１に送り、逆方向圧力信号を受ける場合には
該当する出力ポートへのセルの出力を止める。
ト制御部１３の制御によって共有バッファ１１に記憶さ
れる。この時入力ポート制御部１３は、セルのタグを読
み取って共有バッファ制御部１２に送る。セルが共有バ
ッファ１１に記憶されるたびに、共有バッファ制御部１
２はセルのタグとセルの記憶場所を記憶し、共有バッフ
ァ１１に記憶されるセル数の情報を更新する。共有バッ
ファ１１に記憶されたセルは、出力ポート制御部１４に
制御されてタグに指定された出力ポートに送られる。出
力ポート制御部１４は、共有バッファ制御部１２の制御
信号によって動作する。共有バッファ制御部１２は、セ
ルの入／出力情報から逆方向圧力信号を生成して経路選
択テーブル１に送り、逆方向圧力信号を受ける場合には
該当する出力ポートへのセルの出力を止める。
【００１０】図３は逆方向圧力信号の説明図である。単
位スイッチは、各入力ポート別に優先度クラスのセルが
いくつ共有バッファ１１内に記憶されているかの情報を
記憶するテーブルを持っている。図３では、テーブルに
入力ポート７の優先度クラス別のセル記憶数を表してい
る。優先度１のクラスのセルが２個、優先度３のクラス
のセルが２個記憶されている。各クラスの許容値が２で
あるとすると、入力ポート７に優先度１クラスと優先度
３クラスのセルが送られないように、逆方向圧力信号を
経路選択テーブル１に送る。
位スイッチは、各入力ポート別に優先度クラスのセルが
いくつ共有バッファ１１内に記憶されているかの情報を
記憶するテーブルを持っている。図３では、テーブルに
入力ポート７の優先度クラス別のセル記憶数を表してい
る。優先度１のクラスのセルが２個、優先度３のクラス
のセルが２個記憶されている。各クラスの許容値が２で
あるとすると、入力ポート７に優先度１クラスと優先度
３クラスのセルが送られないように、逆方向圧力信号を
経路選択テーブル１に送る。
【００１１】逆方向圧力信号は、単位スイッチの特定入
力ポートに入力される特定の優先度クラスのセル数が許
容値ｃ個以上の場合と、単位スイッチ内の全記憶セル数
が総許容値ｔｏｔａｌ以上の場合に、該当する入力ポー
トから経路選択テーブル１に送られる。例えばｃが２で
あり、総許容値ｔｏｔａｌが２４である場合、単位スイ
ッチの共有バッファ１１に特定の優先度クラスのセル数
が２個以上入力されると、該当入力ポートに対してその
優先度のセルの入力を抑制のために逆方向圧力信号を送
る。また、共有バッファ１１内に存在するセルの数が全
部で２４個以上になる場合、全入力ポートに逆方向圧力
信号を送る。
力ポートに入力される特定の優先度クラスのセル数が許
容値ｃ個以上の場合と、単位スイッチ内の全記憶セル数
が総許容値ｔｏｔａｌ以上の場合に、該当する入力ポー
トから経路選択テーブル１に送られる。例えばｃが２で
あり、総許容値ｔｏｔａｌが２４である場合、単位スイ
ッチの共有バッファ１１に特定の優先度クラスのセル数
が２個以上入力されると、該当入力ポートに対してその
優先度のセルの入力を抑制のために逆方向圧力信号を送
る。また、共有バッファ１１内に存在するセルの数が全
部で２４個以上になる場合、全入力ポートに逆方向圧力
信号を送る。
【００１２】
【発明が解決しようとする課題】従来は、スイッチ３の
全ての入力ポートに同じセル許容値を用いて逆方向圧力
信号を出力していた。各入力ポートに入力されるセルの
分布が均一である場合、これを均一トラフィック環境と
いうが、このような場合には従来の方法でもスイッチン
グシステムの収率低下は発生しない。しかし、実際は特
定の入力ポートにセルが集中する場合ある。これを不均
一トラフィック環境又はホット−スポット（hot-spot）
トラフィック環境といい、このような場合、従来は共有
バッファ１１内にセルを記憶できるスペースがあって
も、特定の入力ポートに対して逆方向圧力信号を送って
入力できなくするために、スイッチングシステムの収率
が下がる結果となっている。
全ての入力ポートに同じセル許容値を用いて逆方向圧力
信号を出力していた。各入力ポートに入力されるセルの
分布が均一である場合、これを均一トラフィック環境と
いうが、このような場合には従来の方法でもスイッチン
グシステムの収率低下は発生しない。しかし、実際は特
定の入力ポートにセルが集中する場合ある。これを不均
一トラフィック環境又はホット−スポット（hot-spot）
トラフィック環境といい、このような場合、従来は共有
バッファ１１内にセルを記憶できるスペースがあって
も、特定の入力ポートに対して逆方向圧力信号を送って
入力できなくするために、スイッチングシステムの収率
が下がる結果となっている。
【００１３】実際のＡＴＭスイッチングシステムでは、
入力セルの分布がホット−スポットトラフィック環境の
場合が多い。このようなＡＴＭスイッチングシステムに
従来の許容値設定方法を用いる場合、全体的にセルの収
率の低下を避ける事ができなくなる。
入力セルの分布がホット−スポットトラフィック環境の
場合が多い。このようなＡＴＭスイッチングシステムに
従来の許容値設定方法を用いる場合、全体的にセルの収
率の低下を避ける事ができなくなる。
【００１４】本発明は、以上のような問題を解決する許
容値設定方法を提供する。
容値設定方法を提供する。
【００１５】
【課題を解決するための手段】以上のような課題を解決
する本発明の許容値設定方法は、入力ポート別に入力セ
ルの許容量を変化させる。
する本発明の許容値設定方法は、入力ポート別に入力セ
ルの許容量を変化させる。
【００１６】その方法を実現する回路は、入力セルを記
憶する共有バッファと、それぞれ各優先度クラスごとに
入力の許容値が設定される複数の入力ポートと、その入
力ポート別に、優先度クラスのセルをいくつ前記共有バ
ッファへ入れたか示す共有バッファ占有情報を記憶する
テーブルをもつ共有バッファ制御部と、この共有バッフ
ァ制御部により制御されてセルを入力する入力ポート制
御部と、前記共有バッファ制御部により制御されてセル
を出力する出力ポート制御部と、を備えたＡＴＭスイッ
チにおいて、前記共有バッファ制御部の共有バッファ占
有情報から、入力ポート別に各優先度クラスの許容値を
計算するバッファ許容値制御部を備え、 優先度クラスの
セル集中度に応じて入力ポート別に各優先度クラスの許
容値の増減を行うようにしたことを特徴とする。その共
有バッファ占有情報から計算した各優先度クラスの許容
値は、共有バッファ制御部に送られて逆方向圧力信号が
作られる。
憶する共有バッファと、それぞれ各優先度クラスごとに
入力の許容値が設定される複数の入力ポートと、その入
力ポート別に、優先度クラスのセルをいくつ前記共有バ
ッファへ入れたか示す共有バッファ占有情報を記憶する
テーブルをもつ共有バッファ制御部と、この共有バッフ
ァ制御部により制御されてセルを入力する入力ポート制
御部と、前記共有バッファ制御部により制御されてセル
を出力する出力ポート制御部と、を備えたＡＴＭスイッ
チにおいて、前記共有バッファ制御部の共有バッファ占
有情報から、入力ポート別に各優先度クラスの許容値を
計算するバッファ許容値制御部を備え、 優先度クラスの
セル集中度に応じて入力ポート別に各優先度クラスの許
容値の増減を行うようにしたことを特徴とする。その共
有バッファ占有情報から計算した各優先度クラスの許容
値は、共有バッファ制御部に送られて逆方向圧力信号が
作られる。
【００１７】具体的な許容値設定方法として本発明は、
それぞれセルの優先度クラスごとに入力の許容値が設定
される複数の入力ポートを介し共有バッファへセルを入
力するようにしたＡＴＭスイッチの入力許容値設定方法
であって、各入力ポートの共有バッファ占有情報から入
力ポート別に各優先度クラスのバッファ占有率及びバッ
ファ占有個数を求める段階と、そのバッファ占有率及び
バッファ占有個数がそれぞれ占有率許容値及び占有個数
許容値を超過する場合、当該入力ポート以外の入力ポー
トのうち、当該優先度クラスのバッファ占有率及びバッ
ファ占有個数が占有率許容値及び占有個数許容値を超過
しない入力ポートから占有個数許容値を減らし、これを
前記超過した入力ポートに付け足す段階と、を含んで行
われる入力許容値設定方法を提案する。この方法では、
占有個数許容値とバッファ占有個数の差が最も大きい入
力ポートから占有個数許容値を減らし、また、占有個数
許容値が最低許容値の場合は、次に占有個数許容値とバ
ッファ占有個数の差が大きい入力ポートから占有個数許
容値を減らす制御とすることができる。そして、許容値
の変更があると占有個数許容値とバッファ占有個数の差
の情報を更新するようにしておく。
それぞれセルの優先度クラスごとに入力の許容値が設定
される複数の入力ポートを介し共有バッファへセルを入
力するようにしたＡＴＭスイッチの入力許容値設定方法
であって、各入力ポートの共有バッファ占有情報から入
力ポート別に各優先度クラスのバッファ占有率及びバッ
ファ占有個数を求める段階と、そのバッファ占有率及び
バッファ占有個数がそれぞれ占有率許容値及び占有個数
許容値を超過する場合、当該入力ポート以外の入力ポー
トのうち、当該優先度クラスのバッファ占有率及びバッ
ファ占有個数が占有率許容値及び占有個数許容値を超過
しない入力ポートから占有個数許容値を減らし、これを
前記超過した入力ポートに付け足す段階と、を含んで行
われる入力許容値設定方法を提案する。この方法では、
占有個数許容値とバッファ占有個数の差が最も大きい入
力ポートから占有個数許容値を減らし、また、占有個数
許容値が最低許容値の場合は、次に占有個数許容値とバ
ッファ占有個数の差が大きい入力ポートから占有個数許
容値を減らす制御とすることができる。そして、許容値
の変更があると占有個数許容値とバッファ占有個数の差
の情報を更新するようにしておく。
【００１８】
【発明の実施の形態】本発明では、ＡＴＭスイッチング
システムのセルの収率を改善するために、共有バッファ
占有情報を用いて入力ポートの許容値を決定する。
システムのセルの収率を改善するために、共有バッファ
占有情報を用いて入力ポートの許容値を決定する。
【００１９】図４及び図５を参照して本発明の実施形態
について詳細に説明する。
について詳細に説明する。
【００２０】図４に示すスイッチングシステムは、共有
バッファ制御部１２と、入力ポート制御部１３と、出力
ポート制御部１４と、共有バッファ１１と、バッファ許
容値制御部１５とから構成される。バッファ許容値制御
部１５は、共有バッファ制御部１２から共有バッファ占
有情報を読み出して各入力ポートの共有バッファ占有率
を計算し、許容値を書き換える間隔であるＷセルタイム
ごとに各入力ポートの許容値を計算して共有バッファ制
御部１２に送る。共有バッファ制御部１２では、許容値
から制御信号を生成して各優先度クラスバッファの許容
値を決定する。
バッファ制御部１２と、入力ポート制御部１３と、出力
ポート制御部１４と、共有バッファ１１と、バッファ許
容値制御部１５とから構成される。バッファ許容値制御
部１５は、共有バッファ制御部１２から共有バッファ占
有情報を読み出して各入力ポートの共有バッファ占有率
を計算し、許容値を書き換える間隔であるＷセルタイム
ごとに各入力ポートの許容値を計算して共有バッファ制
御部１２に送る。共有バッファ制御部１２では、許容値
から制御信号を生成して各優先度クラスバッファの許容
値を決定する。
【００２１】許容値は以下のように決定する。まず、共
有バッファ制御部１２から読み出したｉ番目の優先度ク
ラスのセル占有数から共有バッファ占有率を計算する。
例えば、ｉ番目の優先度クラスの共有バッファ１１に記
憶されているセルの数をＬｉとして、全体共有バッファ
の占有数をＬｔｏｔａｌとすると、ｉ番目の入力ポート
の共有バッファ占有率ｒｉはｒｉ＝Ｌｉ／Ｌｔｏｔａｌ
になる。
有バッファ制御部１２から読み出したｉ番目の優先度ク
ラスのセル占有数から共有バッファ占有率を計算する。
例えば、ｉ番目の優先度クラスの共有バッファ１１に記
憶されているセルの数をＬｉとして、全体共有バッファ
の占有数をＬｔｏｔａｌとすると、ｉ番目の入力ポート
の共有バッファ占有率ｒｉはｒｉ＝Ｌｉ／Ｌｔｏｔａｌ
になる。
【００２２】図５は各入力ポート別の許容値と共有バッ
ファ占有数の関係を示している。入力ポート１は記憶セ
ル数と許容値ｔ １ が同じ状態、入力ポート２は記憶セル
数が許容値ｔ ２ より少ない状態、入力ポート３は記憶セ
ル数が最小許容値ｂ ３ より少ない状態、入力ポートＮは
入力ポート２と同じく記憶セル数が許容値ｔ Ｎ より少な
い状態である。
ファ占有数の関係を示している。入力ポート１は記憶セ
ル数と許容値ｔ １ が同じ状態、入力ポート２は記憶セル
数が許容値ｔ ２ より少ない状態、入力ポート３は記憶セ
ル数が最小許容値ｂ ３ より少ない状態、入力ポートＮは
入力ポート２と同じく記憶セル数が許容値ｔ Ｎ より少な
い状態である。
【００２３】単位スイッチは、Ｎ個の入力ポートの共有
バッファ占有情報を記憶するために共有バッファ制御部
１２内にＮ個の入力ポートの共有バッファ占有情報テー
ブルを持つ。ｉ番目の入力ポートの共有バッファ占有情
報テーブルには、ｉ番目の入力ポートを通して入ってき
たセルの数Ｌｉが記憶されている。共有バッファ１１内
のセル数が許容値ｔｉと同じになると（Ｌｉ＝ｔｉ）、
逆方向圧力信号を生成してｉ番目の入力ポートを通して
セルが入力できないようにする。図５では、入力ポート
１でＬ１とｔ１が同じなので入力ポート１へ逆方向圧力
信号を送る。本発明では許容値ｔｉを変化させることに
より、特定ポートにセルが集中するホット−スポット現
象が起こらないようにする。
バッファ占有情報を記憶するために共有バッファ制御部
１２内にＮ個の入力ポートの共有バッファ占有情報テー
ブルを持つ。ｉ番目の入力ポートの共有バッファ占有情
報テーブルには、ｉ番目の入力ポートを通して入ってき
たセルの数Ｌｉが記憶されている。共有バッファ１１内
のセル数が許容値ｔｉと同じになると（Ｌｉ＝ｔｉ）、
逆方向圧力信号を生成してｉ番目の入力ポートを通して
セルが入力できないようにする。図５では、入力ポート
１でＬ１とｔ１が同じなので入力ポート１へ逆方向圧力
信号を送る。本発明では許容値ｔｉを変化させることに
より、特定ポートにセルが集中するホット−スポット現
象が起こらないようにする。
【００２４】各入力ポートに対して最小限のセル入力を
保障するには、許容値ｔｉが最小許容値ｂｉ以下になら
ないようにする。ここでｂｉは定数であり、ｔｉは許容
値の増減の最小単位Δを基準に変更する。
保障するには、許容値ｔｉが最小許容値ｂｉ以下になら
ないようにする。ここでｂｉは定数であり、ｔｉは許容
値の増減の最小単位Δを基準に変更する。
【００２５】ｉ番目の入力ポートの共有バッファ占有率
ｒｉが占有率許容値ｒHより大きく、占有数Ｌｉが許容
値ｔｉに達した状態はホット−スポット状態である。こ
のような場合、ｉ番目の入力ポートの許容値をΔセル大
きくするために、許容値と比べて占有数が最も小さい入
力ポート、つまりｔｊ−Ｌｊが最も大きい入力ポートの
許容値をΔセル減らし、これをｉ番目の入力ポートの許
容値に加える。これにより、占有数が許容値に達した入
力ポートの許容値を増加させ、低い共有バッファ占有率
を持つ入力ポートの許容値を小さくして全体的な入力セ
ルの収率を改善することができる。
ｒｉが占有率許容値ｒHより大きく、占有数Ｌｉが許容
値ｔｉに達した状態はホット−スポット状態である。こ
のような場合、ｉ番目の入力ポートの許容値をΔセル大
きくするために、許容値と比べて占有数が最も小さい入
力ポート、つまりｔｊ−Ｌｊが最も大きい入力ポートの
許容値をΔセル減らし、これをｉ番目の入力ポートの許
容値に加える。これにより、占有数が許容値に達した入
力ポートの許容値を増加させ、低い共有バッファ占有率
を持つ入力ポートの許容値を小さくして全体的な入力セ
ルの収率を改善することができる。
【００２６】図６は、バッファ許容値制御部１５の許容
値決定フローチャートである。ｒｉは入力ポートの共有
バッファ占有率を、Ｌｉはｉ番目の入力ポートの共有バ
ッファ内に記憶されているセル数を、ｔｉはｉ番目の入
力ポートの許容値を、ｒＨは占有率許容値を示してい
る。バッファ許容値制御部１５は、Ｗセルタイムごとに
スイッチ３内の各入力ポートの許容値ｔｉ（ｉ＝１，
２，３，・・・，Ｎ）を決定する。
値決定フローチャートである。ｒｉは入力ポートの共有
バッファ占有率を、Ｌｉはｉ番目の入力ポートの共有バ
ッファ内に記憶されているセル数を、ｔｉはｉ番目の入
力ポートの許容値を、ｒＨは占有率許容値を示してい
る。バッファ許容値制御部１５は、Ｗセルタイムごとに
スイッチ３内の各入力ポートの許容値ｔｉ（ｉ＝１，
２，３，・・・，Ｎ）を決定する。
【００２７】まず、ステップ１００でｉ番目の入力ポー
トの共有バッファ占有率ｒｉ及び共有バッファ占有個数
Ｌiを共有バッファ制御部１２から読み出し、ステップ
１１０、１２０で占有率許容値ｒＨ、許容値ｔｉとそれ
ぞれ比較する。占有率ｒi 、占有個数Ｌｉ共に許容値を
超過した場合、許容値ｔｉを変化させる事ができるかを
調べ、超過していない場合には次の入力ポートの比較を
行う。
トの共有バッファ占有率ｒｉ及び共有バッファ占有個数
Ｌiを共有バッファ制御部１２から読み出し、ステップ
１１０、１２０で占有率許容値ｒＨ、許容値ｔｉとそれ
ぞれ比較する。占有率ｒi 、占有個数Ｌｉ共に許容値を
超過した場合、許容値ｔｉを変化させる事ができるかを
調べ、超過していない場合には次の入力ポートの比較を
行う。
【００２８】入力ポートの許容値をΔセル大きくするた
めには、まず他の入力ポートの許容値をΔセル減らさな
ければならないため、許容値を減らせる入力ポートを探
す必要がある。このためにｉ番目の入力ポートを除いた
他のＮ−１個の入力ポートのｔｊ−Ｌｊ（ｊ≠ｉ）を計
算する。ステップ１３０で”Ｄ＿ｏｒｄｅｒ（ｋ）”は
ｔｊ−Ｌｊがｋ番目に大きい入力ポートを意味する。例
えば、”Ｄ＿ｏｒｄｅｒ（２）”は全入力ポートのうち
ｔｊ−Ｌｊが２番目に大きい入力ポートを意味する。
めには、まず他の入力ポートの許容値をΔセル減らさな
ければならないため、許容値を減らせる入力ポートを探
す必要がある。このためにｉ番目の入力ポートを除いた
他のＮ−１個の入力ポートのｔｊ−Ｌｊ（ｊ≠ｉ）を計
算する。ステップ１３０で”Ｄ＿ｏｒｄｅｒ（ｋ）”は
ｔｊ−Ｌｊがｋ番目に大きい入力ポートを意味する。例
えば、”Ｄ＿ｏｒｄｅｒ（２）”は全入力ポートのうち
ｔｊ−Ｌｊが２番目に大きい入力ポートを意味する。
【００２９】ステップ１５０で”Ｄ＿ｏｒｄｅｒ
（１）”番目の入力ポートの許容値（ｔ
Ｄ＿ｏｒｄｅｒ（１））からΔセル減らしても最小許容
値（ｂＤ＿ｏｒｄｅｒ（１））より大きいかを計算し、
大きいとステップ１８０に進んで”Ｄ＿ｏｒｄｅｒ
（１）”番目の入力ポートの許容値（ｂ
Ｄ＿ｏｒｄｅｒ（１））をΔセル減らしてｉ番目の入力
ポートの許容値をΔセル増加する。最小許容量以下の場
合には、次にｔｊ−Ｌｊが大きいポートについて同様の
計算をする。ステップ１４０〜１８０に示すように、こ
れを条件を満足する入力ポートが見つかるか、全ての入
力ポートについて計算する。又、入力ポートの許容値を
修整するたびにｔｊ−Ｌｊの大きさが変わるので、ステ
ップ１９０で許容値を修整した後に必ず”Ｄ＿ｏｒｄｅ
ｒ（ｋ）”情報を記憶しているテーブルをソートする。
（１）”番目の入力ポートの許容値（ｔ
Ｄ＿ｏｒｄｅｒ（１））からΔセル減らしても最小許容
値（ｂＤ＿ｏｒｄｅｒ（１））より大きいかを計算し、
大きいとステップ１８０に進んで”Ｄ＿ｏｒｄｅｒ
（１）”番目の入力ポートの許容値（ｂ
Ｄ＿ｏｒｄｅｒ（１））をΔセル減らしてｉ番目の入力
ポートの許容値をΔセル増加する。最小許容量以下の場
合には、次にｔｊ−Ｌｊが大きいポートについて同様の
計算をする。ステップ１４０〜１８０に示すように、こ
れを条件を満足する入力ポートが見つかるか、全ての入
力ポートについて計算する。又、入力ポートの許容値を
修整するたびにｔｊ−Ｌｊの大きさが変わるので、ステ
ップ１９０で許容値を修整した後に必ず”Ｄ＿ｏｒｄｅ
ｒ（ｋ）”情報を記憶しているテーブルをソートする。
【００３０】このようにｉ番目の入力ポートの許容値を
決定し、次にｉ＋１番目の入力ポートも同様にして決定
する。これを全ての入力ポートに対して行う。
決定し、次にｉ＋１番目の入力ポートも同様にして決定
する。これを全ての入力ポートに対して行う。
【００３１】バッファ許容値制御部１５は、Ｗセルタイ
ムごとに各入力ポートの許容値を決定してこれを共有バ
ッファ制御部１２に送り、共有バッファ制御部３５はこ
れを用いて各入力ポート別に逆方向圧力信号を生成す
る。
ムごとに各入力ポートの許容値を決定してこれを共有バ
ッファ制御部１２に送り、共有バッファ制御部３５はこ
れを用いて各入力ポート別に逆方向圧力信号を生成す
る。
【００３２】
【発明の効果】本発明の許容値設定方法により、逆方向
圧力信号発生の基準となる許容値を変化させて、逆方向
圧力信号発生を減らすことができ、従来の固定許容値を
使用するスイッチングシステムに比べて高い収率を得る
ことができる。
圧力信号発生の基準となる許容値を変化させて、逆方向
圧力信号発生を減らすことができ、従来の固定許容値を
使用するスイッチングシステムに比べて高い収率を得る
ことができる。
【図１】ＡＴＭスイッチシステムの構成図。
【図２】従来の単位スイッチの構成図。
【図３】逆方向圧力信号生成の説明図。
【図４】本発明による単位スイッチの構成図。
【図５】許容値と共有バッファ占有数の関係図。
【図６】許容値決定フローチャート。
１ 経路選択テーブル ２ 入力バッファ ３ スイッチ素子 １１ 共有バッファ １２ 共有バッファ制御部 １３ 入力ポート制御部 １４ 出力ポート制御部 １５ 入力バッファ許容値制御部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 成 檀根 大韓民国大田廣域市儒城區新城洞ハンウ ルアパート103棟1503號 (72)発明者 許 廷源 大韓民国大田廣域市儒城區九城洞韓國科 学技術院電氣＆電子工学部 (72)発明者 邊 性赫 大韓民国京畿道始興市去毛洞1669 (72)発明者 李 柱勇 大韓民国大邱廣域市中區南山１洞716− 18 (72)発明者 梁 晋▲う▼ 大韓民国釜山廣域市釜山鎭區凡田洞406 −12 (56)参考文献 特開 平７−264197（ＪＰ，Ａ) 特開 平２−72743（ＪＰ，Ａ) 電子情報通信学会論文誌 Ｖｏｌ．Ｊ 72−Ｂ−Ｉ Ｎｏ．11（1989．11）Ｐ Ｐ．1062−1069 遠藤 他「バッファを共通化したＡＴ Ｍ交換用メモリスイッチ」
Claims (6)
- 【請求項１】 入力セルを記憶する共有バッファと、そ
れぞれ各優先度クラスごとに入力の許容値が設定される
複数の入力ポートと、その入力ポート別に、優先度クラ
スのセルをいくつ前記共有バッファへ入れたか示す共有
バッファ占有情報を記憶するテーブルをもつ共有バッフ
ァ制御部と、この共有バッファ制御部により制御されて
セルを入力する入力ポート制御部と、前記共有バッファ
制御部により制御されてセルを出力する出力ポート制御
部と、を備えたＡＴＭスイッチにおいて、 前記共有バッファ制御部の共有バッファ占有情報から、
入力ポート別に各優先度クラスの許容値を計算するバッ
ファ許容値制御部を備え、優先度クラスのセル集中度に
応じて入力ポート別に各優先度クラスの許容値の増減を
行うようにしたことを特徴とするＡＴＭスイッチ。 - 【請求項２】 共有バッファ占有情報から計算した各優
先度クラスの許容値を共有バッファ制御部に送って逆方
向圧力信号を作る請求項１記載のＡＴＭスイッチ。 - 【請求項３】 それぞれセルの優先度クラスごとに入力
の許容値が設定される複数の入力ポートを介し共有バッ
ファへセルを入力するようにしたＡＴＭスイッチの入力
許容値設定方法であって、 各入力ポートの共有バッファ占有情報から入力ポート別
に各優先度クラスのバッファ占有率及びバッファ占有個
数を求める段階と、そのバッファ占有率及びバッファ占
有個数がそれぞれ占有率許容値及び占有個数許容値を超
過する場合、当該入力ポート以外の入力ポートのうち、
当該優先度クラスのバッファ占有率及びバッファ占有個
数が占有率許容値及び占有個数許容値を超過しない入力
ポートから占有個数許容値を減らし、これを前記超過し
た入力ポートに付け足す段階と、を含んで行われる入力
許容値設定方法。 - 【請求項４】 占有個数許容値とバッファ占有個数の差
が最も大きい入力ポートから占有個数許容値を減らす請
求項３記載の入力許容値設定方法。 - 【請求項５】 占有個数許容値が最低許容値の場合は、
次に占有個数許容値とバッファ占有個数の差が大きい入
力ポートから占有個数許容値を減らす請求項４記載の入
力許容値設定方法。 - 【請求項６】 許容値の変更があると占有個数許容値と
バッファ占有個数の差の情報を更新する請求項４又は請
求項５記載の入力許容値設定方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1997P24144 | 1997-06-11 | ||
| KR1019970024144A KR100247022B1 (ko) | 1997-06-11 | 1997-06-11 | Atm 스위칭 시스템의 단일 스위치 소자 및 버퍼 문턱값 결정 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1141258A JPH1141258A (ja) | 1999-02-12 |
| JP3255883B2 true JP3255883B2 (ja) | 2002-02-12 |
Family
ID=19509239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16315898A Expired - Fee Related JP3255883B2 (ja) | 1997-06-11 | 1998-06-11 | Ａｔｍスイッチシステムの入力許容値設定方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6388993B1 (ja) |
| JP (1) | JP3255883B2 (ja) |
| KR (1) | KR100247022B1 (ja) |
| DE (1) | DE19824799B4 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL125273A (en) * | 1998-07-08 | 2006-08-20 | Marvell Israel Misl Ltd | Communication architecture |
| US6424622B1 (en) * | 1999-02-12 | 2002-07-23 | Nec Usa, Inc. | Optimal buffer management scheme with dynamic queue length thresholds for ATM switches |
| US6539024B1 (en) * | 1999-03-26 | 2003-03-25 | Alcatel Canada Inc. | Method and apparatus for data buffer management in a communications switch |
| US6700869B1 (en) * | 1999-10-01 | 2004-03-02 | Lucent Technologies Inc. | Method for controlling data flow associated with a communications node |
| US6859435B1 (en) * | 1999-10-13 | 2005-02-22 | Lucent Technologies Inc. | Prevention of deadlocks and livelocks in lossless, backpressured packet networks |
| US6724776B1 (en) * | 1999-11-23 | 2004-04-20 | International Business Machines Corporation | Method and system for providing optimal discard fraction |
| AU7243400A (en) * | 1999-12-22 | 2001-06-28 | Alcatel Usa Sourcing, L.P. | Method and apparatus for call buffer protection in the event of congestion |
| US6501757B1 (en) * | 2000-02-29 | 2002-12-31 | Centre For Development Of Telematics | ATM switch |
| JP2002223202A (ja) * | 2001-01-26 | 2002-08-09 | Fujitsu Ltd | データ伝送方法及びそれを用いた伝送装置 |
| US7058070B2 (en) * | 2001-05-01 | 2006-06-06 | Integrated Device Technology, Inc. | Back pressure control system for network switch port |
| US7260104B2 (en) * | 2001-12-19 | 2007-08-21 | Computer Network Technology Corporation | Deferred queuing in a buffered switch |
| DE10130749A1 (de) * | 2001-06-26 | 2003-01-02 | Philips Corp Intellectual Pty | Paketvermittlungsvorrichtung mit einem Rückkopplungsverfahren der Zuteileinheit |
| US20030101158A1 (en) * | 2001-11-28 | 2003-05-29 | Pinto Oscar P. | Mechanism for managing incoming data messages in a cluster |
| KR100429897B1 (ko) * | 2001-12-13 | 2004-05-03 | 한국전자통신연구원 | 공유 버퍼형 스위치의 적응 버퍼 배분 방법 및 이에사용되는 스위치 |
| US7729373B2 (en) * | 2002-07-02 | 2010-06-01 | Broadcom Corporation | Modified range requests enabling bandwidth requests and state of health reporting |
| US7508785B2 (en) * | 2002-11-06 | 2009-03-24 | Broadcom Corporation | Downstream time domain based adaptive modulation for DOCSIS based applications |
| US7426221B1 (en) * | 2003-02-04 | 2008-09-16 | Cisco Technology, Inc. | Pitch invariant synchronization of audio playout rates |
| US7729259B1 (en) * | 2004-01-20 | 2010-06-01 | Cisco Technology, Inc. | Reducing latency jitter in a store-and-forward buffer for mixed-priority traffic |
| JP4510006B2 (ja) * | 2004-04-30 | 2010-07-21 | 三菱電機株式会社 | 移動局、基地局、通信システム、データ量情報送信方法、送信制御情報通知方法及び無線通信方法 |
| KR100617310B1 (ko) * | 2004-09-25 | 2006-08-30 | 한국전자통신연구원 | 네트워크 트래픽 이상 징후 감지 장치 및 그 방법 |
| US20090073873A1 (en) * | 2007-09-17 | 2009-03-19 | Integrated Device Technology, Inc. | Multiple path switch and switching algorithms |
| JP4382122B2 (ja) * | 2007-11-12 | 2009-12-09 | 富士通株式会社 | 中継装置および帯域制御プログラム |
| JP5233775B2 (ja) * | 2009-03-19 | 2013-07-10 | 富士通株式会社 | パケット伝送装置、回線インタフェースユニット及びパケット伝送装置の制御方法 |
| US8644139B2 (en) * | 2010-04-26 | 2014-02-04 | International Business Machines Corporation | Priority based flow control within a virtual distributed bridge environment |
| JP6326727B2 (ja) * | 2013-05-30 | 2018-05-23 | 沖電気工業株式会社 | パケット交換装置、パケット交換方法及び帯域制御プログラム |
| JP6244741B2 (ja) * | 2013-08-21 | 2017-12-13 | 富士通株式会社 | バッファ制御装置、バッファ制御方法および基地局装置 |
| US9747048B2 (en) * | 2014-06-02 | 2017-08-29 | Micron Technology, Inc. | Systems and methods for packing data in a scalable memory system protocol |
| US10452529B1 (en) | 2014-06-11 | 2019-10-22 | Servicenow, Inc. | Techniques and devices for cloud memory sizing |
| US10305819B2 (en) | 2015-05-13 | 2019-05-28 | Cisco Technology, Inc. | Dynamic protection of shared memory used by output queues in a network device |
| US9866401B2 (en) * | 2015-05-13 | 2018-01-09 | Cisco Technology, Inc. | Dynamic protection of shared memory and packet descriptors used by output queues in a network device |
| DE102016223533A1 (de) * | 2016-11-28 | 2018-05-30 | Audi Ag | Verfahren zum Übertragen von Nachrichten zwischen Steuergeräten eines Kraftfahrzeugs sowie Switchvorrichtung und Kraftfahrzeug |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5367520A (en) * | 1992-11-25 | 1994-11-22 | Bell Communcations Research, Inc. | Method and system for routing cells in an ATM switch |
| JPH06318951A (ja) | 1993-01-07 | 1994-11-15 | Toshiba Corp | セル転送方法およびセル転送システム |
| AU675302B2 (en) * | 1993-05-20 | 1997-01-30 | Nec Corporation | Output-buffer switch for asynchronous transfer mode |
| DE4328862A1 (de) | 1993-08-27 | 1995-03-02 | Sel Alcatel Ag | Verfahren und Vorrichtung zum Zwischenspeichern von Datenpaketen sowie Vermittlungsstelle mit einer solchen Vorrichtung |
| EP0648034A1 (en) | 1993-09-08 | 1995-04-12 | ALCATEL BELL Naamloze Vennootschap | Communication network and computer network server and interface modules used therein |
| JP3178949B2 (ja) * | 1993-09-30 | 2001-06-25 | 富士通株式会社 | Ａｔｍスイッチ方式 |
| US5583861A (en) | 1994-04-28 | 1996-12-10 | Integrated Telecom Technology | ATM switching element and method having independently accessible cell memories |
| JP3269273B2 (ja) * | 1994-09-02 | 2002-03-25 | 三菱電機株式会社 | セル交換装置及びセル交換システム |
| ES2137296T3 (es) | 1994-09-28 | 1999-12-16 | Siemens Ag | Sistema de comunicacion atm para multiplexion estadistica de celulas. |
| US5541912A (en) * | 1994-10-04 | 1996-07-30 | At&T Corp. | Dynamic queue length thresholds in a shared memory ATM switch |
| US5530806A (en) | 1994-12-15 | 1996-06-25 | At&T Corp. | Method and apparatus for storing and retrieving routing information in a network node |
| US6219728B1 (en) * | 1996-04-22 | 2001-04-17 | Nortel Networks Limited | Method and apparatus for allocating shared memory resources among a plurality of queues each having a threshold value therefor |
-
1997
- 1997-06-11 KR KR1019970024144A patent/KR100247022B1/ko not_active IP Right Cessation
-
1998
- 1998-06-03 DE DE1998124799 patent/DE19824799B4/de not_active Expired - Fee Related
- 1998-06-11 JP JP16315898A patent/JP3255883B2/ja not_active Expired - Fee Related
- 1998-06-11 US US09/095,744 patent/US6388993B1/en not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| 遠藤 他「バッファを共通化したＡＴＭ交換用メモリスイッチ」 |
| 電子情報通信学会論文誌 Ｖｏｌ．Ｊ７２−Ｂ−Ｉ Ｎｏ．１１（１９８９．１１）ＰＰ．１０６２−１０６９ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100247022B1 (ko) | 2000-04-01 |
| DE19824799B4 (de) | 2005-01-27 |
| US6388993B1 (en) | 2002-05-14 |
| KR19990000978A (ko) | 1999-01-15 |
| JPH1141258A (ja) | 1999-02-12 |
| DE19824799A1 (de) | 1998-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3255883B2 (ja) | Ａｔｍスイッチシステムの入力許容値設定方法 | |
| JP3150941B2 (ja) | Ａｔｍスイッチシステムの入力バッファ制御装置及び論理バッファサイズ決定方法 | |
| US5550823A (en) | Method and apparatus for performing priority control for cells in output buffer type ATM switch | |
| JPH063935B2 (ja) | バッファメモリ | |
| US6418115B1 (en) | Exchange for changing a route of a transmission path to bypass a malfunctioning switch | |
| US5825773A (en) | Switching system for transferring broadcast packet held in broadcast buffer received from input port to output ports according to the state of each output port | |
| US6766387B2 (en) | Cell flow control in square-grid expanded ATM switch | |
| US11169937B2 (en) | Memory control device | |
| KR100454813B1 (ko) | 분산 공유메모리 환경의 다단계 버스망을 위한 동적라우팅 방법 | |
| EP0283230B1 (en) | A register circuit | |
| US20030108053A1 (en) | Node-to-node data transfer method and node-to-node data transfer apparatus | |
| JP3288158B2 (ja) | チャネル制御方式 | |
| JP3323142B2 (ja) | クロスバ装置、多段クロスバ装置及び情報処理装置 | |
| SU1665383A1 (ru) | Устройство дл коммутации сообщений | |
| JP3085282B2 (ja) | Ａｔｍバッファリング方式 | |
| JPH08237254A (ja) | Ｏａｍセル挿入装置 | |
| US5247294A (en) | Signal select control circuit and signal select circuit using the same | |
| JPH11234333A (ja) | ゲートウェイ装置 | |
| KR20010084767A (ko) | 비동기전달모드 교환기에 있어서 크로스포인트 위칭제어회로 | |
| JPH04252631A (ja) | システム多重化データ通信システムの同期化方法及び該方法によるシステム多重化データ通信システム | |
| JPS58161433A (ja) | 障害度比較による回線切替方法 | |
| JPH0298255A (ja) | セル交換装置のセル選択方式およびその入力バッファ | |
| JPH0773133A (ja) | データ転送方式 | |
| JPH05207050A (ja) | セル交換装置及びセル交換システム | |
| JPH07297837A (ja) | バーチャルチャネルハンドラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991020 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |