KR20010084767A - 비동기전달모드 교환기에 있어서 크로스포인트 위칭제어회로 - Google Patents

비동기전달모드 교환기에 있어서 크로스포인트 위칭제어회로 Download PDF

Info

Publication number
KR20010084767A
KR20010084767A KR1020000010045A KR20000010045A KR20010084767A KR 20010084767 A KR20010084767 A KR 20010084767A KR 1020000010045 A KR1020000010045 A KR 1020000010045A KR 20000010045 A KR20000010045 A KR 20000010045A KR 20010084767 A KR20010084767 A KR 20010084767A
Authority
KR
South Korea
Prior art keywords
atm
line interface
switch
dual port
cross point
Prior art date
Application number
KR1020000010045A
Other languages
English (en)
Other versions
KR100365332B1 (ko
Inventor
박창진
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000010045A priority Critical patent/KR100365332B1/ko
Publication of KR20010084767A publication Critical patent/KR20010084767A/ko
Application granted granted Critical
Publication of KR100365332B1 publication Critical patent/KR100365332B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/085—Retrieval of network configuration; Tracking network configuration history
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/28—Routing or path finding of packets in data switching networks using route fault recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 라인 인터페이스부로 부터 오는 정보를 이용하여 장애 발생시 프로세서가 관여하는 바가 없이 프로세서에 의한 처리보다 빠른 처리속도로 크로스 포인트 스위치의 동작제어가 가능한 것으로 ATM 셀의 교환 기능을 수행하는 ATM코어스위치부와, ATM코어스위치부와 라인 인터페이스부간의 연결기능을 수행하는 크로스 스위치부와, 크로스 스위치 제어를 위한 프로세서를 구비하여 상기 라인인터페이스부의 정보를 저장하는 듀얼포트메모리와, 각 라인 인터페이스부의 장애신호를 수집하는 알람게더링부로 구성되어 상기 알람게더링부로 부터 소정의 라인 인터페이스부에서 장애가 있음이 확인되면 프로세서의 직접적인 제어없이 이에 해당하는 라인 인터페이스부의 듀얼포트메모리에 있는 정보에 따라 다른 라인 인터페이스부를 절체하도록 구성된다.

Description

비동기전달모드 교환기에 있어서 크로스포인트 위칭제어회로{CROSSPOINT SWITCHING CONTROL CIRCUIT IN ATM EXCHANGER}
본 발명은 ATM교환기에 있어서 스위칭에 관한것으로, 특히 ATM스위치의 한정된 용량을 효율적으로 최대한 할용할수 있는 비동기전달모드(ATM)교환기에 있어서 크로스포인트 스위칭제어회로에 관한것이다.
종래의 ATM교환기에서 도 1의 예와같이 크로스 포인트를 사용하는 이유는 다음과 같다. 먼저 ATM코어스위치(100)에서 ATM 크로스포인트스위치(103)를 기준으로 접속버스(BUS-A)의 용량(N)이 ATM 크로스 포인트 스위치(103)에서 제1-제n라인 인터페이스부(LIB)(106,107,108)로 제공하는 용량(Mn)보다 수가 많을 경우와 둘째 제1-제n라인 인터페이스부(LIB)(106,107,108)로 구성되는 밀집도가 높아 이중화에 필요성이 있을 경우 두가지가 있다.
전자의 경우 제1-제n라인 인터페이스부(LIB)(106,107,108)로 구성되는 밀집도가 높아짐에 따라 처리용량도 증가하게 된다. 그리고 제1-제n라인 인터페이스부(LIB)(106,107,108)의 종류에 따라 고속 라인 인터페이스부(LIB)는 저속라인 인터페이스부(LIB)보다 많은 용량을 제공받아야 하며, ATM 크로스 포인트스위치(103)에서는 최대 용량으로 각 제1-제n라인 인터페이스부(LIB)(106,107,108)로 할당되도록 설계되어진다. 이렇게 설계되어진 경우 해당위치에 저속 라인 인터페이스부(LIB)가 실장될 경우 경로의 낭비가 심하게 된다.(저속의 경우 사용 용량은 n 이하) 이러한 문제점을 제거하기 위해서는 ATM 크로스포인트스위치(103)를 사용하여 제1-제n라인 인터페이스부(LIB)(106,107,108)의 모든 라인 인터페이스부(LIB)의 합이 스위치의 용량과 같이 되도록 하게 된다.
후자의 경우 제1-제n라인 인터페이스부(LIB)(106,107,108)들의 밀집도가 높아 이중화 필요성을 갖게 되어 두 블럭의 이중화로 동작하게 되는 경우 대기중인 라인 인터페이스부는 ATM크로스포인트스위치(103)로 부터 용량을 할당 받을 필요성이 없어진다. 즉, 엑티브 라인 인터페이스부만 ATM크로스포인트스위치(103)로 부터 용량을 할당 받아 동작하다가 장애시 대기 상태로 절체 되면 된다. 이러한 기능을 수행하기 위한 ATM크로스 포인트 스위치(103)를 필요로 하게 된다. 상기 ATM크로스 포인트 스위치(103)를 사용함에 있어 이의 초기화 및 구성의 변경이 필요한 시점을 알수 있으나 종래의 기술은 ATM 크로스 포인트 스위치(103)의 구성의 기능이 프로세서부(104)에 내재되어 있어 장애 발생과 같은 빠른 조치를 요구하는 상태에서 그 처리 속도가 늦어진다. 또한 프로세서부(104)의 로드의 상태에 따라 그 처리 속도는 변화하게 되어 신뢰성이 있는 제어가 이루워 질수 있다 . 이러한 구조에서는 라인 인터페이스부(LIB)의 기능은 크로스 포인트 제어부(105)의 기능은 프로세서부(104)로 부터 오는 명령을 단순히 ATM 크로스 포인트 스위치(103)가 인식할수 있는 형태로 변환하는 기능을 수행한다.
따라서 본 발명의 목적은 라인 인터페이스부로 부터 오는 정보를 이용하여 장애 발생시 프로세서가 관여하는 바가 없이 프로세서에 의한 처리보다 빠른 처리속도로 크로스 포인트 스위치의 동작제어가 가능한 회로를 제공함에 있다.
상기 목적을 수행하기 위한 본 발명은 ATM 셀의 교환 기능을 수행하는 ATM코어스위치부와, ATM코어스위치부와 라인 인터페이스부간의 연결기능을 수행하는 크로스 스위치부와, 크로스 스위치 제어를 위한 프로세서를 구비하여 상기 라인인터페이스부의 정보를 저장하는 듀얼포트메모리와, 각 라인 인터페이스부의 장애신호를 수집하는 알람게더링부로 구성되어 상기 알람게더링부로 부터 소정의 라인 인터페이스부에서 장애가 있음이 확인되면 프로세서의 직접적인 제어없이 이에 해당하는 라인 인터페이스부의 듀얼포트메모리에 있는 정보에 따라 다른 라인 인터페이스부를 절체하도록 구성된다.
도 1은 종래의 ATM교환기에서 크로스포인트 스위치를 사용한 예시도
도 2는 본 발명의 실시예에 따른 ATM교환기에서 크로스포인트 스위칭을 제어를 위한 회로도
도 3은 본 발명의 실시예에 따른 도 2의 듀얼포트램(201)의 각 영역별 기능예시도
도 4는 본 발명의 실시예에 따른 초기화 순서흐름도
도 5는 본 발명의 실시예에 따른 장애처리흐름도
도 6은 본 발명의 실시예 동작에 따른 듀얼포트램(201)의 변경도
도 7은 본 발명의 실시예 동작에 따른 절체흐름도
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 ATM교환기에서 크로스포인트 스위칭을 제어를 위한 회로도로서,
ATM 코어스위치(100), ATM 크로스 포인트 스위치(103), 제1-n ATM 라인 인터페이스부(106,107,108), 프로세서(104)를 구비한 ATM교환기의 크로스 포인트 스위칭 제어회로에 있어서,
상기 제1-n ATM 라인 인터페이스부(106,107,108)의 각각으로 부터 장애에 따른 알람 신호를 수집하는 알람게더링부(203)와,
도 3의 예와 같이 필요한 스위치용량과 이중화되도록 제1-n ATM라인 인터페이스부(106,107,108)중의 하나의 번호와 현재의 상태(대기 또는 엑티브)정보를 보관하고 있는 듀얼포트램(201)와,
상기 알람게더링부(203)의 출력으로 부터 장애에 대한 신호가 있을시 상기 듀얼포트램(201)에 장애가 발생된 라인 인터페이스부와 이중화된 대기하고 있는 라인 인터페이스부를 찾아 ATM 크로스 포인터 스위치(103)에서 절체를 하고 상기 듀얼포트램(201)에서 이에 따른 업데이트를 하는 크로스 포인트 제어부(105)로 구성된다.
따라서 본 발명의 구체적 일 실시 예를 도 2를 참조하여 상세히 설명하면,
도 4의 예와 같이 초기화과정은 프로세서부(104)는 데이타베이스로 부터 시스템의형상에 의해 제1- n라인 인터페이스부(106,107,108)의 정보를 리드하여 듀얼포트메모리(201)에 라이트한다. 그리고 크로스 포인트 제어부(105)는 듀얼포트램(201)에 라인 인터페이스부 별 정보를 리드하여 크로스 포인트 스위치(103)에 각 입출력연결정보를 라이트한다.
도 7의 개시와 같이 2개의 제1,4라인 인터페이스부(LIB0,LIB3)가 있고, 이들이 이중화로 구성되고, 필요한 스위치 용량이 "2"라면 상기 듀얼포트메모리(201)은 도 6의 개시와 같이 절체전의 메모리의 내용으로 프로세서부(104)는 초기화된다. 그러한 초기화가 끝나면 크로스 포인트 제어부(105)는 이를 읽어 크로스 포인터 스위치(103)의 각 입출력 포트들을 할당하게 된다. 이러한 할당이 완료된 상태는 도 7에서의 도시와 같이 2개의 라인 인터페이스부가 이중화로 구성되고, 이중 하나가 ATM크로스 포인트 스위치(103)을 통하여 ATM코어스위치부(100)로 접속이 된다.그러나 정상적으로 동작중인 제1 ATM라인 인터페이스부(106)에서 장애가 발생되면, 이의 장애에 따른 신호가 알람게더링부(203)에서 수집되어 크로스 포인트 제어부(105)에 입력이 된다. 상기 크로스 포인트 제어부(105)는 상기 장애신호를 감지하여 도 5의 개시와 같이 장애로 되어 있는 제1 ATM라인 인터페이스부(106)와 이중화된 ATM 라인 인터페이스부를 찾기 위하여 듀얼포트램(201)에서 대기중인 해당 ATM 라인 인터페이스부를 추출하고, 프로세서부(104)로 보고하여 상태정보를 표시 또는 업데이트한다. 이때 듀얼포트램(201)의 어드레스는 장애의 ATM라인 인터페이스부의 번호가 되며(여기서 "0" 이다). 즉,듀얼포트램(201)의 "0" 번지를 읽어 데이타 영역 "2"의 내용에서 보면, 이중화 ATM라인 인터페이스부의 번호가 있는데,도 6의 예에서 제4 ATM 라인 인터페이스부(LIB 3)가 된다. 그리고 크로스포인트스위치제어부(105)는 도 7의 개시와 같이 제 1 ATM라인인터페이스부(106)의 입출력을 ATM코어스위치(100)로 보내는 대신 제4ATM라인 인터페이스부(LIB 3)의 입출력을 ATM코어스위치(100)로 보내면서 도 6의 개시와 같이 듀얼포트램(201)의 데이타 영역중 엑티브 또는 대기상태로 변환하여 저장한다. 상기 듀얼포트램(201)에서 저장이 완료되면 프로세서부(104)는 상기 절체정보를 받게 되면 이를 사용자에게 알리기 위하여 상태 정보를 표시하게 된다.
상술한 바와같이 본 발명은 크로스 포인트 스위치를 사용하는 ATM 스위칭장치에 있어서 듀얼포트램방식을 이용하여 효율적으로 크로스 포인트를 제어함에 따라 장애 발생시 프로세서에 의한 처리보다 동작 속도가 빠른 처리가 이루어지며, 이 있다.

Claims (1)

  1. ATM 코어스위치(100), ATM 크로스 포인트 스위치(103), 제1-n ATM 라인 인터페이스부(106,107,108), 프로세서(104)를 구비한 ATM교환기의 크로스 포인트 스위칭 제어회로에 있어서,
    상기 제1-n ATM 라인 인터페이스부(106,107,108)의 각각으로 부터 장애에 따른 알람 신호를 수집하는 알람게더링부(203)와,
    도 3의 예와 같이 필요한 스위치용량과 이중화되도록 제1-n ATM 라인 인터페이스부(106,107,108)중의 하나의 번호와 현재의 상태(대기 또는 엑티브)정보를 보관하고 있는 듀얼포트램(201)와,
    상기 알람게더링부(203)의 출력으로 부터 장애에 대한 신호가 있을시 상기 듀얼포트램(201)에 장애가 발생된 라인 인터페이스부와 이중화된 대기하고 있는 라인 인터페이스부를 찾아 ATM 크로스 포인터 스위치(103)에서 절체를 하고 상기 듀얼포트램(201)에서 이에 따른 업데이트를 하는 크로스 포인트 제어부(105)로 구성됨을 특징으로 하는 비동기전달모드(ATM)교환기에 있어서 크로스포인트 스위칭제어회로.
KR1020000010045A 2000-02-29 2000-02-29 비동기전달모드 교환기에 있어서 크로스포인트 위칭제어회로 KR100365332B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000010045A KR100365332B1 (ko) 2000-02-29 2000-02-29 비동기전달모드 교환기에 있어서 크로스포인트 위칭제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000010045A KR100365332B1 (ko) 2000-02-29 2000-02-29 비동기전달모드 교환기에 있어서 크로스포인트 위칭제어회로

Publications (2)

Publication Number Publication Date
KR20010084767A true KR20010084767A (ko) 2001-09-06
KR100365332B1 KR100365332B1 (ko) 2002-12-18

Family

ID=19651037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000010045A KR100365332B1 (ko) 2000-02-29 2000-02-29 비동기전달모드 교환기에 있어서 크로스포인트 위칭제어회로

Country Status (1)

Country Link
KR (1) KR100365332B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100409176B1 (ko) * 2001-12-27 2003-12-12 주식회사 케이티 비동기 교환시스템에서의 스위치 보드 이중화 절체를고려한 스위치 보드 상태 관리 방법
KR100858708B1 (ko) * 2006-11-01 2008-09-17 박금생 자동 주배전반 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63171051A (ja) * 1987-01-09 1988-07-14 Hitachi Ltd 装置診断方法
JP2658801B2 (ja) * 1993-04-28 1997-09-30 日本電気株式会社 ディジタルクロスコネクトシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100409176B1 (ko) * 2001-12-27 2003-12-12 주식회사 케이티 비동기 교환시스템에서의 스위치 보드 이중화 절체를고려한 스위치 보드 상태 관리 방법
KR100858708B1 (ko) * 2006-11-01 2008-09-17 박금생 자동 주배전반 장치

Also Published As

Publication number Publication date
KR100365332B1 (ko) 2002-12-18

Similar Documents

Publication Publication Date Title
JP3255883B2 (ja) Ａｔｍスイッチシステムの入力許容値設定方法
US5473598A (en) Routing method and apparatus for switching between routing and conversion tables based on selection information included in cells to be routed
JPH03149936A (ja) 通信切替素子
JP2655493B2 (ja) Ａｔｍスイッチシステム
JPH04290349A (ja) 交換機のインサービス立ち上げ処理方式
JP2001256203A (ja) 冗長構成クロスバスイッチシステム
JPH11112657A (ja) 交換装置
US6745341B1 (en) Information processing apparatus having fault detection for multiplex storage devices
KR100365332B1 (ko) 비동기전달모드 교환기에 있어서 크로스포인트 위칭제어회로
JPH04281642A (ja) 共用バッファを用いたクロスポイント型スイッチ装置
CN1312849C (zh) 路由器冗余系统及方法
TW202238373A (zh) 利用基板管理控制器進行韌體更新動作的伺服器系統
US5592467A (en) Network node cross-connection device using selectable memories for new connection in the event of failure
US6741596B1 (en) Pipeline type processor for asynchronous transfer mode (ATM) cells
JPH0936868A (ja) Ａｔｍスイッチのアドレス生成回路
KR100260895B1 (ko) 비동기전송모드근거리통신망시스템의고속이중화방법
CN1532701B (zh) 存储器不稳定仍维持系统稳定度的系统及存储器控制方法
JP2001167075A (ja) 機能分散及び負荷分散処理マルチプロセッサシステム
US6438626B1 (en) System implementing a state transition having an interface storing a new next state of a self block and exchanging the state information with other block
JPH1075248A (ja) 切替回路
JPH0264845A (ja) 主制御部多重化電子計算機
KR100377931B1 (ko) 이중화 시스템의 제어장치 및 방법
KR960010878B1 (ko) 이중화 시스템
KR19990020350A (ko) 에이티엠 교환기의 제어부 이중화장치
Amstutz A new store and forward message switching system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081107

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee