JPH0298255A - セル交換装置のセル選択方式およびその入力バッファ - Google Patents

セル交換装置のセル選択方式およびその入力バッファ

Info

Publication number
JPH0298255A
JPH0298255A JP63249932A JP24993288A JPH0298255A JP H0298255 A JPH0298255 A JP H0298255A JP 63249932 A JP63249932 A JP 63249932A JP 24993288 A JP24993288 A JP 24993288A JP H0298255 A JPH0298255 A JP H0298255A
Authority
JP
Japan
Prior art keywords
cell
header
priority
invalid
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63249932A
Other languages
English (en)
Inventor
Tatsuya Masaki
正木 達也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP63249932A priority Critical patent/JPH0298255A/ja
Publication of JPH0298255A publication Critical patent/JPH0298255A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はセル交換装置、とくにセル交換装置におけるセ
ルの優先処理方式に関する。
(従来の技#I) 多段スイッチング回路は比較的少ないハードウェア量で
大規模なスイッチ回路を構成することができるため、交
換網や並列コンピュータなどの研究分野で多くの研究が
なされてきた。とくに近年ではディジタル通信技術およ
びこれらを支えるデバイス技術の進展を背景とした通信
ネットワークのディジタル化による、交換・伝送・端末
を含めたサービス統合ディジタルネットワーク化が急速
に進んでいる。このため、高速Φ広帯域サービスへの要
求が高まりつつあり、高速・高スループツトを実現する
スイッチ方式として、たとえば正木他による「高速パケ
−/ )交換スイッチの検討」電子情報通信学会技術報
告 SE 87−132 、第7〜12頁および特願昭
6t2−281152に記載されたものがある。
これには、高速・高スループツトのスイッチングシステ
ムを構成するにあたって、スイッチングシステムのバッ
ファ制御方式、すなわち「勝残り報告方式」が開示され
ている0勝残り報告方式とは、スイッチングシステム内
におけるパケットすなわちセルの流れを制御するために
、バッファを交換網の入力側に設け、この入力バッファ
から送出されるセルの宛先を、たとえば同じ宛先のセル
をなくすような所定の規則に従ってハードウェアの演算
制御を行なう方式である。
セルの交換はセルヘッダの宛先によって行なわれ、その
宛先はランダムな値を示す、そのため複数の入力に同じ
宛先のセルが同時に発生することがありえる。この場合
、これらのセルを同時に交換することができないため、
この勝残り報告方式ではセルの交換処理を行なう前に「
根回し網」により同一宛先のセルを少なくしてから、交
換網により交換処理を行なうようにしたものである。
根回し網は、同一の宛先のセルが存在した場合には、唯
一のセルのみ有効とし、そのセルを送出した入力バッフ
ァに対しセルの「勝残り報告」を行なう、すなわち入力
バッファは、セルの優先順位に応じて最優先度のセルの
ヘッダをこの根回し網に送り、根回し網より勝残り報告
が送られてきたときのみセルを交換網に送る。もし、同
一の宛先のセルが存在して勝残り報告が受けられずに無
効となれば、入力バッファは無効となったセルと同一の
最優先度のセルのヘッダを根回し網に送る。
(発明が解決しようとする課題) このような従来技術に示されたセルの交換動作では、高
優先度のセルが常に優先的に出力される。このため、低
優先度のセルは高優先度のセルが入力バッファの中に存
在しなくなるまで、出力されずに入力バッファに蓄積さ
れたままとなる。
したがって低優先度のセルの伝達遅延が増加するという
問題点があった。
本発明はこのような従来技術の欠点を解消し、低優先度
のセルが処理されずに伝達遅延が増加するという問題点
を解消し、効果的にセルの優先選択が行なえるセル交換
装置のセル選択方式およびその入力バッファを提供する
ことを目的とする。
(課題を解決するための手段) 本発明は上述の課題を解決するために、複数の入力端子
を有し、入力端子より入力したセルをセルのセルヘッダ
によりあらかじめ同一宛先のセルの有無を調べた後、セ
ルを交換処理するセル交換装置のセル選択方式において
、交換装置は、入力端子より入力したセルをセルのセル
ヘッダに示されている優先度に応じて蓄積し、所定の処
理に従って優先度毎にセルヘッダを出力する複数の入力
バッファと、複数の入力バッファに接続され、複数の入
力バッファから送られてくるセルヘッダにより、同一宛
先のセルを識別し、同一宛先のセルが存在した場合には
唯一のセルヘッダを有効とし、他のセルヘッダを無効と
する旨の通知をセルヘッダを送出した入力バッファに送
る宛先識別手段とを有し、入力バッファがセルヘッダを
宛先識別手段に送った後、セルヘッダが無効である旨の
通知を宛先識別手段より受けると、入力バッファは、無
効とされたセルヘッダより優先度の低いセルヘッダを選
択し、宛先識別手段に送ることが許容される。
また本発明によれば、上述のセル交換装置において、入
力バッファは、セルを入力し、セルのセルヘッダよりセ
ルの優先度を識別し、優先度別に出力するセル識別手段
と、セル識別手段により識別された優先度に応じてセル
ヘッダを蓄積するヘッダ蓄積手段と、ヘッダ蓄積手段に
蓄積されているセルヘッダを、高優先順に通知する優先
選択手段と、優先選択手段よりヘッダ蓄積手段に蓄積さ
れているセルヘッダの優先度の情報を入力するとともに
、宛先識別手段に送出したセルヘッダが有効および無効
のいずれかの通知を宛先識別手段より受け、セルヘッダ
の優先度の情報および宛先識別手段からの通知により、
ヘッダ蓄積手段に蓄積されているセルヘッダの中からセ
ルヘッダを選択し、セルヘッダを宛先識別手段に送るよ
うヘッダ蓄積手段を制御する競合手段とを有し、競合手
段は、宛先識別手段より送出したセルヘッダが無効であ
る旨の通知を受けると、優先選択手段から入力したセル
ヘッダの優先度の情報によっては、無効となったセルヘ
ッダよりも優先度の低いセルヘッダをヘッダ蓄積手段の
中から選択し、宛先識別手段に送るようヘッダ蓄積手段
を制御する。
さらに本発明によれば、上述のセル交換装置において、
入力バッファは、セルを入力し、セル、のセルヘッダよ
りセルの優先度を識別し、優先度別に出力するセル識別
手段と、セル識別手段により識別された優先度に応じて
セルヘッダを蓄積するヘッダ蓄積手段と、ヘッダ蓄積手
段に蓄積されているセルヘッダを、高優先順に通知する
優先選択手段と、優先選択手段よりヘッダ蓄積手段に蓄
積されているセルヘッダの優先度の情報を入力し、情報
を基に前記ヘッダ蓄積手段に蓄積されているセルヘッダ
の中から優先度の高いセルヘッダを選択し、選択したセ
ルヘッダを宛先識別手段に送るようヘッダ蓄積手段を制
御するとともに、優先回路より通知された優先度の低い
セルヘッダを定期的に一定時間毎に宛先識別手段に送る
ようヘッダ蓄積手段を制御する競合回路とを有する。
(作 用) 本発明によれば、入力バッファがセルヘッダを宛先識別
手段に送出し、宛先識別手段により送出したセルヘッダ
が無効である旨の判定を受けると、状況に応じて入力バ
ッファは無効とされたセルヘッダよりも優先度の低いセ
ルヘッダを宛先識別手段に送ることができる。
(実施例) 次に添付図面を参照して本発明によるセル交換装置のセ
ル選択方式およびその入力バッファの実施例を詳細に説
明する。
第1図には本発明が適用されたセル交換装置、およびそ
の入力バッファの機能ブロック図が示されている。入力
バッファ#0〜nは、それぞれ入力端子#Oxnに接続
され、これよりセルを入力する。入力バッファ#Oxn
はまた、信号線2 # OA−nを介し宛先識別回路2
に、信号線3#0〜nを介し交換回路3にそれぞれ接続
されている。なお、本実施例におけるセルのセルヘッダ
には、そのセルの宛先を示す宛先表示ビットおよびセル
の優先度を示す3段階の優先順位表示ビットが含まれて
いる。
入カバッファエは、入力したセルを所定の手順に従い出
力処理するバッファであり、セルヘッダ識別回路10、
ヘッダキュー12、ヘッダ出力回路14、セルメモリ1
5、優先選択回路1Bおよび競合回路18を有する。セ
ルヘッダ識別回路10は、入力端子に接続され、これよ
り入力したセルの優先度をセルヘッダの優先順位表示ビ
ットにより識別する。識別回路10は、セルの優先度に
応じてそのセルヘッダを出力100を介しヘッダキュー
に出力する。
ヘッダキュー12は、少なくとも論理構成上、セルヘッ
ダを蓄積するキューが優先度に応じて同図に示すように
、たとえば優先度の高い順にキュー120.122,1
24の3段階に設けられている蓄積回路である。ヘッダ
キュー12は、先入れ先出しくfirst−in−fi
rst−out)方式により同一優先度のセルヘッダを
蓄積し、入力した順にセルヘッダを出力110を介しヘ
ッダ出力回路14に出力する。ヘッダ出力回路14は、
ヘッダキュー12より送られてきたセルヘッダを信号線
2#を介し宛先識別回路2に出力するセルヘッダ出力回
路である。なお、本実施例では優先度を3段階とし、キ
ュー120,122゜124を設けたが、勿論これはシ
ステムに応じて最適な段階数に増減されるものである。
優先選択回路1Bは、入力130を介しヘッダキュー1
2に接続され、これより送られてくる情報を基に、セル
ヘッダが蓄積されるヘッダキュー12の中で優先度の高
い順を出力11110を介し競合回路18に伝える回路
である。
競合回路18は、出力180を介しヘッダキュー12に
接続され、ヘッダキュー12にその時に応じた優先度の
セルヘッダをヘッダ出力回路14に出力するよう指示す
る制御回路である。制御回路18は、信号線2#を介し
宛先識別回路2よりセルの有効/無効を示す後述するリ
ポートを受信する。競合回路18は、識別回路2よりリ
ポートを受信すると、このリポートと優先選択回路1B
からの情報とにより、ヘッダキュー12に蓄積されてい
るセルヘッダを選択し、選択したセルヘッダを送出する
ようへラダキュー12に指示する。すなわち、リポート
が有効である旨の場合には2回まで同じセルヘッダを出
力するよう指示し、リポートが無効である旨の場合には
次に優先度が高いヘッダキュー内の先頭のセルヘッダを
ヘッダ出力回路に出力するようへラダキュー12に伝え
る。なお、リポートが2回続けて有効の場合、競合回路
18は、制御出力182を介し、そのヘッダを有するセ
ルを交換回路に出力するようセルメモリ15を制御する
セルメモリ15は、入力端子を介しセルを入力し、入力
したセルを蓄積する記憶回路である。メモリ15は、競
合回路18により指定されたセルを出力3#を介し交換
回路3に出力する。
このように本実施例では、セルメモリ15から交検回路
3に1つのセルを送出する時間単位にセルヘッダを2回
宛先識別回路2に送出し、そのセルの有効/無効を判断
する。ただし、この回数は本実施例の理解を容易にする
ために設定した回数であり、勿論2回に限定されるもの
ではない、すなわち、この回数を増加することにより交
換回路3での交換効率であるセルの通過率が一般に高く
なる傾向にあるため、交換システムを設計する際に最適
の回数に設定することが望ましい。
宛先識別回路2は、各人力バッファ1から出力されたセ
ルヘッダを識別して同一宛先がなかどうかを調べ、同一
宛先であるセルヘッダに対して1つのヘッダを有効とし
、残りのヘッダを無効とする回路である。識別回路2は
入力した同一の宛先がないセルヘッダに対してはすべて
有効とする。
識別回路2は、このように各人力バッファlから出力さ
れたセルヘッダにより、有効/無効という判定結果(以
後これをリポートと称す)を、そのセルヘッダを送出し
た入力バッファlに通知する機能を有する。
交換回路3は、たとえばバチャ網およびオメガ網などの
交換網を形成する交換回路であり、入力したセルをその
セルヘッダによりスイッチング制御して出力端子# 0
− nのいずれかに出力する。
動作を説明する。入力端子#0から送られてきたセルは
、入力バッファ#0のセルヘッダ識別回路10により優
先度に応じてそのセルヘッダがヘッダキュー12の各キ
ューに送られるとともに、セルメモリ15により蓄積さ
れる。ヘッダキュー12にセルヘッダが入力されると、
優先選択口v111Bはセルヘッダの存在するキューの
中で優先度の高い順を競合回路18に通知する。競合回
路18がこの通知を受けると、競合回路18は、最も優
先度が高いキュー120に蓄積されているセルヘッダの
中から、最初に入力したセルヘッダAを、ヘッダ出力回
路14に送出するようヘッダキュー12に伝える。
ヘッダキュー12がこの指示を受けると、ヘッダキュー
12はセルヘッダAを出力110を介しヘツダ出力回路
14に送る。
ヘッダ出力回路14は、ヘッダキュー12よりセルヘッ
ダAを受信すると、そのヘッダAを出力200を介し宛
先識別回路2に送る。宛先識別回路2は、入力バッファ
#0〜nより送られてきたセルヘッダを識別し、同一宛
先がないかどうかを調べ、その結果報告であるリポート
をそれぞれの入力バッファ#Ownの競合回路18に通
知する。
入力202を介し入力バッファ#0の競合回路18が宛
先識別回路2よりリポートを受けると、この競合回路1
8は、受信したリポートと同バッファ#Oの優先選択回
路18からの情報とにより、リポートが有効である旨を
示していた場合には同じセルヘッダAを、また無効であ
る旨を示していた場合には次に優先度の高いキュー12
2に蓄積されている先頭のセルへラダBを、ヘッダ出力
回路14に出力するようへラダキュー12に通知する。
セルヘッダAが有効であり、セルへラダAが再び宛先識
別回路2に送られると、前述と同様に同一宛先がないか
どうか調べられ、そのリポートを競合回路18が受信す
る。競合回路18は、2回続けてセルヘッダAが有効で
ある旨のリポートを受・信すると、セルへラダAを有す
るセルを交換回路3に出力するようセルメモリ15を制
御する。
また、セルへラダAが無効である旨のリポートを受信す
ると、キュー120の次に優先度が高いキュー122に
蓄積されているセルへラダBがヘッダ出力回路14に出
力される。セルヘー、ダBは、先程と同様にへ−2ダ出
力回路14より宛先識別回路2に送られ、この識別回路
2により同一宛先がないかどうか調べられる。そして識
別回路2により有効か無効かの判断をされ、そのレポー
トが出力202を介し競合回路1Bに送られる。
このように本実施例によれば優先度の高いセルが宛先識
別回路2のリポートにより無効とされれば、次に優先度
の高いセルが出力されるようにしたため、優先度の比較
的低いセルも交換回路3に効率的に出力することができ
、優先度の低いセルの伝達遅延の発生を防ぐことが可能
となる。
また、定期的に一定時間毎、優先選択回路16で示され
た優先度の低いセルヘッダを選択する機能を競合回路1
Bに設けることにより、優先度の低いセルの伝達遅延の
増加を同様に防ぐことができる。
なお本実施例では、優先度が最も高いキュー120に蓄
積されているセルへラダAが無効とされると、優先度が
次に高いキュー122に蓄積されているセルヘッダBが
競合回路18の指示により宛先識別回路2に送られると
した。しかしながら本発明は必ずしも順番に優先度を落
とす処理に限定されるものではなく、セルヘッダAが無
効になったとき、たとえばセルヘッダAより後に受信し
たセルヘッダA2を宛先識別回路2に送るとしてもよい
、そして、キュー120のセルヘッダが続けて無効とな
った場合にたとえばキュー122のセルヘッダBを、セ
ルヘッダBも無効になった場合にたとえばキュー124
のセルヘッダCを、それぞれ宛先識別回路2に送るとし
てもよい、さらに、たとえば競合回路18などが、宛先
識別回路2からのリポートと優先選択回路1Bからのセ
ルヘッダの優先度情報とにより、各キューに蓄積されて
いるセルヘッダの遅延状況に応じて、ヘッダキュー12
に蓄積されているセルヘッダをヘッダ出力回路14に送
るように制御するとしてもよい。
(発明の効果) このように本発明によれば、高優先度のセルが同一宛先
により無効となると、低優先度のセルが交換手段におく
られる可能性が生じる。このため、低優先度のセルが入
力バッファ手段に蓄積され続け、低優先度のセルの伝達
遅延が発生するのを回避することができる。
【図面の簡単な説明】
第1図は本発明によるセル交換装置のセル選択方式を適
用したセル交換装置およびその入力バッファの実施例を
示す構成図である。 部 の符 の8明 1、、、、、入力バッファ 2、、、、、宛先識別回路 3、、、。 10、  、  、  。 12、  、  、  。 14、、、。 15、、、。 te、、、。 18、、、。 120 〜!24 交換回路 セルヘッダ識別回路 へラダキュー ヘッダ出力回路 セルメモリ 優先選択回路 競合回路 キュー

Claims (1)

  1. 【特許請求の範囲】 1、複数の入力端子を有し、該入力端子より入力したセ
    ルを該セルのセルヘッダによりあらかじめ同一宛先のセ
    ルの有無を調べた後、該セルを交換処理するセル交換装
    置のセル選択方式において、該交換装置は、 前記入力端子より入力したセルを該セルのセルヘッダに
    示されている優先度に応じて蓄積し、所定の処理に従っ
    て優先度毎にセルヘッダを出力する複数の入力バッファ
    と、 該複数の入力バッファに接続され、該複数の入力バッフ
    ァから送られてくる前記セルヘッダにより、同一宛先の
    セルを識別し、該同一宛先のセルが存在した場合には唯
    一のセルヘッダを有効とし、他のセルヘッダを無効とす
    る旨の通知を該セルヘッダを送出した前記入力バッファ
    に送る宛先識別手段とを有し、 前記入力バッファが前記セルヘッダを該宛先識別手段に
    送った後、該セルヘッダが無効である旨の通知を該宛先
    識別手段より受けると、 前記入力バッファは、前記無効とされたセルヘッダより
    優先度の低いセルヘッダを選択し、前記宛先識別手段に
    送ることが許容されることを特徴とするセル交換装置の
    セル選択方式。 2、請求項1に記載のセル交換装置において、前記入力
    バッファは、 前記セルを入力し、該セルのセルヘッダより該セルの優
    先度を識別し、該優先度別に出力するセル識別手段と、 該セル識別手段により識別された優先度に応じて前記セ
    ルヘッダを蓄積するヘッダ蓄積手段と、 該ヘッダ蓄積手段に蓄積されている前記セルヘッダを、
    高優先順に通知する優先選択手段と、 該優先選択手段より前記ヘッダ蓄積手段に蓄積されてい
    る前記セルヘッダの優先度情報を入力するとともに、前
    記宛先識別手段に送出したセルヘッダが有効および無効
    のいずれかの通知を該宛先識別手段より受け、前記セル
    ヘッダの優先度情報および該宛先識別手段からの前記通
    知により、前記ヘッダ蓄積手段に蓄積されている前記セ
    ルヘッダの中から該セルヘッダを選択し、該セルヘッダ
    を前記宛先識別手段に送るようヘッダ蓄積手段を制御す
    る競合手段とを有し、 該競合手段は、前記宛先識別手段より送出したセルヘッ
    ダが前記無効である旨の通知を受けると、前記優先選択
    手段から入力した前記セルヘッダの優先度の情報によっ
    ては、前記無効となったセルヘッダよりも優先度の低い
    セルヘッダを前記ヘッダ蓄積手段の中から選択し、前記
    宛先識別手段に送るよう前記ヘッダ蓄積手段を制御する
    ことを特徴とする入力バッファ。 3、請求項1に記載のセル交換装置において、前記入力
    バッファは、 前記セルを入力し、該セルのセルヘッダより該セルの優
    先度を識別し、該優先度別に出力するセル識別手段と、 該セル識別手段により識別された優先度に応じて前記セ
    ルヘッダを蓄積するヘッダ蓄積手段と、 該ヘッダ蓄積手段に蓄積されている前記セルヘッダを、
    高優先順に通知する優先選択手段と、 該優先選択手段より前記ヘッダ蓄積手段に蓄積されてい
    る前記セルヘッダの優先度情報を入力し、該情報を基に
    前記ヘッダ蓄積手段に蓄積されている前記セルヘッダの
    中から優先度の高いセルヘッダを選択し、該選択したセ
    ルヘッダを前記宛先識別手段に送るよう前記ヘッダ蓄積
    手段を制御するとともに、前記優先回路より通知された
    優先度の低いセルヘッダを定期的に一定時間毎に前記宛
    先識別手段に送るよう前記ヘッダ蓄積手段を制御する競
    合回路とを有することを特徴とする入力バッファ。
JP63249932A 1988-10-05 1988-10-05 セル交換装置のセル選択方式およびその入力バッファ Pending JPH0298255A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63249932A JPH0298255A (ja) 1988-10-05 1988-10-05 セル交換装置のセル選択方式およびその入力バッファ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63249932A JPH0298255A (ja) 1988-10-05 1988-10-05 セル交換装置のセル選択方式およびその入力バッファ

Publications (1)

Publication Number Publication Date
JPH0298255A true JPH0298255A (ja) 1990-04-10

Family

ID=17200320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63249932A Pending JPH0298255A (ja) 1988-10-05 1988-10-05 セル交換装置のセル選択方式およびその入力バッファ

Country Status (1)

Country Link
JP (1) JPH0298255A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0494237A (ja) * 1990-08-09 1992-03-26 Fujitsu Ltd Atm交換通話路における優先制御方式
JP2009111707A (ja) * 2007-10-30 2009-05-21 Alaxala Networks Corp パケット転送装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0494237A (ja) * 1990-08-09 1992-03-26 Fujitsu Ltd Atm交換通話路における優先制御方式
JP2009111707A (ja) * 2007-10-30 2009-05-21 Alaxala Networks Corp パケット転送装置

Similar Documents

Publication Publication Date Title
KR100326789B1 (ko) 패킷통신시스템,패킷통신모듈,메모리공간할당시스템및메모리공간할당방법
US4993018A (en) Self-routing switching system with multiple link connections between incoming and outgoing lines
KR920004917B1 (ko) 자기 경로 지정 스위칭 회로망
CA2147400C (en) Method of regulating backpressure traffic in a packet switched network
EP0195589B1 (en) Switching system for transmission of data
US8614942B2 (en) Packet switching system and method
EP0724798B1 (en) Selective congestion control mechanism for information networks
CA2224606C (en) A distributed buffering system for atm switches
US4984237A (en) Multistage network with distributed pipelined control
JPH07202942A (ja) パケット交換機
US5285444A (en) Multi-stage link switch
JP2016501474A (ja) 分散型スイッチレス相互接続
US6046982A (en) Method and apparatus for reducing data loss in data transfer devices
US6463036B2 (en) ATM communication apparatus and method of controlling congestion in a communication network using the ATM communication apparatus
US7269158B2 (en) Method of operating a crossbar switch
JPH0298255A (ja) セル交換装置のセル選択方式およびその入力バッファ
JP2004511992A (ja) 複数の制御回線を用いた多重最小論理網においてスループットを増大させる拡張可能な装置および方法
JPH04838A (ja) バッファ制御方式
EP1619835A1 (en) A Crossbar comprising input queue groups and a distribution processor
US6335940B1 (en) Digital data exchange device
JP2000224180A (ja) データ優先転送方法
JP2755402B2 (ja) 自己ルーチング交換システムおよび非同期転送モード交換システム
JP3079068B2 (ja) Atmスイッチ
JPH0417431A (ja) パケット一時蓄積装置
KR970002817B1 (ko) 에이티엠(atm)망에서 가상경로에 의한 링크공유 제어장치