KR19980082525A - 아날로그 컨버터를 포함하는 딜레이 동기 회로(dll) - Google Patents
아날로그 컨버터를 포함하는 딜레이 동기 회로(dll) Download PDFInfo
- Publication number
- KR19980082525A KR19980082525A KR1019970017503A KR19970017503A KR19980082525A KR 19980082525 A KR19980082525 A KR 19980082525A KR 1019970017503 A KR1019970017503 A KR 1019970017503A KR 19970017503 A KR19970017503 A KR 19970017503A KR 19980082525 A KR19980082525 A KR 19980082525A
- Authority
- KR
- South Korea
- Prior art keywords
- mos transistor
- dll
- charge
- delay
- unit
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
본 발명은 아날로그 컨버터를 포함하는 딜레이 동기 회로(DLL)에 관한 것으로, DLL 회로에 사용되는 디지탈 컨버터를 전류 미러와, 캐패시터를 사용하여 구성하여, 외부 클럭과 내부 클럭을 동기시키기 위해 기억하는 딜레이 시간의 계산을 간단하고 정확하게 처리함과 동시에 레이-아웃을 축소시키는 효과가 있다.
Description
본 발명은 아날로그 컨버터를 포함하는 딜레이 동기 회로(Delay Locked Loop : 이하 DLL라 칭한다)에 관한 것으로, 전류 미러를 사용하여 DLL부분을 구성해 DLL의 레이-아웃을 축소시키는 아날로그 컨버터를 포함하는 딜레이 동기 회로에 관한 것이다.
일반적으로 DLL 회로는 반도체 칩등에서 외부 클럭이 입력되어 내부의 어떤 회로들에 동기되어 동작시키려는 회로가 있을때, 보통 외부 클럭으로 내부 클럭을 생성하여 이 만들어진 내부 클럭과 내부 회로들을 동기시켜서 회로들을 동작시키게 한다.
여기서 외부 클럭으로 내부 클럭을 만든다고 표현했으나 실제로 그것은 외부에서 입력된 어떤 신호를 단순히 버퍼링을 거쳐서 내부로 입력시키는 것에 불과하다고 생각해도 무난하다.
그러나 시스템의 동작 속도가 점차 빨라지고 그런 요구에 따라 클럭의 속도도 점차 빨라져야 하는데 그렇게 되면 상기에서 말한 외부 클럭이 내부 클럭으로 되는 과정에서 버퍼링등에 의한 딜레이 등으로 외부 클럭과 내부 클럭 자체가 동기되지 않는 현상이 발생한다.
DLL 회로는 상기와 같은 문제점을 해결하기 위해 딜레이를 회로적으로 계산해서 내부에서 별도로 외부 클럭과 정확히 동기되는 내부 클럭이 생성되도록 하는 회로이다.
이러한 DLL 회로 중 메주얼 컨트롤 DLL(Measure Controlled DLL) 방식을 보면 도 1은 메주얼 컨트롤 DLL 회로의 블럭도로, 외부에서 입력되는 외부 클럭을 입력받는 버퍼(1)와; 외부 클럭과 내부 클럭의 동기를 확립하기 위해 딜레이를 계산하는 DLL부(2)와; 상기 DLL부(2)로 입력되는 일 신호를 소정의 시간동안 딜레이 시켜 입력하는 딜레이 모니터부(3); 및 상기 DLL부(2)에서 출력된 클럭을 수신하여 최종적인 동기 확립 후 내부 클럭으로 출력하는 내부 클럭 출력부(4)를 포함하여 구성된다.
상기 DLL부(2)는 상기 버퍼(1)에서 출력된 디지탈 신호를 시간적으로 딜레이를 계산하여 출력하는 제 1 디지탈 to 타임 컨버터(21)와;
상기 버퍼(1)에서 출력된 신호와, 상기 딜레이 모니터부(3)에서 출력된 신호를 입력받아 딜레이를 시간적으로 계산하여 상기 제 1 디지탈 to 타임 컨버터(21)의 출력을 제어하는 제 2 디지탈 to 타임 컨버터(22)로 이루어진다.
그리고 상기 각 부에서 딜레이되는 시간을 도 2의 타이밍도 설명과 비교하기 위해 표기해 두었다.
상기와 같이 구성된 DLL 회로의 동작을 도 2에 첨부한 타이밍도를 참조하여 설명하면, 도 2 (가)와 같은 외부 클럭이 입력되고 이 클럭이 버퍼(1)를 통해 출력되면 버퍼(1)에서 걸리는 시간(dTrec) 만큼 지연된 클럭(도 2(나))이 DLL부(2)로 입력된다.
이때 제 1 디지탈 to 타임 컨버터(21)에 인가되는 클럭은 도 2의 (나)에 도시된 클럭(IN)으로 버퍼(1)에서 걸린 시간만 지연된 클럭이며, 제 2 디지탈 to 타임 컨버터(21)에 인가되는 클럭 중 스탑(STOP) 클럭(도 2(나))은 상기 'IN'클럭과 동일한 클럭이고, 스타트(START) 클럭은 상기 딜레이 모니터부(3)에서 걸리는 시간(dTmon)만큼 지연된 클럭(도 2(다))이 인가된다.
상기와 같이 클럭을 인가받은 제 2 디지탈 to 타임 컨버터(22)는 내부적으로 상기 디지탈 신호의 딜레이를 시간적으로 계산하여 상기 제 1 디지탈 to 타임 컨버터(21)의 출력을 제어한다.
상기 제 2 디지탈 to 타임 컨버터(22)에서 출력되는 신호(TODi)는 도 2(라)에 도시된 클럭으로 'T-dTmon'동안 지연된 클럭이다.
상기와 같은 딜레이를 거친 신호(OUT)(도 2 (마))는 DLL부(2)에서 최종적인 내부 클럭 출력부(4)로 인가되어 외부 클럭과 동기가 확립된 내부 클럭(도 2 (바))이 생성되어 출력된다.
그러나 상기와 같이 동작하는 종래 DLL 회로는 상기 딜레이를 시간적으로 계산하는 DLL부(2) 부분이 일반적으로 인버터 소자를 다수개 사용하여 구성하는데, 이러한 인버터 딜레이를 사용하게 되면 단위 인버터 딜레이 보다 작은 시간은 제어할 수가 없는 문제점이 있다.
그리고 상기와 같은 문제점을 해결하기 위해 인버터 소자를 더욱 많이 사용하게 되면 상기 문제는 해결할 수 있지만, 레이-아웃이 커지는 문제점이 발생하고 인버터를 많이 사용해야 하기 때문에 회로가 복잡해지는 문제점이 있다.
본 발명은 상기에 기술한 바와 같은 종래 문제점을 해결하기 위해, DLL 부분을 캐패시터와 전류 미러 회로를 사용하여 아날로그 방식으로 구현하여 회로를 간단화 시키면서 성능은 종래보다 향상되도록 하는 것을 목적으로 한다.
도 1은 종래 딜레이 동기 회로 블럭도.
도 2는 종래 딜레이 동기 회로의 동작 타이밍도.
도 3은 본 발명에 의한 딜레이 동기 회로도.
*도면의 주요부분에 대한 부호의 설명*
10, 20 : 차지부30 : 전류 미러부
상기와 같은 목적을 달성하기 위해 본 발명에서 구현한 회로는 외부 클럭을 입력받는 버퍼와; DLL부와; 상기 DLL부로 입력되는 일 신호를 소정의 시간 동안 딜레이 시켜 입력하는 딜레이 모니터부; 및 내부 클럭 출력부를 포함하여 구성된 반도체 딜레이 동기 회로에 있어서;
상기 딜레이 모니터부에서 출력된 클럭과, 리셋 신호를 인가받아 차지시키는 제 1 차지부와;
버퍼에서 출력된 클럭과, 리셋 신호를 인가받아 차지시키는 제 2 차지부; 및
상기 제 1 차지부와 제 2 차지부 사이에 연결된 전류 미러부를 포함하는 DLL부를 포함하여 구성되는 것을 특징으로 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의해 구현된 아날로그 방식의 DLL 회로도로, 종래 DLL부를 다음과 같이 구성하는 바, 딜레이 모니터부(3)에서 출력된 클럭과, 리셋 신호를 인가받아 차지시키는 제 1 차지부(10)와;
버퍼(1)에서 출력된 클럭과, 리셋 신호를 인가받아 차지시키는 제 2 차지부(20); 및
상기 제 1 차지부(10)와 제 2 차지부(20) 사이에 연결된 전류 미러부(30)를 포함하여 구성된다.
상기 제 1 차지부(10)는 딜레이 모니터부(3)에서 출력된 스타트 신호를 게이트단으로 인가받고, 소스단은 전원전압을 인가받는 P-모스 트랜지스터(P1)와;
리셋신호를 게이트단으로 인가받고, 소스단은 접지되며, 드레인단은 상기 P-모스 트랜지스터(P1)의 드레인단과 연결(노드 1)된 N-모스 트랜지스터(N1); 및
상기 N-모스 트랜지스터(N1)와 병렬로 연결되며, 일측이 상기 노드 1에 연결된 캐패시터(C1)를 포함하여 구성된다.
상기 제 2 차지부(20)는 버퍼(1)에서 출력된 스탑 신호를 게이트단으로 인가받고, 소스단은 전원전압을 인가받는 P-모스 트랜지스터(P2)와;
리셋신호를 게이트단으로 인가받고, 소스단은 접지되며, 드레인단은 상기 P-모스 트랜지스터(P2)의 드레인단과 연결(노드 2)된 N-모스 트랜지스터(N2); 및
상기 N-모스 트랜지스터(N2)와 병렬로 연결되며, 일측이 상기 노드 1에 연결된 캐패시터(C2)를 포함하여 구성된다.
그리고 상기 캐패시터(C2)는 상기 제 1 차지부(10)의 캐패시터(C1)와 동일한 용량 및 동일한 조건을 가진 캐패시터를 사용한다.
상기 전류 미러부(30)는 소스단은 전원전압을 인가받고 게이트단은 상호 연결된 복수의 P-모스 트랜지스터(P3, P4)와;
드레인단은 상기 각각의 P-모스 트랜지스터(P3, P4) 드레인단에 연결되고, 게이트단은 상기 제 1 차지부(10)와, 제 2 차지부(20) 각각에 연결되는 복수의 N-모스 트랜지스터(N3, N4)를 포함하여 구성된다.
그리고 DLL 회로에서 출력되는 출력신호단(OUT)은 상기 전류 미러부(30) 내의 P-모스 트랜지스터(P3)의 드레인단에 연결된다.
상기와 같이 구성된 DLL의 동작을 설명하면, 초기상태에서 리셋 신호가 '하이'로 입력되면 제 1 차지부(10) 내의 N-모스 트랜지스터(N1)는 턴-오프되고, 0V가 된다.
이후 리셋 신호는 제 1 차지부(10)와 제 2 차지부(20)가 일련의 동작을 할 동안 동작을 하지 않도록 한다.
이러한 상태에서 제 1 차지부(10)에 입력되는 스타트 신호가 '로우'로 입력되면, P-모스 트랜지스터(P1)가 턴-온되어 전류가 흐르게 되고, 이 전류는 N-모스 트랜지스터(N1)가 턴-오프된 상태이기 때문에 노드 1을 따라 캐패시터(C1)에 저장된다.
이 상태에서 스타트 신호가 '하이' 상태로 바뀌면 P-모스 트랜지스터(P1)는 오프가 되고, 이와 동시에 제 2 차지부(20)에 입력되는 스탑 신호가 '로우' 값으로 입력된다.
따라서 P-모스 트랜지스터(P2)가 턴-온되면서 전류가 흘러 노드 2를 거쳐 캐패시터(C2)에 저장된다.
물론 N-모스 트랜지스터(N2)는 리셋 신호가 '로우' 상태이기 때문에 턴-오프된 상태이다.
이와 같은 상태에서 캐패시터(C2)에 차지되는 전압이 제 1 차지부(10)의 캐패시터(C1)에 차지되어 있는 전압과 동일하게 되면 이때부터 입력되는 전류는 전류 미러부(30)를 통해 출력단자(OUT)로 출력되게 된다.
이와 같은 동작을 이용해 제 1 차지부(10)에 인가되는 스타트 신호의 동작시간을 제 1 차지부(10)의 캐패시터(C1)와 동일한 조건 및 용량을 가지는 캐패시터(C2)를 이용하여 간단하게 계산한다.
이상에서 상세히 설명한 바와 같이 본 발명은 DLL 회로에 사용되는 디지탈 컨버터를 아날로그 방식을 사용하여 구현하므로써, 외부 클럭과 내부 클럭을 동기시키기 위해 기억하는 딜레이 시간의 계산을 간단하고 정확하게 처리함과 동시에 레이-아웃을 축소시키는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.
Claims (5)
- 외부 클럭을 입력받는 버퍼와; DLL부와; 상기 DLL부로 입력되는 일 신호를 소정의 시간 동안 딜레이 시켜 입력하는 딜레이 모니터부; 및 내부 클럭 출력부를 포함하여 구성된 반도체 딜레이 동기 회로에 있어서,상기 딜레이 모니터부에서 출력된 클럭과, 리셋 신호를 인가받아 차지시키는 제 1 차지부와;버퍼에서 출력된 클럭과, 리셋 신호를 인가받아 차지시키는 제 2 차지부; 및상기 제 1 차지부와 제 2 차지부 사이에 연결된 전류 미러부를 포함하는 DLL부를 포함하여 구성되는 것을 특징으로 하는 아날로그 컨버터를 포함하는 딜레이 동기 회로(DLL).
- 청구항 1에 있어서,상기 제 1 차지부는 딜레이 모니터부에서 출력된 스타트 신호를 게이트단으로 인가받고, 소스단은 전원전압을 인가받는 제 1 모스 트랜지스터와;리셋신호를 게이트단으로 인가받고, 소스단은 접지되며, 드레인단은 상기 제 1 모스 트랜지스터의 드레인단과 연결된 제 2 모스 트랜지스터; 및상기 제 2 N-모스 트랜지스터와 병렬로 연결되며, 일측이 상기 제 1 모스 트랜지스터의 드레인단에 연결된 캐패시터를 포함하여 구성되는 것을 특징으로 하는 아날로그 컨버터를 포함하는 딜레이 동기 회로(DLL).
- 청구항 1에 있어서,상기 제 2 차지부는 버퍼에서 출력된 스탑 신호를 게이트단으로 인가받고, 소스단은 전원전압을 인가받는 제 1 모스 트랜지스터와;리셋신호를 게이트단으로 인가받고, 소스단은 접지되며, 드레인단은 상기 제 1 모스 트랜지스터의 드레인단과 연결된 제 2 모스 트랜지스터; 및상기 제 2 모스 트랜지스터와 병렬로 연결되며, 일측이 상기 제 1 모스 트랜지스터의 드레인단에 연결된 캐패시터를 포함하여 구성되는 것을 특징으로 하는 아날로그 컨버터를 포함하는 딜레이 동기 회로(DLL).
- 청구항 3에 있어서,상기 캐패시터는 상기 제 1 차지부의 캐패시터와 동일한 용량 및 동일한 조건을 가진 캐패시터를 사용하는 것을 특징으로 하는 아날로그 컨버터를 포함하는 딜레이 동기 회로(DLL).
- 청구항 1에 있어서,상기 전류 미러부는 소스단은 전원전압을 인가받고 게이트단은 상호 연결된 복수의 제 1, 제 2 모스 트랜지스터와;드레인단은 상기 각각의 제 1 및 제 2 모스 트랜지스터 드레인단에 연결되고, 게이트단은 상기 제 1 차지부와, 제 2 차지부 각각에 연결되는 복수의 제 3, 제 4 모스 트랜지스터를 포함하여 구성되는 것을 특징으로 하는 아날로그 컨버터를 포함하는 딜레이 동기 회로(DLL).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970017503A KR100220955B1 (ko) | 1997-05-07 | 1997-05-07 | 아날로그 컨버터를 포함하는 딜레이 동기 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970017503A KR100220955B1 (ko) | 1997-05-07 | 1997-05-07 | 아날로그 컨버터를 포함하는 딜레이 동기 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980082525A true KR19980082525A (ko) | 1998-12-05 |
| KR100220955B1 KR100220955B1 (ko) | 1999-09-15 |
Family
ID=19505062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970017503A KR100220955B1 (ko) | 1997-05-07 | 1997-05-07 | 아날로그 컨버터를 포함하는 딜레이 동기 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100220955B1 (ko) |
-
1997
- 1997-05-07 KR KR1019970017503A patent/KR100220955B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100220955B1 (ko) | 1999-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100398480B1 (ko) | 디엘엘 회로, 이를 사용하는 반도체 장치 및 지연 제어 방법 | |
| US4843254A (en) | Master-slave flip-flop circuit with three phase clocking | |
| KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
| JPH0375976A (ja) | 半導体集積回路装置 | |
| KR950014550B1 (ko) | 반도체집적회로 | |
| KR910006510B1 (ko) | 반도체집적회로 | |
| JPH05283984A (ja) | 単一ワイヤクロックを有する２段ｃｍｏｓラッチ回路 | |
| US5454116A (en) | Semiconductor integrated circuit with external clock signal and reduced data output delay | |
| JPH04239221A (ja) | 半導体集積回路 | |
| KR100220955B1 (ko) | 아날로그 컨버터를 포함하는 딜레이 동기 회로 | |
| US20050083106A1 (en) | Analog voltage distribution on a die using switched capacitors | |
| US6081130A (en) | Clock controlled exclusive or circuit | |
| KR100303073B1 (ko) | 동적 레지스터를 사용한 cmos 회로용 클럭 신호 발생 장치 | |
| JP2541244B2 (ja) | クロック発生回路 | |
| JP4836024B2 (ja) | ディジタル信号と逆信号との間の遅延差を最小にしてディジタル信号の逆信号を生成する回路 | |
| US10547293B1 (en) | Method and apparatus for improving accuracy of quadrature clock | |
| JPH09199999A (ja) | ディジタルｐｌｌ回路 | |
| JP2000059204A (ja) | ダイナミック型論理回路および半導体集積回路装置 | |
| KR100331263B1 (ko) | 반도체장치의 오실레이터 | |
| JPH0212412B2 (ko) | ||
| JPH04217116A (ja) | 出力回路 | |
| JP2000124785A (ja) | 半導体集積回路 | |
| JP3019761B2 (ja) | Ｃｍｏｓ集積回路 | |
| KR0144486B1 (ko) | 포스트 차지 로직에 의한 입력 버퍼 | |
| JP2644556B2 (ja) | 外部制御分周器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |