KR19980082309A - 디지털 무선 통신시스템을 위한 이중루프필터방식 위상동기루프회로 - Google Patents

Abstract

디지털 무선 통신시스템을 위한 이중루프필터방식 위상동기루프회로에 관한 것이다. 본 이중루프필터방식 위상동기루프회로는 광대역 루프를 위한 하나의 내부 챠지펌프와, 위상검출부를 가지는 위상동기루프 주파수합성기와, 상기 위상검출부의 제1 및 제2위상검출단자에 연결되며, 각 단자에서 출력되는 신호에 따라 전류량을 조절하여 협대역 루프를 형성하는 외부 챠지펌프와, 전압제어발진기와 상기 내부 및 외부 챠지펌프의 출력단 사이에 접속되는 루프필터로 구성됨을 특징으로 한다.

Description

디지털 무선 통신시스템을 위한 이중루프필터방식 위상동기루프회로

본 발명은 디지털 무선 통신 시스템에 있어서 주파수 분할 다중 액세스(Frequency Division Multiple Access: 이하 FDMA라 함.)방식에 의해 채널을 할당하고 시분할 이중화(Time Division Duplex: 이하 TDD라 함.)방식에 의해 송수신을 절환하는 시스템에 관한 것으로, 특히 이중 루프(광대역 루프 및 협대역 루프) 필터방식 위상동기루프(Phase Locked Loop: 이하 PLL이라 함.)에 관한 것이다.

무선 통신 시스템을 구현하는 데 있어 RF분야의 PLL은 매우 중요한 핵심 기술로 손꼽히고 있다. 통상적으로 PLL은 수정발진기(crystal oscillator), 디바이더(divider), 위상검출기(phase detector), 루프필터, 전압제어발진기(Voltage Control Oscillator: 이하 VCO라 함.) 등으로 구성된다. 그 동작을 설명하면, 수정발진기 및 기준 디바이더(reference divider)를 통해 분주된 신호와 루프필터, VCO 및 주디바이더(main divider)를 거쳐 다시 피드백(feed back)된 신호를 상기 위상검출기에서 비교하여 위상이 일치할 경우를 포착하고 이 포착된 상태를 VCO의 출력으로 내보낸다.

그런데 상기한 PLL의 구성 요소중 루프필터는 광대역 루프필터와 협대역 루프필터 두 개가 있다. 초기상태에서는 락-업 시간(lock-up time)이 빨라야 하기 때문에 광대역 루프필터가 유리하다. 하지만 일단 락(lock)이 걸린 후에는 협대역 루프필터를 사용하는 것이 유리하다. 왜냐하면 광대역 루프필터는 락업 시간이 빠른 장점이 있는 반면, 위상 잡음 등으로 인해 정확한 변조 특성을 기대하기 어렵기 때문이다.

도 1은 종래의 루프필터 스위칭 회로를 나타낸 것으로, 그 구체적인 구성 및 동작에 관해서는 미합중국 특허번호 제5,175,729에 개시되어 있다. 이 루프필터 스위칭 회로를 이용하여 광대역 루프필터와 협대역 루프필터 사이를 스위칭할 수 있다.

도 2는 상기 도 1의 루프필터 스위칭 회로가 적용된 PLL의 내부를 나타낸 블록도이다. 구체적으로, 위상검출부 21과 제1 및 제2 챠지 펌프 22, 23으로 이루어지는 부분은 모토롤라(MOTOROLA)사의 MC12202(Serial Input PLL Frequency Synthesizer)을 간략화 하여 도시한 것이다. 상기 제1챠지펌프(MC12202의 5번 핀: D₀) 22에는 위상 잡음이 적고 안정된 변조 특성이 요구될 경우에 적합한 협대역 루프필터를 연결하고, 상기 제2챠지펌프(MC12202의 13번 핀: BISW)에는 빠른 락-업 시간이 필요할 경우에 적합한 광대역 루프필터를 연결한다. 그러면, 도시하지 않은 LE(로드 인에이블, MC12202의 11번 핀)에 연결된 제어부(controller)의 상태가 하이 혹은 로우중 어느 것인지에 따라 두 개의 챠지 펌프 중 하나가 인에이블(인에이블)된다. 즉, LE가 하이상태에는 상기 제2챠지펌프 23이 인에이블되어 광대역 루프필터가 동작하게 되고, LE가 로우상태에서는 상기 제1챠지펌프 22가 인에이블되어 협대역 루프필터가 동작하게 된다.

상기한 구성에 따르면, 종래의 루프 스위칭은 도 1에서 보는 바와 같이 빠른 락-업 시간이 중요시 되는 초기상태에는 제어신호 D1에 의해 아날로그 게이트(analog gate), 일명 스위치 214가 온(on)되고 제어신호 D2에 의해 스위치 210이 오프(off)되어 협대역 루프필터의 캐패시터 두 개가 병렬로 연결된 형태가 되어 LPF의 역할을 할 수 없고, 광대역 루프필터는 두 개의 캐패시터 및 하나의 저항이 연결된 형태이므로 광대역 루프필터로서 동작하게 된다. 반대로, 위상 잡음이 작은 안정된 변조 특성을 필요로 할 경우에는 스위치 D1이 오프되고 스위치 D2가 온되어 상기 협대역 루프필터는 LPF로서 정상적인 동작을 하게 되고, 광대역 루프필터는 동작하지 않는다.

도 2에서 보는 바와 같이, 제2챠지펌프 23이 인에이블되면 바로 제2LPF 25에 연결되어 광대역 루프가 형성되고, 반대로 제1챠지펌프 22가 인에이블되면 제1LPF 24를 거친 후 상기 제2LPF 25를 거치므로 협대역 루프가 형성된다. 그런데, 여기서의 문제점은 두 루프 사이에 아이솔레이션(isolation)이 완전히 이루어지지 않아 상호 루프간 영향을 미친다는 점이다. 일반적으로, 두 루프의 연결 부분에 두 루프필터의 아이솔레이션용으로 저항이 첨가되는데, 이 저항의 크기가 충분히 커야 두 루프의 아이솔레이션이 잘 된다. 하지만 저항의 크기가 너무 크면 전류세기를 제한하게 되어 기본적인 루프동작에 필요한 전류 공급이 이루어지지 않을 뿐만 아니라 필터 특성에도 문제가 생기게 된다. 그래서 실험을 통해 가장 적절한 저항값을 선택하게 된다. 그러나 최적의 저항값을 정한다고는 하지만 완전한 아이솔레이션이 이루어지기에는 한계가 있었으며, 외부에서 챠지펌프를 연결하여 임의로 전류의 양을 제어함으로써 루프 이득을 조정하게 하여 기존의 방식을 보완하기도 하였으나 디지털화한 RF의 데이터 패턴(pattern)에 따른 VCO변조방식 특성의 저하를 방지하기에는 단순한 제어방식으로는 타임슬롯(time slot)에 따른 엔벌롭(envelop) 성분들이 형성하는 저주파 특성을 극복하기 힘들다.

따라서 본 발명의 목적은 디지털 무선 통신시스템을 위한 이중루프필터방식 위상동기루프회로를 두 루프 사이에 상호 영향을 미치지 않도록 설계하는 데 있다.

본 발명의 다른 목적은 디지털 무선 통신시스템에서 임의의 데이터 패턴에 대하여 안정된 변조 특성을 가져 통화 품질을 높이도록 협대역 루프와 광대역 루프의 스위칭 시간을 적절히 제어하는 위상동기루프회로를 제공함에 있다.

상기한 목적을 달성하기 위한 본 이중루프필터방식 위상동기루프회로는 광대역 루프를 위한 하나의 내부 챠지펌프와, 위상검출부를 가지는 위상동기루프 주파수합성기와, 상기 위상검출부의 제1 및 제2위상검출단자에 연결되며, 각 단자에서 출력되는 신호에 따라 전류량을 조절하여 협대역 루프를 형성하는 외부 챠지펌프와, 전압제어발진기와 상기 내부 및 외부 챠지펌프의 출력단 사이에 접속되는 루프필터로 구성됨을 특징으로 한다.

도 1은 종래의 루프필터 스위칭회로를 나타낸 도면

도 2는 종래의 루프필터 스위칭회로가 적용된 위상동기루프의 내부 구성을 나타낸 블록도

도 3은 본 발명의 실시 예에 따른 이중 루프회로의 구체적인 구성도

도 4는 도 3의 이중 루프회로가 적용된 위상동기루프의 내부 구성을 나타낸 블록도

도 5는 핸드ㅅ 출중계-호 모드(outgoing-call mode)시의 제어 타이밍도

도 6은 기지국 출중계-호 모드시의 제어 타이밍도

이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기 설명에서는 구체적인 회로의 구성 소자 등과 같은 많은 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도 3은 본 발명의 실시 예에 따른 이중 루프회로의 구체적인 구성을 나타낸 도면이고, 도 4는 도 3의 이중 루프회로가 적용된 위상동기루프의 내부 구성을 나타낸 블록도이다.

구체적으로, 하나의 내부 챠지펌프 23B, 위상검출부 21, 제1 및 제2위상검출단자R 및P을 가지는 직렬 입력 위상동기루프 주파수합성기 100과, 상기 제1 혹은 제2위상검출단자R 및P에 각각 연결되는 제1 및 제2저항 R1, R2, 각각 베이스가 상기 제1 혹은 제2저항 R1, R2에 연결되어 베이스 및 콜렉터 전류가 각각 상기 제1 혹은 제2저항 R1, R2의 크기(실제로 제작할 때 사용하는 저항의 크기)에 종속되는 제1 및 제2트랜지스터 Q1, Q2, 상기 제1 및 제2트랜지스터 Q1, Q2의 콜렉터와 상기 내부 챠지펌프 23B 사이에 각각 접속된 제1 및 제2루프 저항 R3, R4, 상기 제2트랜지스터 Q2의 베이스와 접지 사이에 접속된 캐패시터 C를 가지는 외부 챠지펌프 22A와, 저역통과필터로서 위상동기루프의 동기 특성이나 응답 특성을 결정하며, 상기 전압제어발진기 26과 상기 내부 및 외부 챠지펌프 22A, 22B의 출력단 사이에 접속되는 광대역 루프필터 60으로 구성된다. 도시하지는 않았으나 상기 전압제어발진기 26의 출력은 위상검출부 21로 제공된다.

전술한 도 2와 비교해 보면, 광대역 루프와 연결되는 BISW 핀은 그대로 두지만, 협대역 루프와 연결되는 D₀핀은R 및P핀으로 대체하고 그 출력에 바이폴라(bipolar) 트랜지스터 Q1, Q2를 연결하여 구성한다. 또한 협대역 루프로 상기R 및P핀에 각각 연결된 저항 R1, R2를 조정하여 위상검출부 21의 출력 전류량을 감소시킨다. 그리고 이것과 연결된 두 트랜지스터 Q1, Q2의 베이스(base)와 콜렉터(collector)를 통해 상기 광대역 루프필터에 인가되는 전류량도 감소시켜 루프의 전체 이득을 줄여줌으로써 협대역 루프필터의 역할을 하도록 한다.

도 5는 핸드ㅅ 출중계-호 모드(outgoing-call mode)시의 제어 타이밍도이다. (5a)는 주파수합성기 인에이블신호 SYN/LE를 나타낸 파형이다. 도시된 참조부호 t1은 락(lock) 검출 체크 시점이다. (5b)는 송신제어신호가 10ms의 송신시간과 4ms의 수신시간을 가지는 형태를 나타낸 파형이다. 이때 핸드셋은 TDD방식의 신호계층중 MUX3를 사용한다. (5c)는 TDD방식의 신호계층중 MUX2를 사용한 채널표시(channel marker)신호의 파형이다. 구체적으로, 단말기가 기지국으로부터 호출신호를 받았을 때 MUX2의 동기채널에서 채널표시신호를 검출한 후 하이상태에서 로우상태로 전환되면서 단말기가 MUX2로 송신함을 의미하는 신호이다. 도시된 참조부호 t5는 기지국에서 보내는 동기 단어(synchronisation word)를 검출하는 시점을 가리키는데, 이는 채널표시신호를 검출함과 동시에 프레임동기가 이루어짐을 의미한다.

도 6은 기지국 출중계-호 모드시의 제어 타이밍도이다. (6a)는 TDD방식의 신호계층중 MUX2를 사용한 채널표시신호의 파형이다. 도시된 참조부호 t3은 유효 데이터의 풀 패킷 끝(end of full packet)을 나타낸다. (6b)는 주파수합성기 인에이블신호 SYN/LE를 나타낸 파형이다. 상기 파형이 하이상태일 때 광대역 루프가 형성되고 로우상태일 때 협대역 루프가 형성된다. 결국 상기 주파수합성기 인에이블신호 SYN/LE는 광대역과 협대역을 스위칭하는 역할을 한다. 도시된 참조부호 t4는 락 검출 체크 시점이다. 상기 주파수합성기 인에이블신호 SYN/LE가 초기 파워 온 또는 채널 스캐닝 모드에서 하이상태일 경우, 즉 광대역 루프일 경우에는 무의미하므로 락 검출 체크를 하지 않다가 상기 주파수합성기 인에이블신호 SYN/LE가 로우상태로 되어 협대역 루프가 형성되면 20ms후에 락 검출 체크를 한다. 왜냐하면 주파수합성기 인에이블신호 SYN/LE가 로우상태일 경우 협대역 루프에서 안정된 변조 특성으로 통신을 할 수 있기 때문이다. 다시 말해서, 변조 특성이 좋은 협대역 루프를 형성할 때 MUX3, MUX2, MUX1의 신호 패턴이 송신되도록 한다. (6c)는 송신제어신호를 나타낸 파형이다. 이때 기지국(base station)는 TDD방식의 신호계층중 MUX2를 사용한다.

상기한 구성에 의거 본 발명의 실시 예를 구체적으로 설명하면 다음과 같다.

채널을 잡기 위한 초기상태에서는 광대역 루프가 구성되어 고속 락-업(fast lock-up)이 된다. 하지만 실제 데이터가 인가되는 정상(steady) 상태에서는 낮은 데이터율(rate)에 대한 충실한 변조 특성을 위해 외부 챠지펌프 역할을 하는 바이폴라 트랜지스터회로를 구성하여 위상검출부 21의 출력 전류량을 제어함으로써 루프 대역폭을 감소시켜 협대역 루프가 구현되는 효과를 얻는다.

도 3에서 PLL IC 100의 단자 ψR, ψP은 위상 검출부 21의 출력 핀과 연결된 저항 R1, R2의 값에 의해 트랜지스터의 베이스 전류를 조절하게 되고, 이것에 의해 콜렉터 전류도 조절할 수 있게 된다. 즉, 상기 저항 R1, R2에 의해 베이스 전류 및 콜렉터 전류가 작아지고, 이와 연결된 루프전류 또한 작아져서 루프 이득(gain)이줄어들고 루프 대역폭도 작아져서 협대역 루프가 형성된 것과 같은 효과가 있다.

도 3에 나타난 트랜지스터 Q1, Q2와 주변 저항 R3, R4, R5 및 캐패시터 C는 외부 챠지펌프로 작용한 것이다. 이러한 동작은 ψR과 ψP의 값에 따른 트랜지스터의 출력값에 의해 좌우되기 때문에 광대역 루프와 협대역 루프간의 상호 간섭을 해결할 수 있다. 뿐만 아니라. 저항값을 적절히 조절함으로서 원하는 만큼의 루프전류를 생성시킬 수 있고 그에 따라 루프 대역폭도 원하는 정도로 만들 수 있는 장점이 있다.

본 회로를 실제로 CT2에 적용한 경우를 예로 들어 설명하면, 상기 두 저항 R1, R2의 값을 6.8kΩ으로 하여 정상 상태에서 상기 CT2의 TDD주파수인 500Hz보다 약 10배 정도 낮은 50Hz정도로 루프 대역폭을 설정한다. 그 이유는 변조 특성이 루프 대역폭에 영향을 받으므로 낮은 데이터율에 대해서도 충실한 변조 특성을 얻기 위해서는 루프 대역폭을 최저 데이터율 보다 5∼10배 정도 충분히 낮게 설계해야 하기 때문이다. 그러므로 바이폴라 트랜지스터 Q1, Q2를 포함한 외부 챠지 펌프 22A를 구성한후, 두 저항 R1, R2의 값을 조정하여 광대역 루프필터에 인가되는 전류의 양을 감소시켜 루프의 전체 이득을 줄여줌으로써 초기 과도전류상태에서 고속 락-업시킨 다음 실제 데이터가 인가되는 정상상태에서는 약 50Hz정도의 협대역 루프가 형성되도록 한다.

또한 채널 분할방식이 FDMA이고, 송수신 절환방식이 TDD인 CT2는 2msec의 타임 슬롯동안 송신과 수신을 50%씩 반복하면서 TDD에 따른 신호계층(MUX1, MUX2, MUX3)에서 나타나는 다양한 데이터 패턴을 가진다. 이러한 CT2의 RF부분에 포함되는 VCO는 국부발진기로서 저가, 소형 및 저전력을 실현하기 위해 송수신 믹서 양단에 시간분할로 공동으로 사용된다. 그러므로 VCO에서는 TDD에 따른 신호계층에서 나타나는 다양한 데이터 패턴중에서 아주 낮은 데이터율의 불요 변조 특성을 가지게 된다. 한 예로, 여러 신호계층 중에서 도 5A에 나타난 바와 같이 핸드셋 출중계호 모드에서 초기 링트 설정을 위해 핸드 쉐이크(handshake) 정보를 포함한 MUX3 송신제어를 하는 경우 송신시간(Tx) 10ms이고 수신시간(Rx)이 4ms이므로 송수신 주기가 14ms라고 할 수 있는데, 이 시간은 주파수로 환산할 경우 매우 낮은 주파수 약71.4Hz이다. 이처럼 낮은 주파수는 광대역 루프를 사용할 경우 위상 잡음이 커서 변조 특성이 저하되므로 루프전류를 감소시켜 도 5의 (5b) 및 도 6의 (6b)과 같은 로드 인에이블 타이밍(load enable timing)으로 협대역 루프가 형성되도록 하여 낮은 주파수에 대한 변조 특성을 향상시키는 것이다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐 만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같은 본 발명은 PLL의 광대역 루프와 협대역 루프간의 상호 루프 간섭을 제거하여 두 루프의 스위칭을 원할히 할 수 있을 뿐만 아니라, CT2와 같이 디지털화된 무선시스템에서 흔히 발생할 수 있는 낮은 데이터율에서의 변조 특성 저하를 보상할 수 있는 효과가 있다. 또한 데이터율이 다양한 데이터 패턴에서 로드 인에이블 타이밍에 따라 자동으로 광대역 루프 혹은 협대역 루프가 선택되어 동작하게 함으로써 낮은 데이터율에서의 변조 특성이 개선되고 편리한 장점이 있다.

Claims (6)

1. 디지털 무선 통신시스템의 이중루프필터방식 위상동기루프 회로에 있어서,

   광대역 루프를 위한 하나의 내부 챠지펌프와, 위상검출부를 가지는 위상동기루프 주파수합성기와,

   상기 위상검출부의 제1 및 제2위상검출단자에 연결되며, 각 단자에서 출력되는 신호에 따라 전류량을 조절하여 협대역 루프를 형성하는 외부 챠지펌프와,

   전압제어발진기와 상기 내부 및 외부 챠지펌프의 출력단 사이에 접속되는 루프필터로 구성됨을 특징으로 하는 회로.
2. 제1항에 있어서, 상기 외부 챠지펌프는,

   상기 제1 혹은 제2출력단에 각각 연결되는 제1 및 제2저항, 각각 베이스가 상기 제1 혹은 제2저항에 연결되어 베이스 및 콜렉터 전류가 각각 상기 제1 혹은 제2저항의 크기에 종속되는 제1 및 제2트랜지스터, 상기 제1 및 제2트랜지스터의 콜렉터와 상기 내부 챠지펌프 사이에 각각 접속된 제1 및 제2루프 저항, 상기 제2트랜지스터의 베이스와 접지 사이에 접속된 캐패시터로 구성됨을 특징으로 하는 회로.
3. 제2항에 있어서,

   상기 제1 및 제2저항은 상기 위상검출부의 출력 전류량을 감소시키고 상기 제1 및 제2트랜지스터의 베이스와 콜렉터를 통해 상기 루프필터에 인가되는 전류량을 감소시켜 루프의 전체 이득을 줄여 줄 만큼의 크기를 가짐을 특징으로 하는 회로.
4. 제1항에 있어서, 상기 위상동기루프 주파수합성기는,

   로드 인에이블단자로 광대역과 협대역을 스위칭하는 주파수합성기 인에이블신호를 입력함을 특징으로 하는 회로.
5. 제4항에 있어서,

   기지국 출중계-호 모드일 때, 상기 주파수합성기 인에이블신호가 제1상태에서 제2상태로 천이하여 협대역 루프가 생성되면 소정 시간이 경과한 다음 락을 체크한후 소정의 신호를 송신함을 특징으로 하는 회로.
6. 제4항에 있어서, 송신하는 신호는 시분할이중화 방식의 신호계층임을 특징으로 하는 회로.