KR19980073438A - 반도체 장치의 세정 방법 - Google Patents

반도체 장치의 세정 방법 Download PDF

Info

Publication number
KR19980073438A
KR19980073438A KR1019970008709A KR19970008709A KR19980073438A KR 19980073438 A KR19980073438 A KR 19980073438A KR 1019970008709 A KR1019970008709 A KR 1019970008709A KR 19970008709 A KR19970008709 A KR 19970008709A KR 19980073438 A KR19980073438 A KR 19980073438A
Authority
KR
South Korea
Prior art keywords
material layer
gas
photoresist pattern
dry etching
chamber
Prior art date
Application number
KR1019970008709A
Other languages
English (en)
Inventor
김일구
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019970008709A priority Critical patent/KR19980073438A/ko
Publication of KR19980073438A publication Critical patent/KR19980073438A/ko

Links

Abstract

반도체 장치의 세정 방법에 관하여 개시한다. 본 발명은 반도체 기판 상에 물질막 패턴을 형성하기 위해서 건식 식각 단계를 수행하고 인 시튜(in situ)로 건식 식각 단계에서 마스크로 사용된 포토레지스트 패턴과 건식 식각 단계에서 발생하는 부산물 폴리머(byproduct polymer) 및 오염 물질을 동시에 제거한다.

Description

반도체 장치의 세정 방법
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 반도체 장치의 세정방법에 관한 것이다.
반도체 장치의 제조 공정 중 식각 공정(etching process)을 수행하는 단계에서 부산물 폴리머(byproduct polymer)가 형성되어 반도체 기판 상의 패턴 표면이나 혹은 식각 공정을 진행하는 챔버(chamber)의 내벽면에 흡착된다. 이러한 부산물 폴리머는 식각 공정 후 별도의 챔버로 상기 반도체 기판을 옮겨 애슁(ashing) 방법이나 세정액을 사용하여 습식 제거(wet strip) 방법으로 제거된다.
상기 식각 공정에서 형성되는 부산물 폴리머 중에는 식각 공정 챔버(etching process chamber)내에서 상온(room temperature)의 대기 중에 노출되면 경화되는 하드 폴리머(hard polymer)가 포함된다. 상기 하드 폴리머는 애슁에 의해 완전 제거되지 않고 탄소 화합물을 잔류시킬 수 있다. 또한 상기 하드 폴리머는 액상 화학 물질에 의한 습식 세정 공정을 통해서 일부 제거가 가능하다. 그러나 상기 하드 폴리머의 화학적 특성이 다양하므로 그에 따라 사용하는 액상 화학 물질이 달라져야하는 문제점이 있다. 또한 상기 하드 폴리머를 제거하기 위해서 과도한 습식 세정을 수행하면 하부 물질막의 손상이 초래된다.
본 발명의 목적은 식각 공정 시 발생하는 부산물 폴리머를 용이하게 제거할 수 있고 하부 물질막의 손실을 최소화하며 동시에 챔버의 내벽면의 청정도를 유지하는 세정 방법을 제공하는 데 있다. 또한 습식 세정 공정을 수행하지 않는 간단한 세정 방법을 제공하는 데 있다.
도 1 내지 도 4는 본 발명의 반도체 장치의 세정 방법을 설명하기 위해서 도시한 도면들이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 반도체 기판 상에 하부 물질막과 상부 물질막, 포토레지스트 패턴을 순차적으로 형성하고 상기 포토레지스트 패턴을 마스크로 상기 물질막의 소정의 영역을 건식 식각 한다. 이후 상기 건식 식각 단계와 인 시튜(in situ)로 상기 건식 식각 단계에서 발생하는 부산물 폴리머(byproduct polymer)와 오염 물질을 포함하는 식각 잔류물과 상기 포토레지스트 패턴을 동시에 제거한다.
상기 포토레지스트 패턴과 상기 식각 잔류물을 제거하는 단계는, 상기 반도체 기판을 지지하는 전극에 0 W 내지 100 W 의 전력을 인가하는 제1단계와 이후에 상기 반도체 기판을 지지하는 전극에 100 W 내지 500 W 의 전력을 인가하는 제2단계로 수행된다.
상기 제2단계를 수행한 결과물의 표면 청정도를 더 높이기 위해서 상기 반도체 기판을 지지하는 전극에 0 W 내지 100 W 의 전력을 인가하는 제3단계를 더 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 반도체 장치의 세정 방법을 상세히 설명한다.
도 1 내지 도 4는 본 발명의 반도체 장치의 세정 방법을 설명하기 위해서 도시한 도면들이다.
도 1은 반도체 기판(100) 상에 포토레지스트 패턴(130)을 형성하는 것을 나타낸다.
구체적으로, 반도체 기판(100) 상에 하부 물질막(110)과 상부 물질막(120)을 순차적으로 형성한다. 상기 상부 물질막(120) 상에 포토리소그래피(photo-lithography)로 포토레지스트(photo-resist) 패턴(130)을 형성한다. 상기 상부 물질막(120)에 콘택 패턴(contact pattern)을 형성할 경우에, 상기 상부 물질막(120)은 절연물, 예컨대 산화 실리콘(SiO2), 질화물(SiN) 등으로 구성된다. 상기 상부 물질막(120)에 라인과 스페이스 패턴(line space pattern)을 형성할 경우에는, 상부 물질막(120)은 절연물질이나 도전물질의 어느 물질로도 구성될 수 있다. 상기 하부 물질막(110)은 손실이 최소화되어야 할 층간 물질막이다. 상기 상부 물질막(120)에 콘택 패턴을 형성할 경우에, 상기 하부 물질막(110)은 활성 영역이나 게이트 영역과 같은 패턴 영역이 될 수 있는 도전물질로 형성된다. 상기 상부 물질막(120)에 라인과 스페이스를 형성할 경우에는 상기 하부 물질막(110)은 산화 실리콘과 같은 절연물일 수 있다.
도 2는 상기 상부 물질막(120)에 물질막 패턴(121)을 형성하는 단계를 설명하기 위해서 도시한 단면도이다.
구체적으로, 상기 포토레지스트 패턴(130)을 마스크로 상기 상부 물질막(120)의 소정의 영역을 식각한다. 상기 식각하는 방법은 건식 식각 공정, 예컨대 플라즈마 발생 장치를 이용한 건식 식각 공정이 바람직하다. 이때, 상부 물질막(120)을 구성하는 물질에 따라 적절한 화학 물질을 반응 가스로 사용한다. 예컨대, 상기 상부 물질막(120)이 산화 실리콘인 경우에는 CF4가스, C2F4가스, C3F8가스, C4F8가스 등의 불화 탄소(carbon fluoride)류의 가스 또는 CHF3가스, CH2F2가스, CH3F 가스 등의 수불화 탄소(carbon hydro fluoride)류 가스나 CH4등의 수화 탄소(carbon hydride)류 가스를 반응 가스로 사용한다. 상기 상부 물질막(120)이 다결정질 실리콘(polysilicon)인 경우에는 Cl2가스, CF4가스, HBr 가스 등을 포함하는 가스를 반응 가스로 사용한다.
상기 건식 식각 공정이 수행되는 도중에 상기 반응 가스의 플라즈마에 의해서 상기 포토레지스트 패턴(130)은 대미지(damage)를 받게 된다. 따라서 상기 포토레지스트 패턴에 대미지층(131)이 형성된다. 상기 대미지층(131)은 심한 대미지에 의해서 경화되기 때문에 통상의 애슁(ashing)에 의한 제거가 용이하지 않는 문제점이 있다. 또한 상기 상부 물질막 패턴(121)의 측면 표면과 식각 공정에 의해 노출되는 상기 하부 물질막(110)의 표면에는 상기 건식 식각 공정 도중에 발생하는 식각 잔류물(140)이 흡착될 수 있다. 상기 식각 잔류물(140)은 상기 식각 공정 중 흡착되는 래디컬(radical;도시되지 않음)과 같은 오염 물질과 식각 공정 중에 생성되는 부산물 폴리머(byproduct polymer) 등을 총칭한다. 상기 폴리머는 식각 공정에 사용한 반응 가스와 식각되는 물질의 화합물로 다양한 화학적 특성을 나타낸다. 상기 폴리머는 이후의 통상의 세정 공정에서 용이하게 제거될 수 있는 소프트 폴리머(soft polymer;도시되지 않음)와 용이하게 제거되지 않는 하드 폴리머(hard polymer;도시되지 않음)로 구분될 수 있다. 상기 하드 폴리머는 화학적으로 반응성이 낮아 습식 세정으로도 용이하게 제거되지 않는다. 상기 반응 래디컬(radical;도시되지 않음), 예컨대 잔류 F*, Cl* 등이 상기 하부 물질막(140) 표면과 상기 상부 물질막 패턴(121)의 표면에 흡착되어 불순물을 형성한다. 또한 이러한 식각 잔류물(140)은 챔버의 내벽면(도시되지 않음)에 흡착되어 챔버를 오염시킨다.
도 3은 상기 포토레지스트 패턴(130)과 상기 식각 잔류물(140)을 제거하는 단계를 설명하고자 도시한 단면도이다.
구체적으로, 상기 상부 물질막 패턴(121)을 형성하는 식각 공정 이후에 인 시튜(in situ)로 상기 포토레지스트 패턴(130)과 상기 식각 잔류물(140)을 동시에 제거한다. 종래의 기술에서는 상기 포토레지스트 패턴(130)을 제거한 이후에 상기 식각 잔류물(140)을 습식 세정 방법 등으로 제거하였다. 반면에, 본 발명은 상기 포토레지스트 패턴(130)과 상기 식각 잔류물(140)을 동일한 챔버내에서 동시에 제거하므로 공정 단계를 줄일 수 있다. 또한 건식 세정 방법을 적용하기 때문에 상기 식각 잔류물(140)과 상기 포토레지스트 패턴(130)을 제거함과 동시에 챔버 내벽면과 전극 등의 챔버 내에 설치된 부품(도시하지 않음)들에 흡착된 식각 잔류물(140)도 세정하여 챔버를 청결하게 유지할 수 있다. 따라서 종래의 챔버를 세정하는 공정을 생략할 수 있다. 또한 상기 잔류 식각물(140)의 제거는 이전의 건식 식각 공정의 챔버에서 분위기를 제어하여 수행할 수 있다. 이 때 O2가스, O2가스, N2가스 또는 그 혼합 가스, O3가스를 포함하는 반응 가스를 분위기로 사용한다.
도 4는 상기 식각 잔류물(140)을 제거하는 단계를 설명하기 위해서 세정 장치를 도시한 개략도이다.
본 발명에서 사용되는 세정 장치는 플라즈마 발생원(150)과 상부에 하부 물질막(110)과 물질막 패턴(121)이 형성된 반도체 기판(101)과 상기 반도체 기판(101)이 놓여지는 전극(160)을 포함한다. 본 실시예에서 바람직하게는 HDP(High Density Plasma) 장치를 사용한다.
상기 식각 잔류물(140)을 제거하는 단계는 다음과 같은 세부 단계를 통해서 이루어진다. 먼저, 상기 전극(160)에 0 W 내지 100 W의 전력을 인가하는 제1단계를 수행한다. 이 때 하부 물질막의 손실없이 상기 식각 잔류물(140) 중 흡착된 래디컬이나 소프트 폴리머와 같은 연성의 특성을 가지는 물질이 제거된다. 동시에 상기 포토레지스트 패턴(131)의 대미지층(131)의 경성 물질(hard material)을 제외한 연성의 특성을 가지는 상기 포토레지스트 패턴의 일부가 제거된다. 이 때 O2가스, O2가스, N2가스 또는 그 혼합 가스, O3가스를 포함하는 반응 가스를 분위기로 사용한다. 상기 HDP 장치의 플라즈마 발생원에는 높은 전력이 인가되지만, 상기 반도체 기판(100)이 놓여지는 전극에는 낮은 전력, 예컨대 0 W 내지 100 W 의 전력을 인가하는 것이 바람직하다. 더 바람직하게는 0 W 에 인접하는 전력을 인가하는 것이 상기 하부 물질막(110)의 손실을 최소화할 수 있다. 그 이유는 다운 스트림 플라즈마(down stream plasma)를 형성하기 때문에 챔버에 잔류하는 상기 식각 공정에서의 분위기인 잔류 가스와 챔버 분위기의 영향을 덜 받기 때문이다. 이때, RIE(Reactive Ion Etcher) 등과 같은 플라즈마 발생원을 채용할 수도 있다. 이 경우에는 상기 전극(160)에만 낮은 전력을 인가하여 상기 식각 잔류물(140)과 상기 포토레지스트 패턴(130)의 일부를 제거한다.
이후, 상기 전극(160)에 100 W 내지 500 W 의 전력을 인가하는 제2단계를 수행한다. 높은 전력에 의한 이온 스퍼터링 효과(ion sputtering effect)에 의해서 짧은 시간 동안에 상기 식각 잔류물(140)의 하드 폴리머와 상기 포토레지스트 패턴(130)의 데미지층(131)에서의 경화된 경성 물질이 제거된다. 상기 하드 폴리머와 경성 물질을 제거하는 능력과 플라즈마에 의한 하부 물질막(110)의 손상을 고려하여 비교적 낮은 전력을 짧은 시간 동안 인가하는 것이 바람직하다.
이상 상술한 방법으로 상기 건식 식각 공정과 인 시튜(in-situ)로 포토레지스트 패턴(130)과 상기 폴리머와 그 외 흡착된 래디컬을 포함하는 식각 잔류물(140)을 동시에 제거할 수 있어 그 공정이 간단해진다. 또한 다단계로 상기 전극(160)에 전력을 인가하는 방법으로 상기 하부 물질막(110)의 손실을 줄이는 동시에 상기 하드 폴리머와 경성 물질을 용이하게 제거할 수 있다. 또한 챔버의 청정도도 유지될 수 있다.
상기 제2단계 이후에, 상기 전극(160)에 0 W 내지 100 W 의 전력을 인가하는 제3단계를 더 포함할 수 있다. 상기 제3단계는 상기 제2단계를 수행한 후에 잔류할 수 있는 상기 식각 잔류물(140)의 일부 등을 더 제거하는 목적으로 수행한다. 이와 같이 상기 하부 물질막(110)의 노출되는 표면과 상기 상부 물질막(130)의 표면의 청정도를 더 높일 수 있다. 이때, 공정 챔버의 기압은 높게 유지하는 것이 바람직하다.
이상 상술한 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명의 반도체 장치의 제조 방법은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 바와 같이 건식 식각 공정과 인 시튜(in-situ)로 포토레지스트 패턴과 상기 폴리머와 그 외 흡착된 래디컬을 포함하는 식각 잔류물을 동시에 제거할 수 있어 그 공정이 간단해진다. 또한 다단계로 반도체 기판이 놓여지는 전극에 전력을 인가하는 방법으로 하부 물질막의 손실을 줄이는 동시에 하드 폴리머와 경성 물질을 용이하게 제거할 수 있다. 또한 챔버의 청정도도 유지될 수 있다.

Claims (1)

  1. 반도체 기판 상에 하부 물질막을 형성하는 단계;
    상기 하부 물질막 상에 상부 물질막을 형성하는 단계;
    상기 상부 물질막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로 상기 상부 물질막의 소정의 영역을 건식 식각하여 물질막 패턴을 형성하는 단계; 및
    상기 건식 식각 단계에서 발생하는 부산물 폴리머(byproduct polymer) 및 오염 물질을 포함하는 식각 잔류물과 상기 포토레지스트 패턴을 동시에 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 세정 방법.
KR1019970008709A 1997-03-14 1997-03-14 반도체 장치의 세정 방법 KR19980073438A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970008709A KR19980073438A (ko) 1997-03-14 1997-03-14 반도체 장치의 세정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970008709A KR19980073438A (ko) 1997-03-14 1997-03-14 반도체 장치의 세정 방법

Publications (1)

Publication Number Publication Date
KR19980073438A true KR19980073438A (ko) 1998-11-05

Family

ID=65985356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970008709A KR19980073438A (ko) 1997-03-14 1997-03-14 반도체 장치의 세정 방법

Country Status (1)

Country Link
KR (1) KR19980073438A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399925B1 (ko) * 2000-12-27 2003-09-29 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399925B1 (ko) * 2000-12-27 2003-09-29 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
US20050106888A1 (en) Method of in-situ damage removal - post O2 dry process
KR101292025B1 (ko) 강하고 얕은 트렌치 절연 구조들 및 얕은 트렌치 절연구조물들을 형성하는 방법
JP2008060383A (ja) 半導体装置の製造方法
US20050124160A1 (en) Novel multi-gate formation procedure for gate oxide quality improvement
KR100377174B1 (ko) 캐패시터의 제조 방법
KR19980073438A (ko) 반도체 장치의 세정 방법
KR0127690B1 (ko) 반도체 소자의 트렌치 세정 방법
KR100342393B1 (ko) 반도체 소자의 감광막 제거 방법
KR100680944B1 (ko) 반도체 소자의 제조방법
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
JP2005136097A (ja) 半導体装置の製造方法
JP2003298049A (ja) 半導体装置の製造方法
KR100332647B1 (ko) 반도체소자의콘택홀형성방법
US20230041544A1 (en) Semiconductor structure and forming method thereof
KR100301250B1 (ko) 반도체 소자의 소자분리막 형성 방법
US6403489B1 (en) Method for removing polymer stacked on a lower electrode within an etching reaction chamber
KR0147417B1 (ko) 반도체 소자의 식각 피해영역 제거방법
KR100498590B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR0168208B1 (ko) 다중합체 제거방법
KR100474863B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100688777B1 (ko) 반도체 소자의 제조 방법
KR100237020B1 (ko) 반도체 소자의 금속층 형성 방법
KR100688778B1 (ko) 반도체 소자의 제조 방법
KR100195245B1 (ko) 반도체 장치의 콘택홀 형성방법
KR930000875B1 (ko) 드라이 에치를 이용한 질화막 제거방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination