KR19980069913A - 과충전으로부터 전지셀을 보호하기 위한 장치 및 그의 방법 - Google Patents

과충전으로부터 전지셀을 보호하기 위한 장치 및 그의 방법 Download PDF

Info

Publication number
KR19980069913A
KR19980069913A KR1019970043180A KR19970043180A KR19980069913A KR 19980069913 A KR19980069913 A KR 19980069913A KR 1019970043180 A KR1019970043180 A KR 1019970043180A KR 19970043180 A KR19970043180 A KR 19970043180A KR 19980069913 A KR19980069913 A KR 19980069913A
Authority
KR
South Korea
Prior art keywords
cell
terminal
circuit
output
mosfet
Prior art date
Application number
KR1019970043180A
Other languages
English (en)
Other versions
KR100293742B1 (ko
Inventor
스미스그레고리제이
Original Assignee
클라크３세존엠
내셔널세미컨덕터코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라크３세존엠, 내셔널세미컨덕터코오포레이션 filed Critical 클라크３세존엠
Publication of KR19980069913A publication Critical patent/KR19980069913A/ko
Application granted granted Critical
Publication of KR100293742B1 publication Critical patent/KR100293742B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/46—Accumulators structurally combined with charging apparatus
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S320/00—Electricity: battery or capacitor charging or discharging
    • Y10S320/13—Fault detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

본 발명의 과충전으로부터 하나이상의 전지셀을 보호하는 방법 및 장치는 하나이상의 MOSFET 스위치 및 퓨즈 또는 회로 브레이커와 같은 별도의 페일-세이프 (fail-safe) 부재의 결합을 이용한다. 하나이상의 MOSFET 스위치의 불량이 발생하였는지의 여부를 판단하기 위하여 상기 하나이상의 전지셀을 가로지르는 퍼텐셜이 모니터되며, 그러한 불량의 판단에 응답하여, 퓨즈와 같은 별도의 부재가 회로를 개방시켜 상기 적어도 하나이상의 전지셀을 충전회로로부터 단로시킨다.

Description

과충전으로부터 전지셀을 보호하기 위한 장치 및 그의 방법
본 발명은 일반적으로 전지셀 충전하는 것에 관한 것으로, 특히 과충전으로부터 전지셀을 보호하기 위한 장치 및 그의 방법에 관한 것이다.
리듐 및 리듐이온 2차 (재충전) 전지 셀은 셀의 동작특성의 열화를 방지하고 셀 케이스의 파열 가능성과 셀 전극의 잠재적인 연소를 방지하기 위하여 긴 과충전으로부터 보호할 필요하다. 일반적으로, 소정 전압범위내에서 셀을 충전하는 것을 종결하지 않는 충전기로부터 셀들을 단락하기 위하여 셀의 전류경로와 직렬인 파워 MOSFET (metal-oxide-silicon field effect transistor) 스위치가 사용되고 있다. 통상, 그러한 MOSFET 스위치는 셀들을 수용하는 전지 팩의 내부에 있는 보호회로에 의해 구동되며, 그 보호회로는 과충전 상태에 대한 개별 셀 전압을 모니터한다.
만약 MOSFET 스위치가 과충전의 개시시에 회로를 확실하게 개방할 수 있도록 제공되면, 셀이 보호된다. 그러나, 그러한 MOSFET 스위치가 회로를 개방시킬 수 없어 과충전되는데는 최소한 2가지 이상의 이유가 있다. 첫번째로, 만약 충전기가 전지 팩에 제공되어, 충전기가 MOSFET (BVdss) 의 드레인과 소오스간의 파괴전압을 초과하는 전압을 제공하게 되면, MOSFET 가 파괴되어, 회로를 개방시킬 수 없게 됨으로써, 셀들이 위험하게 과충전되게 될 것이다. 두번째는, (적당한 정격의 MOSFET 에 대해서도) 드레인과 소오스간의 유한 퍼텐셜이 회로를 단락시켜 고전류 과도부하 (transient loads) 가 뒤따르게 된다. 예를들어, 그러한 과도는 초기에 반응성 부하가 셀에 의해 전원인가될 때 발생하는 정상적인 서지 전류일 수도 있다. 그러한 것이 드물게 발생하더라도, 정격 컴플라이언스 전압을 벗어난 전압을 제공하는 충전기로부터 셀들을 보호하도록 요구될 때에도, 단락된 MOSFET 는 오프 (개방회로) 가 되지 않을 수 있다.
따라서, 좀더 완전하게 2차 전지 셀을 긴 과충전으로부터 보호하는 방법 및 그 장치를 제공하는 것이 바람직하다.
따라서, 본 발명의 목적은 연장된 과충전으로부터 리듐 및 리듐이온 셀과 같은 2 차전지 셀들을 보호하는 방법 및 그 장치를 제공하는데 있다.
본 발명의 다른 목적은 리듐 및 리듐이온 셀과 같은 2차전지의 연장된 과충전의 개시를 검출하는 방법 및 그 장치를 제공하는데 있다.
본 발명의 특징은 제 1 셀전압 레벨을 먼저 검출하고, 만약 그 레벨이 소정의 제 1 기간동안에 존재하면, 그 레벨을 충전회로내의 MOSFET 스위치를 오프시켜 셀들로부터 충전전류를 단로하는데 이용한다.
또한, 본 발명의 특징은 제 1 셀 전압레벨보다 큰 제 2 셀전압 레벨을 검출하는데 있다. 만약 이 제 2 셀전압 레벨이 소정의 제 2 기간동안에 존재하면, 보호회로가 활성화되어 셀들로부터 충전전류를 단로시킨다.
또한, 본 발명의 또다른 특징은 제 2 셀전압 레벨이 소정의 제 2 기간동안에 존재하고 보호회로가 활성화되는 경우, 셀의 단로가 뒤이어지며, 셀들이 자동으로 재접속되지 않는다.
본 발명의 이점은 셀 과충전으로부터의 보호레벨을 증가시키는데 있다.
본 발명의 다른 이점은 제 1 단로회로의 불량을 검출하여 셀의 가능한 화학적 불안정 상태전에 선택적으로 셀들을 단로시키는데 있다.
본 발명의 일면에 따르면, 한쌍의 출력노드에 제공되며 하나이상의 재충전지 셀을 가로지르는 퍼텐셜을 나타내는 출력 퍼텐셜을 모니터링하여, 그 출력 퍼텐셜이 적어도 소정의 제 1 기간동안에 소정의 제 1 값을 초과하는 경우, 하나이상의 재충전지 셀과 출력노드들중의 하나의 접속을 해제하고, 그 출력 퍼텐셜을 모니터링하여, 그 출력 퍼텐셜이 소정의 제 2 값을 초과하는 경우, 하나이상의 재충전지 셀을 하나이상의 출력노드로부터 접속을 해제하는 단계를 포함하는 과충전으로부터 하나이상의 재충전지 셀을 보호하는 방법이 제공된다.
본 발명의 또다른 면에 따르면, 과충전으로 부터 하나이상의 재충전지 셀을 보하는 장치가 제공되며, 상기 장치는,
한쌍의 출력노드에 제공되며 하나이상의 재충전지 셀에 걸친 퍼텐셜을 나타내는 출력 퍼텐셜을 모니터링하는 비교기,
상기 비교기의 출력에 응답하여, 그 출력 퍼텐셜이 적어도 소정의 제 1 기간동안에 소정의 제 1 값을 초과하는 경우에, 상기 하나이상의 재충전지 셀과 출력노드들중의 하나 사이에 결합된 하나이상의 스위칭 소자를 비-전도로 바이어스하는 논리회로, 및
상기 출력 퍼텐셜이 소정의 제 2 값을 초과하는 경우에, 하나이상의 출력노드들로부터 하나이상의 재충전지 셀을 접속해제하도록 상기 논리회로에 의해 구동되는 접속해제회로를 포함한다.
도 1 은 본 발명의 바람직한 실시예와 결합되는 전지팩의 블럭 및 개요도.
도 2 는 도 1 의 과충전 보호회로에 이용되는 논리회로에 대한 상태도.
도 3 은 도 1 의 실시예의 동작을 설명하는 그래프.
도 4 는 도 1 의 실시예의 동작을 더 설명하는 그래프.
도 5 는 본 발명의 실시예 2 의 블럭 및 개요도.
도 6 은 본 발명의 실시예 3 의 블럭 및 개요도.
도 7 은 본 발명의 실시예 4 의 블럭 및 개요도.
도 8 은 본 발명의 실시예 5 의 블럭 및 개요도.
도 9 는 본 발명의 실시예 6 의 블럭 및 개요도.
※ 도면의 주요부분에 대한 부호의 설명
100 : 전지팩 101 : 2차 셀
102 : 양극 (+) 출력 103 : 음극 (-) 출력
104 : 논리회로 105, 106 : MOSFET
107 : 음극단자 108 : 가융성 부재
109 : 양극단자 110 : MOSFET
112 : MOSFET 의 게이트 113 : 논리회로의 출력
114, 115 : 퓨즈단자 116 : cell+ 단자
117 : V+ 단자 118 : Vcell 단자
119 : 감쇄기 120 : 비교기
122 : MOSFET 의 드레인 123 : 비교기
124 : 논리회로의 입력 125 : 인에이블 단자
126 : 논리회로의 입력 127 : 전지 인에이블 단자
128 : 저항기 129 : 칩 인에이블 단자
130 : 단자
이하, 이들 및 다른 목적, 특징 및 이점을 첨부도면과 그 설명을 참조하여 명확히 설명하며, 여기서 동일 참조번호는 동일 요소를 지칭한다.
도 1 을 참조하면, 과충전으로부터 2차전지를 보호하기 위한 회로 (100) 가 도시되어 있다. 통상, 회로 (100) 는 2차 셀 (101), 양극 (+) 출력 (102) 및 음극 (-) 출력 (103) 을 포함하므로, 전지팩 으로 지칭된다. 바람직한 실시예에서, 2차셀 (101) 은 리듐이온 또는 리듐 셀이다. 그러나, 본 발명은 다른 유형의 재충전가능한 셀에도 적용가능하다. 출력 (102 및 103) 은, 접속할 경우, 충전기 회로 (미도시됨) 또는 전지 팩 (100) 에 의해 전원공급되어지는 장치 (미도시됨) 에 접속된다. 도 1 에서 비록 셀 (101) 이 단일 셀로서 나타내었지만, 셀 (101) 은 개별 셀들의 직렬 및 병렬 결합의 형태일 수 있는 것으로 이해되어야 한다. 그러한 경우, 그러나, 그러한 셀 (101) 은 전지팩 (100) 내부의 회로뿐만아니라 전지팩 (100) 이 접속되어지는 부하의 양자에 충분한 전원을 공급할 수 있도록 퍼텐셜과 전류 출력을 제공하는 것이 필요하게 될 것이다. 다중셀의 경우, 바람직하기로는, 각 셀은 각각의 단일 셀 전압을 측정하는 경우에 나타날 수 있는 개별셀들의 결함이 그 셀들의 직렬 결합에 의해 방어될 수 있어, 도 1 에 나타낸 바와 같은 그 자신의 회로에 접속된다. 병렬접속된 셀도 단일 셀과 같이 동작하는 것으로 고려될 수 있다.
전지팩 (100) 의 회로는 이하 좀더 완전하게 설명되어질 논리회로 (104)와, 2차셀 (101) 음극 단자 (107) 를 음극 (-) 출력 (103) 에 선택적으로 접속하는 한쌍의 MOSFET (105 및 106) 를 포함한다. 본 발명의 바람직한 실시예에서, MOSFET (105 및 106) 는 개량형 장치일 수 있으며, 서로 소오스간에 접속된다. 그러나, MOSFET (105 및 106) 는 드레인 대 드레인의 구성, 즉 음극 (-) 출력단자 (103) 에 접속된 하나의 소오스와 셀 (101) 의 음극 단자 (107) 에 접속된 타 소오스로서 달리 접속되어질 수 있다. 도 7 을 참조하여 좀더 완전하게 설명된 바와 같이 배열이, 도 1 의 실시예의 경우에서 접속되어진 것보다 MOSFET (105 및 106) 에 대한 게이트 구동이 더욱더 독립적이다. 본 발명의 바람직한 실시예에서, MOSFET (105 및 106) 의 게이트 (143 및 144) 와 소오스 (150 및 152) 를 각각 가로지르는 퍼텐셜 (Vgs) 은 음극 (-) 출력단자 (103) 으로부터 셀 (101) 을 접속해제하기 위하여 0 이어야 한다. 또한, 전지팩 (100) 은 셀 (101) 의 양극 단자 (109) 를 양극 (+) 출력 (102) 의 접점에 접속하는 가융성 부재 (108) 및 퓨즈 단자 (110) 을 포함한다.
MOSFET (111) 은 한쌍의 퓨즈단자 (114 및 115) 를 통하여 논리회로 (104) 의 출력 (113) 에 접속된 게이트 (112) 를 갖는다. MOSFET (111) 의 드레인 (122) 은 퓨즈단자 (110) 에 접속된다. 셀 (101) 의 양극단자 (109) 와 가융성 부재 (108) 의 접점은 cell+ 단자 (116), V+ 단자 (117) 및 Vcell 단자 (118) 을 통하여 감쇄기 (119) 의 입력에 접속된다. 스위치형 캐패시터 감쇄기 또는 저항성 분류기가 감쇄기 (119) 로서 사용될 수 있다. 비교기 (120) 는 감쇄기 (119) 의 출력에 접속된 2개의 비반전 및 반전 입력를 갖는다. 비교기 (120) 의 출력은 논리 회로 (104) 에 과충전 신호를 제공한다.
감쇄기 (119) 에는 제 2 입력을 통하여 밴드갭 차이 퍼텐셜 (Vref) 이 제공된다. 비교기 (123) 의 반전 및 비반전 입력은 감쇄기 (119) 의 출력에 접속된다. 비교기 (123) 의 출력은 논리회로 (104) 의 입력 (124) 에 과충전 신호를 제공한다.
부하, 충전기, 부하 및 충전기와 인터페이스하는 인에이블 단자 (125) 는 전지 인에이블 단자 (127), 100K 옴의 저항기 (128), 칩 인에이블 단자 (129) 및 단자 (130) 을 통하여 논리회로 (104) 의 입력 (126) 에 접속된다.
셀 단자 (131) 은 (MOSFET (112) 의) 소오스 (132), 기판 (133), Vss 단자 (134) 의 접점에 접속된다. Vss 단자는 접지 또는 공통의 0.004옴 센스 저항기 (135) 및 단자 (136) 의 접점에 접속된다.
MOSFET (106) 의 드레인 (137) 은 RSENSE 단자 (139) 및 단자 (140) 을 통하여 스위치 (138) 에 접속되며, 센스 저항기 (135) 에 접속된다. 4 내지 40 밀리볼트의 값을 갖는 기준 퍼텐셜 (Vref2) 이 스위치 (138) 의 입력에 제공된다. 비교기 (141) 는 스위치 (138) 의 출력을 비교하여, 과전류 신호를 발생하고, 그 신호는 논리회로 (104) 의 입력 (142) 에 제공된다.
MOSFET (105) 의 게이트 (143), MOSFET (106) 의 게이트 (144) 및 1Meg 옴 저항기 (145) 의 접점은 PMOSFET (166), 게이트 단자 (147) 및 게이트 단자 (148) 을 통하여 논리회로 (104) 의 출력 (146) 에 접속된다. 좀더 자세히 설명하면, MOSFET (105) 의 게이트 (143), MOSFET (106) 의 게이트 (144) 및 1Meg 옴 저항기 (145) 의 접점은 드레인 (167) 에 접속된다. 기판 단자 (168) 및 소오스 (169) 는 게이트 단자 (147) 에 접속된다. 게이트 (170) 는 CELL 단자 (131) 와 Vss 단자 (134) 의 접점에 접속된다. 다이오드 (149) 는 출력 (146) 과 공통 또는 접지 사이에 접속된다. 본 발명의 바람직한 실시예에서, 다이오드 (149) 는 기생 기판 다이오드에 접속된다. 저항기 (145) 의 타단은 MOSFET (105) 의 소오스 (150) 와 기판 (151) 의 접점 및 MOSFET (106) 의 소오스 (152) 와 기판 (153) 의 접점에 접속된다. MOSFET (105) 의 드레인 (154) 은 저항기 (158) 을 통하여 기판 다이오드 (155), V- 단자 (157) 및 V- 단자 (158) 의 캐소드에 전부 접속된다.
다이오드 (155) 의 캐소드는 제 1 40밀리볼트 전압 소오스 (159) 의 양극단자와 제 2 40밀리볼트 전압 소오스 (160) 의 음극단자의 접점에 접속된다. 전압 소오스 (159) 의 음극단자는 비교기 (161) 의 비반전 입력에 접속되나, 전압 소오스 (160) 의 양극단자는 비교기 (162) 의 반전 입력에 접속된다. 비교기 (161) 의 반전 입력은 접지 또는 공통전극에 접속된다. 비교기 (162) 의 비반전 입력은 접지 또는 공통전극에 접속된다.
비교기 (161) 의 출력은 논리회로 (104) 의 입력 (163) 에 제공되며, 스위치 (138) 의 쌍극성 입력에 제공된다. 비교기 (162) 의 출력은 논리회로 (104) 의 입력 (164) 및 스위치 (138) 의 쌍극성 입력에 제공된다.
음극 (-) 출력단자 (103) 는 팩 단자 (165) 를 통하여 소오스 (154) 와 저항기 (156) 의 접점에 접속된다.
동작시, 전지 팩 (100) 은 2중의 과충전 보호, 특히 MOSFET (105 및 106) 에 의해 제공되는 첫번째 보호와 가융성 부재 (108) 에 의해 제공되는 두번째 보호를 이용한다. 가융성 부재 (108) 는 일회용 퓨즈 이거나, 선택적으로는 원한다면, 사용자 또는 선택적으로는 허가된 복구 스테이션에 의해 재설정될 수 있는 장치의 회로 브레이커 (breaker) 유형일 수 있다. 선택적으로는, 가융성 부재 (108) 는 자기 설정형 양극 온도계수 (PTC) 퓨즈일 수 있다. 또한, 본 발명의 선택적인 실시예에 대하여 여기서 더욱 상세히 설명된 바와 같이, 가융성 부재는 2개의 분리된 부재, 또는 단로시키기 위하여 히터 부재에 의존하는 온도 퓨즈 (예를들어, 왁스 볼 퓨즈 (wax ball fuse) 로 구성될 수 있다.
정상적인 재충전 동작동안에, 전지 팩 (100) 은 양극 (+) 출력 (102) 및 음극 (-) 출력 (103) 을 통하여 적당한 재충전기에 접속된다. 그러한 재충전기는 리듐 또는 리듐이온 셀에 대해 적당한 속도와 시간으로 전압 및 전류가 제공되도록 구성되어야 한다. 리듐 또는 리듐이온 셀에 대한 적당한 충전기는, 원리적으로 충전 싸이클의 말단에서, 충전 싸이클의 종기에서의 셀전압이 미리 선택된 컴플라이언스 전압 (CV) 이 되도록 리듐이온 셀을 충전할 것이다. 그러나, 만약 사용자가 컴플라이언스 전압이 리듐이온 셀에 대한 최대값을 초과하는 니켈 카드뮴 전지를 재충전하도록 설계된 충전기로 전지팩 (100) 을 재충전하려면, 이하 설명된 바와 같이, 전지팩 (100) 은 과충전상태를 감지함으로써, 단자 (102 및 103) 중의 하나이상으로부터 셀 (101) 을 단로시키도록 동작하게 될 것이다.
좀더 자세히 설명하면, 전지팩 (100) 은 도 1 에서 구성부품 또는 하위 부품의 조립체로서 도시되어 있다. 특히, 전지팩 (100) 은 집적회로, 팩 리드프레임, 회로보드와 그 상부의 구성부품, 전지팩 (100) 과 부하 또는 충전기와 인터페이스하는 단자를 제공하는 외부 하우징으로 구성된다. 전지 팩 (100) 은 3개의 주요 블럭, 셀전압 검출 블럭, 전지팩 전류검출 블럭 및 부하/충전기 블럭을 포함한다. 그 셀전압 검출 블럭은 감쇄기 (119) 및 비교기 (120 및 123) 로 구성된다. 이들 부재들은 함께, 셀 (101) 을 직접 가로지르는 퍼텐셜을 감지함으로써 방전 또는 과충전을 검출한다. 그 전지팩 전류검출 블럭은 스위치 (138) 및 비교기 (141) 를 포함한다. 이들 부재들은 함께 센스 저항기 (135) 를 지나는 전압강하를 감지하여, 만약 그 센스 저항기 (135) 를 가로지르는 퍼텐셜이 충분히 검출되면, 과전류 상태로 나타나며, 비교기 (141) 의 출력이 그렇게 나타난다. 본 발명의 바람직한 실시예에서, 센스 저항기 (135) 는 집적회로의 외부이나, 팩 리드프레임 부분이다. 본 발명에 사용하기 위한 적당한 리드프레임으로는 본 발명에 참고로 결합된 미국 특허 제 5,534,788호에 개시되어 있다.
부하/충전기 검출 블럭은 기생 다이오드 (155) 및 전압 소오스 (159 및 160) 와 함께 비교기 (161 및 162) 로 구성된다. 비교기 (161 및 162) 는 전지팩 (100) 의 외부 동작상태가 폴트가 발생된 후 MOSFET (105 및 106) 전도 모드로 (온으로) 하는데 적당한지의 여부를 판단하도록 동작한다. 예를들어, 논리회로 (104) 는 PMOSFET (166) 를 통하여 과충전상태의 검출로 인한 게이트 (143 및 144) 로부터의 풀업 (pull-up) 전류를 제거함으로써 MOSFET (105 및 106) 온시키며, 그들을 전도상태로 되돌릴 방법이 존재치 않으면 MOSFET (105 및 106) 는 비전도상태를 유지할 것이다. 이때, 전지팩 (100) 에 인가 또는 접속되어, MOSFET (105 및 106) 를 전도상태로 되돌리는 부하를 갖는 것이 바람직하다. 부하가 전지팩 (100) 에 부착되었는지의 판단은 부하/충전기 검출 블럭 때문에 가능하다. 이와 유사하게, 과충전 전지팩 (100) (즉, 하위 전압 셀) 의 자동회복은 부하/충전기 검출블럭 신호 및 충전기의 존재로 인해 가능하며, 논리회로 (104) 가 게이트 (143 및 144) 에 게이트 구동을 제공하도록 명령한다. 마지막으로, 만약 과전류가 MOSFET (105 및 106) 를 비전도로 되도록 하면, 부하/충전기 검출 블럭은 MOSFET (105 및 106) 를 가로지르는 전압이 0 인지를 판단할 수 있고, 이는 전지팩 (100) 이 과전류의 소오스로부터 분리되어지는 것으로 나타낸다.
PMOSFET (166) 는, MOSFET (105 및 106) 가 오프이고 충전기가 전지 팩 (100) 에 인가되는 경우, 보호 IC 의 부품인 구성부품으로부터 고퍼텐셜을 분리하도록 동작한다. 보호 IC 의 이들 구성부품은 논리회로 (104), 감쇄기 (119), 비교기 (120, 123, 141, 161 및 162), 스위치 (138), 및 다이오드 (149 및 155) 를 포함한다. 동작시, 게이트 단자 (148) 는 기판 다이오드 (149) 를 정바이어스함이 없이 Vss 아래로 내릴수 없다. 게이트 단자 (148) 에서의 구동이 3상 또는 고 임피던스인 경우, PMOSFET (166) 는 오프이고, MOSFET (105 및 106) 는 오프이다. 그러한 경우, PMOSFET (166) 의 드레인 (167) 에서의 퍼텐셜은 음극 (-) 출력단자 (103) 에서의 퍼텐셜과 동일하며, 불법 충전기의 경우 매우 크기가 클수 있다. PMOSFET (166) 의 소오스 (169) 는 고 임피던스로 나타나므로서, 게이트 단자 (148) 에는 크게 부하가 걸리지 않는다.
게이트 (143 및 144) 의 퍼텐셜이 V+ 단자 (117) 에서의 퍼텐셜 (MOSFET (105 및 106) 에 대한 온 상태) 와 동일한 경우, PMOSFET (166) 의 소오스 (169 및 167) 에서의 퍼텐셜도 Vss 단자 (134) 에서의 퍼텐셜과 같다. 비록 본 발명의 바람직한 실시예에서는 PMOSFET 이더라도, PNP 쌍극성 트랜지스터도 사용될 수 있으며, 이때 에미터는 소오스 (169) 에 대응하며, 컬렉터는 드레인 (167) 에 대응하고, 베이스는 1MEG 옴이상의 저항을 통하여 Vss 단자 (134) 에 접속된다. 본 발명의 이 실시예에서는, 4.7Meg옴의 저항이 적당함을 알수 있었다.
논리 회로 (104) 는 보호 회복 알고리즘용 유한 상태 장치 (finite state machine), 타이머 및 내장 테스트 회로를 포함한다. 또한, 논리 회로 (104) 에는 EEPROM 트림 레지스터와 시스템 클럭이 포함된다.
본 발명의 바람직한 실시예에서, 전지팩 (100) 은 프린트된 회로보드와 단일 리듐이온 셀 (101) 을 포함한다. 통상적으로, 셀 (101) 은 셀의 단자에 용접되어 회로보드에 납땜되어진 금속 스트립에 의해 프린트된 회로보드에 접속된다.
이제 도 2 를 참조하면, 전지팩 (100) 에 대한 상태도 (200) 가 도시되어 있다. 퍼텐셜이 정상적인 재충전 동안 및 방전 (즉, 전지팩으로부터 셀룰러폰 또는 랩탑 컴퓨터와 같은 장치로의 전원인가) 동안에 인에이블 게이트 (125) 에 인가된 것으로 가정하면, 게이트 단자 (147) 는 MOSFET (105 및 106) 가 상태 202에 나타낸 바와같이 전도성이 되도록 게이트 (143 및 144) 를 바이어스시킨다. 인에이블 단자 (125) 는 이 제 3 전지팩 단자의 사용을 통하여 니켈-카드뮴 2차셀을 재충전하도록 설계된 재충전기와 같은 허가되지 않은 장치에 의해 전지팩 (100) 의 재충전 및/또는 방전을 금지하는 것을 보조하기 위하여 이용된다. 또한, 인에이블 단자 (125) 는 전지팩 (100) 이 유효한 부하 또는 유효한 충전기에 접속되지 않은 경우에 출력단자 (102 및 103) 을 가로질러 외부 단락에 의한 돌발적인 방전을 방지하는 것을 돕는다.
논리회로 (104) 는 V+ 단자 (117) 및 Vss 단자 (134) 를 통하여 셀단자 (109 및 107) 에서의 전압 (Vcell) 을 모니터한다. 그러한 모니터링은 비록 연속 모니터링과 같은 다른 모니터링 기술이 이용되더라도, 주기적인 샘플링을 통하여 제공된다. 또한, 논리회로 (104) 는 Rsense 단자 (139) 에서의 퍼텐셜과 V- 단자 (157) 에서의 퍼텐셜과의 차이를 모니터링함으로써 MOSFET (105 및 106) 을 가로지르는 전압을 모니터한다.
전지팩 (100) 이 방전 모드일 경우, 즉 부하에 전원을 공급하는 경우, MOSFET (105 및 106) 에는 셀 (101) 의 음극단자 (107) 와 음극출력단자 (103) 의 사이에 저저항 도전경로가 제공된다. 이 상태는 202 에서 표시된다. 본 발명의 바람직한 실시예에서, 논리회로는 1Hz의 주파수에서 CELL+ 단자 (116) 과 CELL- 단자 (131) 를 가로지르는 퍼텐셜을 샘플링한다. 도 1 로부터 알수 있는 바와 같이, CELL+ 단자 (116) 에서의 퍼텐셜은 V+ 단자 (117) 에서의 퍼텐셜과 Vcell 단자 (118) 에서의 퍼텐셜과 같다. 이와 유사하게, CELL- 단자 (131) 에서의 퍼텐셜은 Vss 단자 (134) 및 단자 (1360 에서의 퍼텐셜과 동일하다. 트랜지스터 (204) 는 과방전을 나타내며, 이는 1Hz의 주파수에서 샘플링된다. 도 2 의 다른 상태와 전이 동안에도 1Hz 주파수에서 샘플링이 발생한다. 만약 본 발명의 바람직한 실시예에서는 4 Vcell 의 연속 샘플링인 적어도 소정기간이 미리 결정된 최소 전압 (Vmin) 보다 작으면, MOSFET (105 및 106) 은 그들의 각 게이트 (143 및 144) 를 통하여 셀 (101) 의 과방전과 가능한 손상을 방지하기 위하여 오프된다. 예를들어, 리듐이온 셀이 낮은 전압상태에서 그 내부전류 컬렉터의 부식을 받음으로써, 그러한 셀의 수명을 감소시킨다. 이상태는 206 에 표시된다. 정상적인 사용에서, 인에이블 핀 (125) 이 로우에서 (전이 208에서 표시된) 하이로 변화되어 MOSFET (105 및 106) 을 온시킴으로써 상태 202 로 되돌아가도록, 전지팩 (100) 은 충전기 (미도시됨) 에 접속되거나 그 내부에 위치된다.
만약 충전기가 전지팩 (100) 에 (셀 (101) 에서의 셀의 수, 그 직렬/병렬 구성에 기초한 소정량 보다 더 큰 전류량을 제공하여, 그러한 과전류 상태가 전이 210 에서 나타낸 바와 같이 적어도 4밀리초동안 지속하면, 논리회로 (104) 는 MOSFET (105 및 106) 을 그들의 각 게이트 (143 및 144) 를 통하여 오프시킨다. 이 상태는 212에 나타낸다. 그러한 과전류가 과도상태라고 추정하에 동작하면, MOSFET (105 및 106) 을 가로지르는 퍼텐셜 (VMOSFET) 0 인 경우에 자동회복되므로, 부하 또는 충전이 없는 것으로 나타난다. 또한 외부 인에이블 리셋이 인에이블 단자 (125) 에 제공되어 MOSFET (105 및 106) 을 온시켜 그러한 MOSFET 를 상태 202 로 되돌리는 경우에 회복이 일어난다.
다시 상태 202 에서 시작하여, 만약 전지팩 (100) 이 충전기에 접속되면, 논리회로 (104) 는 단자 (117 및 134) 를 통하여 Vcell 이 소정의 최대 전압 (Vmax) 보다 더 큰지의 여부를 판단한다. 특히, Vcell 이 1Hz의 주파수에서 샘플링되고, 만약 적어도 4 연속 샘플링이, Vmax 보다 Vcell 가 더 큰것으로 나타나면, 게이트 단자 (147) 을 통한 논리회로 (104) 는 그들의 각 게이트 (134 및 144) 를 통한 MOSFET (105 및 106) 을 오프시킨다. 이 전이는 216 에서 표시된다. 이 오프 상태는 218 에서 표시된다. 본질적으로 그러한 상태는 셀 (101) 이 완전히 충전되어 부하에 전원인가를 할 준비가 되어 있음을 의미한다. 따라서, 셀 (101) 은 충전기로부터 분리되나, 셀 (101) 은 부하에 의해 방전될 수 있다. 그러므로, 220 에서 나타낸 바와 같이, 부하가 인가되면, 인에이블핀 (125) 은 로우에서 하이로 방전되거나 또는 부하가 V- 단자 (157) 에서 검출됨으로서, MOSFET (105 및 106) 이 온되어 상태 202 로 되돌아간다.
단자 (Vss), 단자 (134) 및 V+ 단자 (117) 을 통한 논리 회로 (104) 는 1Hz 의 주파수에서 셀 단자 (107 및 109) 를 가로지르는 퍼텐셜을 감지한다. 만약 Vcell 이 Vmax 보다 더 큰 소정 안전 퍼텐셜 (Vsafe) 보다 더 커면, MOSFET (105 및 106) 은 즉시 오프된다. 이 상태는 고전류 충전기가 전지팩 (100) 에 인가되어, 셀 (101) 을 가로지르는 퍼텐셜이 (전이 216 에서 필요한 4 샘플링보다 작은 경우에) Vmax 및 Vsafe 를 초과하도록 하면, 발생될 수 있다.
상술한 바와 같이, 다른 방법으로, 각 게이트 (143 및 144) 에서의 구동의 부족에도 불구하고 MOSFET (105 및 106) 이 각각의 드레인과 소오스사이에 전도성을 유지하는 것이 가능하다. 그러한 경우, 비록 게이트 단자 (147) 로부터 게이트 (143 및 144) 에 구동이 인가되지 않더라도, MOSFET (105 및 106) 는 전도성을 유지함으로써, 전지팩 (100) 이 충전기에 접속되어지는 경우에 셀의 과열, 파괴 및 가능한 점화를 방지하기 위하여, 연속적인 과충전이 되도록 한다. 그러나, 셀 (101) 을 가로지르는 퍼텐셜은 제 2 연속주기동안에 Vsafe 를 초과하지 않아야 한다. 그러한 경우에, 이는 MOSFET (105 및 106) 가 계속 전도성이 되는 것으로 나타날 것이며, 전지팩 (100) 에 여전히 접속된 충전기로, 셀 (101) 은 전이 224 에 나타낸 바와 같이 과충전을 계속할 것이다. 그러한 경우, 논리회로 (104) 는 단자 퓨즈 (114 및 115) 를 통하여 게이트 (112) 에 신호를 제공함으로써 MOSFET (111) 를 온시킨다.
그후, MOSFET (111) 이 온되는 경우, 가융성 부재 (108) 는 셀 (101) 을 단락시켜 가융성 부재 (108) 을 통하여 충분한 양의 전류를 제공함으로써, 상태 226 에 나타낸 바와 같이, 가융성 부재를 활성화하여 양극 출력단자 (102) 로부터 셀 (101) 의 양극단자 (109) 를 단로시킨다. 가융성 부재 (108) 대신에 전자기적으로 활성화되는 회로 브레이커, 온도 퓨즈 부재 또는 그러한 장치를 가로질러 충분한 퍼텐셜을 인가하는 경우에 회로를 개방하는 어떠한 다른 장치 또는 부재일 수도 있다. 그러한 장치 또는 부재는 양극 (+) 단자 (102) 로부터 음극 (-) 단자 (103) 까지의 직렬경로의 어떠한 곳에도 위치될 수 있다. 그 장치 또는 부재는 사용자 또는 공장에서 재설정가능하거나 가능하지 않을 수도 있다. 일단 가융성 부재 (108) 가 개방되면, 출력단자 (102 및 103) 에의 충전기 접속 및 단자 (117, 134, 114, 147, 157 및 129) 중의 어떠한 단자에서의 어떠한 신호상태에도 불구하고, 셀 (101) 은 더이상의 과방전으로부터 효과적으로 보호된다.
도 1 의 회로의 주된 이점은 그 회로가 논리회로 (104) 에 전원공급할 뿐만아니라 가융성 부재 (108) 을 활성화시키기 위하여 셀 (101) 에 저장된 전원에 의존한다는 점이다. 이러한 배열은 적어도 파괴될 때까지 과충전된 셀이 실제로 충전되어 패키지 리드프레임내에 포함된 회로 및 MOSFET (111) 와 가융성 부재 (108) 의 결합물인 부하에 전원을 공급하는 것이 가능하다는 사실에 의존한다. 따라서, 이 배열은 셀 (101) 을 가로지르는 퍼텐셜을 모니터하여 더 이상의 과충전을 방지하기 위하여 외부전원에 대한 의존성을 제거한다.
Vcell 이 Vsafe 와 같은 경우, 셀 (101) 은 파열하지 않을 것이나, 만약 기계적으로 천공되면, 대량의 에너지를 방출할 것이다. 따라서, 본 발명의 다른 실시예에 대하여, 논리회로 (104) 가 퓨즈 단자 (114 및 115) 를 통하여 게이트 (112) 에 신호를 제공함으로써, MOSFET (111) 를 온시키기만 하면, 또한 그러한 신호는 셀 (101) 을 방전시키기 위하여 방전회로를 활성화하도록 사용될 수 있다. 만약 그러한 신호가 래치되면, 방전회로는 셀 (101) 을 완전히 방전시킬 것이다. 그러한 방전에 대하여 적당한 회로는 도 6 에 참조하여 더 설명하기로 한다.
다시 도 2 를 참고하면, 230 에 나타낸 바와 같이, 어떤 상태로부터, V+ 단자 (117) 에서의 퍼텐셜이 1볼트보다 작거나, 또는 인에이블 단자 (125) 에서의 퍼텐셜이 전이 232 에서 나타낸 바와 같이 V+ 단자에서의 퍼텐셜보다 작은 경우, MOSFET (105 및 106) 은 상태 234 에서 나타낸 바와같이 스위치 오프된다. 달리 표현된 상태 234 는 전지팩 (100) 이 부하 또는 충전기로부터 분리되는 경우와 같이, 인에이블 단자 (125) 가 로우 상태일 경우에 도달된다. 또한, 상태 234 는 셀 (101) 을 가로지르는 퍼텐셜 (Vcell) 이 논리회로 (104) 에 전원공급하기에 너무 낮은 경우에 도달된다.
이제 도 3 및 4 를 참고하여, 상태 218 및 226 를 좀더 자세하게 설명한다. 도 3 에서, Vmax 의 값은 기본적으로 일정한 최대값이 되도록 설정된다. 도 3 및 4 에서 각 심볼 (·) 은 샘플 사건을 나타낸다. Vcell 의 값이 먼저 Vmax의 값에 도달하는 경우, 논리회로 (104) 는 1Hz의 주파수에서 Vcell 을 계속 샘플링한다. 첫번째 횡단 (crossing) 과 네번째 샘플 사이의 시간은 지연 1 로서 지시된 주기로 나타난다. 지연 1 은 도 2 의 전이 216 에 의해 표현된 주기에 대응한다. 만약 네번째 샘플에서 Vcell 의 값이 Vmax 의 값을 여전히 초과하면, 게이트 단자 (147) 를 통한 논리회로 (104) 는 도 2 으 상태 218 에서와 같이, MOSFET (105 및 106) 를 오프시킨다.
도 4 에서, Vsafe 의 값이 Vmax 보다 큰 것은 명확하다. Vcell 값이 Vsafe의 값을 초과하는 것으로 판단되는 경우, 지연 2 의 시간주기 (도 2 의 전이 222) 후에 논리회로 (104) 는 게이트 단자 (147 및 148) 에 제공된 게이트 바이어스를 단로시켜 (도 2 의 상태 218) MOSFET (105 및 106) 를 오프시킨다. 만약 Vcell 의 값이 Vsafe 를 계속 초과하면, (MOSFET (106) 의 본체 다이오드 (미도시됨) 가 어느정도까지 수행할 수 있으므로) MOSFET (105) 가 본질적으로 단락된 경우와 같게 될 것이며, 두번째 연속 샘플이 Vsafe 보다 Vcell 이 더 큰 (도 2 의 전이 224) 것으로 나타나는 경우, 논리회로 (104) 는 게이트 (112) 에 바이어스를 제공함으로써, 셀 (101) 에 저장된 에너지가 가융성 부재 (108) 을 활성화시키도록 하여, 본질적으로 MOSFET (111) 가 셀 (101) 을 가로지르는 가융성 부재 (108) 를 단락시킬 것이다. 이 과정은 전지팩 (100) 내의 나머지 회로로부터 셀 (101) 의 양극 단자 (109) 를 효과적으로 단로시킴으로써, 어떠한 더이상의 셀 (101) 의 충전, 과충전 또는 외부 방전을 방지한다. 도 4 에서 지연 3 은 도 2 의 전이 222 및 224 에 의해 표현된 주기의 합에 대응한다. 비록 본 발명의 바람직한 실시예에서는 두번째 연속 샘플이 Vsafe 보다 Vcell 이 더 큰 것으로 나타나는 경우에 가융성 부재 (108) 를 활성화시키더라도, 대신하여 가융성 부재 (108) 는 두번째, 세번째 또는 후속 샘플이 Vsafe 보다 Vcell 이 더 큰 것으로 나타나는 경우에 활성화될 수도 있다.
이제 도 5 를 참조하면, 본 발명의 선택적인 실시예 (500) 가 도시되어 있다. 이 선택적인 실시예는 가융성 부재 (501) 및 가융성 부재 (502) 를 이용하며, 가융성 부재 (502) 는 가융성 부재 (501) 와 출력단자 (102) 의 사이에 접속된다. 도 1 을 참조하면, 불법 충전기로부터의 전류량 (Ichg) 가 합법적인 충전기로부터 통상의 전류 (Ichg) 에 비해 상당히 큰 경우, 그러한 전류가 가융성 부재 (108) 을 충분히 활성화하거나 또는 끊어지도록 MOSFET (111) 를 전도시키는 것을 방지할 수 있는 가능성이 어느정도 있다. 그러므로, 도 5 의 실시예는 가융성 부재 (502) 를 포함한다. 양극 (+) 단자 (102) 를 통하여 흐르는 전류 (Ichg) 가 소정값을 초과하는 경우에, 가융성 부재 (502) 는 활성화되어, 전지팩 (500) 의 나머지로부터 양극 (+) 단자를 분리시킨다. 그러한 소정값은 가융성 부재 (502) 의 활성화값 (가융성 부재가 비전도성이 되는 전류) 를 판단하는데 사용된다. 또한, 그러한 활성화값은 어떤 예상된 부하전류 또는 어떠 허용가능한 충전기 전류 (Ichg) 보다 더 크게 되도록 선택된다.
이제 도 6 을 참조하면, 본 발명의 또다른 선택적인 실시예가 도시되어 있다. 도 6 에서 도 1 의 가융성 부재 (108) 는 한쌍의 히터 (602 및 603) 에 의해 활성화되는 온도퓨즈 (왁스볼형) 로 대체되었다.
동작시, 도 2 의 전이 224 에 나타낸 바와 같이, Vsafe 보다 Vcell 이 더 크게 나타나는 두번째 이상의 연속 샘플에 대해, 신호가 퓨즈단자 (114 및 115) 에서 MOSFET (111) 의 게이트 (112) 로 제공된다. 이 게이트 드라이브는 MOSFET (111) 을 전도상태에 위치시켜 히터 부재 (602 및 603) 의 접점을 셀 (101) 의 음극단자 (107) 에 접속시킨다. 따라서, 셀 (101) 로부터의 전류가 양극단자 (109) 로부터 히터 부재 (602), MOSFET (111) 을 통하여 음극 단자 (107) 로 흐른다. 이와 유사하게, 충전기로부터의 전류가 양극 (+) 단자 (102) 로부터 히터 부재 (103), MOSFET (111) 를 통하여 음극단자 (107) 로 흐른다. 히터 (602 및 603) 으로부터의 충분한 열이 (비스왁스 (beeswax) 또는 파라핀과 같은) 온도 퓨즈 (601) 내의 열적으로 민감한 물질이 용융되는 경우, 온도퓨즈 (601) 내의 전도경로는 개방되어 셀 (100) 으로부터 출력 단자 (102) 및 그 출력단자에 접속된 어떠한 충전기도 단로시킨다. 그러나, 도 6 의 실시예의 경우에서는, 비록 온도퓨즈 (601) 가 활성화되더라도, 전류가 히터부재 (602) 를 통하여 계속 흐르므로써 셀 (101) 을 방전시킨다. 그러한 방전은 논리회로 (104) 가 더이상 MOSFET (111) 의 게이트 (112) 에 게이트 구동을 제공할 수 없을 때까지 계속된다.
도 1, 5 및 6 의 각 전지팩 (100, 500 및 600) 과는 대조적으로, 도 7 의 전지팩 (700) 은 드레인간에 접속된 한쌍의 MOSFET (105 및 106) 를 이용하며, 이는 셀 (101) 의 높은 측면상에 위치된다.
또한, 전지팩 (700) 은 MOSFET (105 및 106) 에 선택적으로 전도 또는 비전도상태를 부여하기 위하여 별도의 게이트 구동신호를 이용한다. 좀더 자세하게 설명하면, 도 2 와 위에서 설명한 바와 같이, 상태 (206, 212 또는 234) 중의 하나가 이루어지는 경우, 논리회로 (104) 는 단자 (701) 를 통하여 게이트 (144) 에 제공된 구동을 변화시켜 디스에이블 단자 (702 및 703) 를 방전시킴으로써, MOSFET (106) 에 비전도성을 부여한다. 이와 유사하게, 상태 (212 또는 234) 중의 하나가 이루어지는 경우, 도 2 와 위에서 설명한 바와 같이, 논리회로 (104) 는 단자 (701) 를 통하여 게이트 (143) 에 제공된 구동을 변화시켜 디스에이블 단자 (705 및 706) 를 방전시킴으로써, MOSFET (105) 에 비전도성을 부여한다. 다이오드 (707) 은 드레인 (154) 에 접속된 캐소드와 소오스 (150) 에 접속된 애노드를 갖는다. 다이오드 (708) 는 드레인 (137) 에 접속된 캐소드와 소오스 (152) 에 접속된 애노드를 갖는다. V+ 단자 (709) 는 양극 (+) 단자 (102) 를 다이오드 (707) 의 애노드와 MOSFET (106) 의 소오스 (152) 의 접점에 접속한다.
동작시, 방전 디스에이블 신호 (바이어스) 가 MOSFET (106) 의 게이트에 제공되는 경우, 그 단일방향 특성으로 인해, 다이오드 (707) 가 셀 (101) 을 충전하도록 하나, 양극 (+) 단자 (102) 를 통하여 셀 (101) 의 방전을 허용치 않는다. 충전 디스에이블 신호 (바이어스) 가 MOSFET (105) 의 게이트 (143) 에 제공되면, 그 단일방향성으로 인해, 다이오드 (708) 은 셀 (101) 의 방전을 허용하나, 셀 (101) 의 충전을 허용하지 않는다. 감쇄기 (119) 및 비교기 (120) 가 과방전 상태를 판단하여 과방전신호를 논리회로 (104) 에 제공하는 경우, 방전 디스에이블 신호가 제공된다. 이와 유사하게, 감쇄기 (119) 및 비교기 (123) 가 과충전 상태를 판단하여 과충전신호를 논리회로 (104) 에 제공하는 경우, 충전 디스에이블 신호가 제공된다.
이제 도 8 을 참조하면, Vcell 의 적분 (integration) 에 의존하는 전지팩 (800) 이 도시되어 있다. 전지팩 (800) 에서, 캐패시터 (801) 는 반전입력과 증폭기 (802) 의 출력 사이에 접속된다. 증폭기 (802) 의 출력은 비교기 (120) 의 반전입력을 구동한다. 이와 유사하게, 캐패시터 (803) 는 반전입력과 증폭기 (804) 의 출력 사이에 접속된다. 증폭기 (804) 의 출력은 비교기 (123) 의 반전입력을 구동한다. 이러한 배열에서 감쇄기 (119) 의 출력에 의해 각각 구동되는 증폭기 (802 및 804) 는 시간 평균기 (averager) 또는 좀더 일반적으로 지칭되는 것으로 적분기로서 각각 동작한다.
동작시, 만약 셀 (101) 을 가로지르는 퍼텐셜이 소정의 문턱전압을 초과하면, 초과 전압의 시간 적분이 수행되며, 그 적분값이 소정의 값을 초과하는 경우, 셀 (101) 은 과충전된 것으로 판정된다. 도 8 에 나타낸 바와 같이, 셀 (101) 을 가로지르는 퍼텐셜은 감쇄기 (119) 에 의해 감쇄된다. 증폭기 (802 및 804) 는 셀 (101) 에 대한 최소값과 최대값외의 각 전압의 편차를 각각 적분한다. 적분기로서 동작하는 증폭기 (802 및 804) 는 그러한 편차의 적분이 소정 값을 초과하는지의 여부를 판단한다. 증폭기 (802 및 804) 의 비반전 입력에 감쇄기 (119) 를 통하여 기준값 (Vref1) 의 적절히 감쇄된 값이 제공된다.
따라서, 그러한 적분의 사용으로 부하특성 또는 충전기의 전류특성의 결과로서 발생할 수 있는 전이와 관련된 문제점을 해결한다.
이제 도 9 를 참조하면, 보호 IC 내에 셀 방전회로를 포함하는 전지팩 (900) 이 도시되어 있다. 좀더 상세하게 설명하면, 게이트 (112) 에 대한 신호가 퓨즈 단자 (114 및 115) 를 통하여 제공되어 MOSFET (111) 을 온시키는 경우, 논리회로 출력 (901) 은 (여기서 단일 극성, 단일 쓰루(through) 스위치로 나타낸) 스위치 (902) 를 닫도록 구동한다. 다음으로 이는 가융성 부재 (108) 가 활성화되는 경우 저항기 (903) 를 통하여 양극 V 단자 (109) 를 음극 단자 (107) 에 접속하여 셀 (101) 을 방전시킨다. 비록 스위치 (902) 가 단일극성, 단일 쓰루 스위치로 나타내었지만, 예를들어 MOSFET (122) 에 대해 나타낸 배열을 이용하여 고체 스위치가 셀 (101) 의 양극과 음극 단자 (109 및 107) 를 각각 가로질러 저항기 (903) 에 접속하는데 이용될 수 있다.
하기 값들이 본 발명의 유효한 실시를 위하여 권장된다.
참조번호 유형 값
128 저항기 100K 옴
135 저항기 0.004 옴
145 저항기 1MEG 옴
801 캐패시터 2pF
802 캐패시터 2pF
903 저항기 5 K 옴
비록 단지 몇가지 실시예만이 상세히 설명하였지만, 당해 분야의 전문가들은 본 발명의 기술로부터 일탈함이 없이 많은 변경이 가능함을 명백히 알수 있을 것이다. 그러한 모든 변경은 하기 청구범위를 포함시키려는 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 제 1 셀전압 레벨을 먼저 검출하고, 만약 그 레벨이 소정의 제 1 기간동안에 존재하면, 그 레벨을 충전회로내의 MOSFET 스위치를 오프시켜 셀들로부터 충전전류를 단로하며, 또한, 제 1 셀 전압레벨보다 큰 제 2 셀전압 레벨을 검출하고, 만약 이 제 2 셀전압 레벨이 소정의 제 2 기간동안에 존재하면, 보호회로가 활성화되어 셀들로부터 충전전류를 단로시킨다. 또한, 제 2 셀전압 레벨이 소정의 제 2 기잔동안에 존재하고 보호회로가 활성화되는 경우, 셀의 단로가 뒤이어지며, 셀들이 자동으로 재접속되지 않음으로서, 과충전으로부터 전지셀을 효과적으로 보호할 수 있는 효과가 있다.

Claims (3)

  1. 과충전으로부터 하나이상의 재충전가능한 전지셀을 보호하는 장치에 있어서,
    하나이상의 재충전가능한 전지셀을 가로지르는 퍼텐셜과 소정의 제 1 값사이의 차이를 적분하는 적분기;
    상기 적분기의 출력에 응답하여, 그 적분된 차이가 적어도 소정의 제 1 주기동안에 소정의 제 2 값을 초과하는 경우에, 상기 하나이상의 재충전가능한 전지 셀과 상기 복수개의 출력노드들중의 하나의 사이에 접속된 하나이상의 스위칭 소자를 비전도상태로 바이어스시키는 논리회로; 및
    적분된 차이가 소정의 제 2 값을 계속 초과하는 경우에, 상기 하나이상의 출력노드로부터 상기 하나이상의 재충전가능한 전지셀을 접속해제하도록 상기 논리회로에 의해 구동되는 접속해제 회로를 포함하는 것을 특징으로 하는 과충전 보호장치.
  2. 제 1 항에 있어서, 상기 접속해제 회로는 상기 하나이상의 재충전가능한 전지셀과 상기 복수개의 출력노드들중의 하나 사이에 직렬로 접속된 회로 브레이크 부재를 포함하는 것을 특징으로 하는 과충전 보호장치.
  3. 제 1 항에 있어서, 상기 접속해제 회로는 상기 하나이상의 재충전가능한 전지셀과 상기 복수개의 출력노드들중의 또다른 하나 사이에 직렬로 접속된 회로 브레이크 부재를 포함하는 것을 특징으로 하는 과충전 보호장치.
KR1019970043180A 1997-02-18 1997-08-29 과충전으로부터 전지셀을 보호하기 위한 장치 및 그의 방법 KR100293742B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/801,162 1997-02-18
US08/801,162 1997-02-18
US08/801,162 US5703463A (en) 1997-02-18 1997-02-18 Methods and apparatus for protecting battery cells from overcharge

Publications (2)

Publication Number Publication Date
KR19980069913A true KR19980069913A (ko) 1998-10-26
KR100293742B1 KR100293742B1 (ko) 2001-07-12

Family

ID=25180357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970043180A KR100293742B1 (ko) 1997-02-18 1997-08-29 과충전으로부터 전지셀을 보호하기 위한 장치 및 그의 방법

Country Status (3)

Country Link
US (1) US5703463A (ko)
KR (1) KR100293742B1 (ko)
DE (1) DE19737775C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786679B1 (ko) * 1999-05-14 2007-12-21 아숙 테크놀러지스 엘엘씨 전기 가열장치 및 리셋가능 퓨즈

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742148A (en) * 1992-11-24 1998-04-21 Seiko Instruments Inc. Charge/discharge control circuit and chargeable electric power source apparatus
JP3618472B2 (ja) * 1996-07-01 2005-02-09 富士通株式会社 電池ユニット及び電池ユニットを使用する装置
SE506757C2 (sv) * 1996-07-02 1998-02-09 Ericsson Telefon Ab L M Säkringsanordning för en portabel batteridriven elektrisk apparat
MY116134A (en) * 1996-08-29 2003-11-28 Rohm Co Ltd Power supply unit
JP3753492B2 (ja) * 1997-01-29 2006-03-08 ローム株式会社 電源監視ｉｃ及び電池パック
JP3195555B2 (ja) * 1997-02-10 2001-08-06 セイコーインスツルメンツ株式会社 充放電制御回路
US6018229A (en) * 1997-06-30 2000-01-25 Compaq Computer Corporation Lithium-ion battery pack with integral switching regulator using cutoff transistor
US5883495A (en) * 1997-07-31 1999-03-16 National Semiconductor Corporation Bidirectional current control circuit suitable for controlling the charging and discharging of rechargeable battery cells
US6157171A (en) * 1998-02-10 2000-12-05 National Semiconductor Corporation Voltage monitoring circuit for rechargeable battery
JP3982078B2 (ja) * 1998-08-26 2007-09-26 ソニー株式会社 電池保護回路及び電子装置
US6268713B1 (en) * 1999-02-26 2001-07-31 Motorola, Inc. Method for Li-Ion safety switch fault detection in smart batteries
GB2349284A (en) * 1999-04-22 2000-10-25 Aea Technology Plc Preventing overcharge of lithium cells
KR100593127B1 (ko) * 1999-05-17 2006-06-26 마츠시타 덴끼 산교 가부시키가이샤 2차 전지의 보호회로 및 보호소자
US6501249B1 (en) * 1999-10-13 2002-12-31 Xicor, Inc. Battery management system
US6522104B1 (en) 1999-10-13 2003-02-18 Xicor, Inc. Method and apparatus for measurement of charge in a battery
US7039150B1 (en) 1999-10-13 2006-05-02 Xicor, Inc. Serial interface for a battery management system
US6340878B1 (en) * 1999-10-22 2002-01-22 Motorola, Inc. Silicon equivalent PTC circuit
US6519127B1 (en) 2000-10-03 2003-02-11 Compaq Computer Corporation Solid state safety relay
US6606228B1 (en) 2000-11-27 2003-08-12 Ametek, Inc. Fault detection circuit for use with a power control device
DE10103336C1 (de) * 2001-01-25 2002-12-05 Dialog Semiconductor Gmbh Lade-/Entlade-Schutzschaltung für eine wiederaufladbare Batterie
DE10137875C1 (de) * 2001-08-02 2003-04-30 Dialog Semiconductor Gmbh Lade/Entlade-Schutzschaltung
DE10158494C1 (de) * 2001-11-29 2003-08-07 Dialog Semiconductor Gmbh Lade/Entlade-Schutzschaltung
DE10203909C1 (de) * 2002-01-31 2003-11-20 Dialog Semiconductor Gmbh Lade/Entlade-Schutzschaltung für eine wiederaufladbare Batterie
US6771051B2 (en) * 2002-06-29 2004-08-03 Motorola, Inc. Thermally limited battery protection and charging circuit
US6832171B2 (en) * 2002-12-29 2004-12-14 Texas Instruments Incorporated Circuit and method for determining battery impedance increase with aging
US7605565B2 (en) * 2003-12-05 2009-10-20 Hewlett-Packard Development Company, L.P. Battery pack with protection circuit
US7253589B1 (en) 2004-07-09 2007-08-07 National Semiconductor Corporation Dual-source CMOS battery charger
US7345455B2 (en) * 2004-11-18 2008-03-18 International Business Machines Corporation Staggered backup battery charging system
US7436151B2 (en) * 2004-12-23 2008-10-14 Dell Products L.P. Systems and methods for detecting charge switching element failure in a battery system
US7518341B2 (en) * 2004-12-23 2009-04-14 Dell Product L.P. Method for verifying smart battery failures by measuring input charging voltage and associated systems
US8802183B2 (en) 2005-04-28 2014-08-12 Proteus Digital Health, Inc. Communication system with enhanced partial power source and method of manufacturing same
WO2006116718A2 (en) 2005-04-28 2006-11-02 Proteus Biomedical, Inc. Pharma-informatics system
US7342762B2 (en) * 2005-11-10 2008-03-11 Littelfuse, Inc. Resettable circuit protection apparatus
US7868432B2 (en) * 2006-02-13 2011-01-11 Fairchild Semiconductor Corporation Multi-chip module for battery power control
US7973533B2 (en) 2008-02-27 2011-07-05 Vertical Power, Inc. In-circuit testing for integrity of solid-state switches
US20090251100A1 (en) * 2008-04-02 2009-10-08 Pratt & Whitney Rocketdyne, Inc. Stackable battery module
US8279565B2 (en) * 2009-02-20 2012-10-02 Won-Door Corporation Methods and systems relating to overcurrent circuit protection
EP2424427B1 (en) 2009-04-28 2021-06-16 Otsuka Pharmaceutical Co., Ltd. Highly reliable ingestible event markers
US8307222B2 (en) * 2009-09-25 2012-11-06 Dell Products, Lp Flexible cell battery systems and methods for powering information handling systems
JP5385218B2 (ja) * 2009-11-16 2014-01-08 三星エスディアイ株式会社 二次電池の使用方法
CN102905672B (zh) 2010-04-07 2016-08-17 普罗秋斯数字健康公司 微型可吞服装置
US8541981B2 (en) 2010-11-10 2013-09-24 Texas Instruments Incorporated Low-voltage dual-power-path management architecture for rechargeable battery monitoring solutions
JP2014504902A (ja) 2010-11-22 2014-02-27 プロテウス デジタル ヘルス， インコーポレイテッド 医薬品を有する摂取可能なデバイス
US8692493B2 (en) 2011-07-08 2014-04-08 Won-Door Corporation Methods, apparatuses, and systems for speed control of a movable partition
WO2015112603A1 (en) 2014-01-21 2015-07-30 Proteus Digital Health, Inc. Masticable ingestible product and communication system therefor
US9756874B2 (en) 2011-07-11 2017-09-12 Proteus Digital Health, Inc. Masticable ingestible product and communication system therefor
BR112015008434A2 (pt) * 2012-10-18 2017-07-04 Proteus Digital Health Inc aparelho, sistema e método para otimizar adaptativamente a dissipação de potência e a potência de radiodifusão em uma fonte de alimentação para um dispositivo de comunicação
WO2014120669A1 (en) 2013-01-29 2014-08-07 Proteus Digital Health, Inc. Highly-swellable polymeric films and compositions comprising the same
WO2014144738A1 (en) 2013-03-15 2014-09-18 Proteus Digital Health, Inc. Metal detector apparatus, system, and method
US9796576B2 (en) 2013-08-30 2017-10-24 Proteus Digital Health, Inc. Container with electronically controlled interlock
US10084880B2 (en) 2013-11-04 2018-09-25 Proteus Digital Health, Inc. Social media networking based on physiologic information
US10424915B2 (en) * 2014-01-13 2019-09-24 Littelfuse, Inc. Secondary protection with permanent disable for a battery
DE102015205153A1 (de) 2015-03-23 2016-09-29 Robert Bosch Gmbh Schutzschaltung zum Ladungsausgleich von Batteriezellen einer Batterie sowie Batteriezelle
US11051543B2 (en) 2015-07-21 2021-07-06 Otsuka Pharmaceutical Co. Ltd. Alginate on adhesive bilayer laminate film
WO2017113334A1 (en) * 2015-12-31 2017-07-06 SZ DJI Technology Co., Ltd. Method and system for managing battery assembly
EP3487393A4 (en) 2016-07-22 2020-01-15 Proteus Digital Health, Inc. ELECTROMAGNETIC CAPTURE AND DETECTION OF INGERABLE EVENT MARKERS
TWI735689B (zh) 2016-10-26 2021-08-11 日商大塚製藥股份有限公司 製造含有可攝食性事件標記之膠囊之方法
JP6966864B2 (ja) * 2017-04-20 2021-11-17 エイブリック株式会社 バッテリ装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4467266A (en) * 1982-03-29 1984-08-21 Mcgraw-Edison Company Battery overcharge protection system
US4563628A (en) * 1982-10-12 1986-01-07 Baker Industries, Inc. Supervision system for monitoring the condition of a battery and a series-connected fuse
US5467005A (en) * 1992-08-11 1995-11-14 Makita Corporation Battery charger which accounts for initial surge in battery voltage and which is immune to noise during completion of charging
US5315221A (en) * 1992-11-16 1994-05-24 Eaton Corporation Motor control with contact weld sensor and interrupter
DE4311586A1 (de) * 1993-04-08 1994-10-13 Varta Batterie Verfahren zum Laden von Bleiakkumulatoren mit festgelegtem Elektrolyten
JP3161272B2 (ja) * 1994-06-03 2001-04-25 日立工機株式会社 電池の充電装置
US5469351A (en) * 1994-07-05 1995-11-21 Ford Motor Company Fault isolation in an induction motor control system
JP3298600B2 (ja) * 1994-07-26 2002-07-02 ミツミ電機株式会社 二次電池保護装置
US5640080A (en) * 1994-07-29 1997-06-17 Sanyo Electric Co., Ltd. Secondary battery charger
JPH08227730A (ja) * 1995-02-20 1996-09-03 Matsushita Electric Ind Co Ltd 電源装置及びこれを用いた集中管理型放電システム
US5602460A (en) * 1995-04-28 1997-02-11 Motorola, Inc. Overcharge current protection circuit and battery pack using same
US5637413A (en) * 1995-10-16 1997-06-10 Motorola, Inc. Overvoltage disconnect circuit for lithium ion batteries

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786679B1 (ko) * 1999-05-14 2007-12-21 아숙 테크놀러지스 엘엘씨 전기 가열장치 및 리셋가능 퓨즈

Also Published As

Publication number Publication date
KR100293742B1 (ko) 2001-07-12
US5703463A (en) 1997-12-30
DE19737775C2 (de) 2001-05-17
DE19737775A1 (de) 1998-08-27

Similar Documents

Publication Publication Date Title
KR100293742B1 (ko) 과충전으로부터 전지셀을 보호하기 위한 장치 및 그의 방법
KR101096391B1 (ko) 배터리 팩
US7667435B2 (en) Secondary battery protection circuit with over voltage transient protection
US7659699B2 (en) Battery
KR100341133B1 (ko) 충전/방전 제어회로 및 충전식 전원장치
JP3937358B2 (ja) バッテリシステム、バッテリ保護システムおよびバッテリ充電方法
US6531846B1 (en) Final discharge of a cell activated by a circuit that senses when a charging fault has occurred
KR20020066372A (ko) 충방전 제어회로와 충전식 전원장치
KR19990013384A (ko) 재충전가능한 바테리 셀의 충전 및 방전을 제어하는데 적합한양방향 전류 제어 회로
US20050285572A1 (en) Battery protection circuit
JPH11206025A (ja) 電池管理装置及びそれを用いた電池パック
JP2003174720A (ja) 二次電池の保護回路及び保護回路用ｉｃ
JPH06276696A (ja) 二次電池の過放電保護回路
JP3294754B2 (ja) 二次電池の保護回路
JP3526766B2 (ja) 過充電保護回路の機能検査方法および機能検査回路
JP2001112182A (ja) 二次電池の保護回路
JP3676935B2 (ja) 電池パック
JP3471720B2 (ja) 二次電池の保護装置及び組電池
US20050237028A1 (en) Secondary battery protection circuit with over voltage transient protection
JP3420672B2 (ja) 二次電池の保護回路
JP2605944Y2 (ja) 電池の充電システム
JP2004320924A (ja) ２次電池の過充電保護装置、電源装置及び２次電池の充電制御方法
JP2004146307A (ja) バッテリーユニット
CN211018254U (zh) 一种电池组短路保护电路装置
CA3184649A1 (en) Battery management system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 17