KR19980067562A

KR19980067562A - 모오스 트랜지스터 및 그의 제조 방법

Info

Publication number: KR19980067562A
Application number: KR1019970003654A
Authority: KR
Inventors: 이태복
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1997-02-06
Filing date: 1997-02-06
Publication date: 1998-10-15

Abstract

본 발명은 채널 길이를 최소화시키고 전기적 특성을 향상시킬 수 있는 모오스 트랜지스터 및 그의 제조 방법에 관한 것으로, 활성영역과 비활성영역이 정의된 반도체 기판상에 게이트 절연막을 사이에 두고 소정의 패턴을 갖도록 형성된 게이트 전극과, 상기 게이트 전극 양측의 활성영역에 제 1 도전형 불순물 이온을 주입하여 형성된 저농도 제 1 도전형 불순물 영역과, 상기 게이트 전극 양측의 활성영역에 제 2 도전형 불순물 이온을 주입하여 형성되어 있되, 상기 저농도 제 1 도전형 불순물 영역 내에 형성된 고농도 제 2 도전형 불순물 영역을 포함한다. 이와 같은 장치에 의해서, 채널 길이를 최소화시킬 수 있고, 소오스/드레인간의 펀치 스루현상을 억제할 수 있으며, 드레인 전류 및 내압을 증가시킬 수 있다. 아울러, 백 바이어스를 적용할 수 있다.

Description

모오스 트랜지스터 및 그의 제조 방법

본 발명은 모오스 트랜지스터 및 그의 제조 방법에 관한 것으로, 좀 더 구체적으로는 채널의 길이를 최소화시키고, 전기적 특성을 향상시키는 모오스 트랜지스터 및 그의 제조 방법에 관한 것이다.

반도체 장치의 제조 기술이 발달하고, 또한 반도체 회로의 고속화에 대한 요구를 실현시키기 위해 반도체 장치는 점차 미세화, 고집적화 되어 가고 있다.

도 1은 종래 모오스 트랜지스터의 일 예를 보이는 수직 단면도이다.

도 1을 참조하면, 반도체 기판(10)상에 게이트 산화막(12)을 사이에 두고 형성된 게이트 전극(14)과, 상기 게이트 전극(14) 양측에 형성된 게이트 스페이서(18)와, 상기 게이트 스페이서(18) 양측 하부의 반도체 기판(10)내에 형성된 LDD 구조의 소오스/드레인 영역(16, 20)을 갖는다.

이 때, 상기 LDD 구조의 소오스/드레인 영역(16, 20)은, 이온주입 각도를 다양하게 사용하는 다중 이온주입(multiple ion implantations) 공정으로 형성된 저농도의 소오스/드레인 영역(16)과, 상기 게이트 스페이서(18)를 이용하여 형성된 고농도의 소오스/드레인 영역(20)으로 구성된다.

그러나, 상술한 바와 같은 종래의 모오스 트랜지스터에 의하면, 상기 다중 이온주입 공정이 실제 반도체 장치의 생산 적용에 있어서 원가 부담을 가중시키고, 공정 시간을 증가시킴으로써 매우 비효율적이고 비실용적인 문제점이 발생된다.

또한, 상기 구조를 갖는 모오스 트랜지스터의 드레인 전극에 소정의 바이어스 전압을 인가하게 되면, 디플리션 영역(depletion region)이 고농도인 드레인 영역(16)에 비해 상대적으로 저농도인 웰 영역(well region)으로 더 많이 확장되어 소자를 스케일 다운시키는데 있어서 많은 제약을 주게 된다.

도 2는 종래 모오스 트랜지스터의 다른 예를 보이는 수직 단면도이다.

도 2를 참조하면, 반도체 기판(30)내에 형성된 n형 RESURF(Reduced SURface Field) 영역(32)과, n형 불순물 이온을 주입하여 형성된 n+형 소오스/드레인 영역(34, 36)과, p형 바디 영역(38)과, p+형 바디 바이어스(bias) 영역(40)과, 게이트 전극(41)을 포함한다.

그러나, 상술한 바와 같은 종래의 모오스 트랜지스터에 의하면, 그 구조가 기존 소자보다 복잡하고, 반도체 기판(30)에 바이어스 전압을 인가하면 소오스에도 동일한 전압이 인가되므로 백 바이어스 전압(back bias voltage)을 적용할 수 없는 문제점이 발생된다.

본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 고농도의 소오스/드레인 영역의 확산을 억제할 수 있고, 따라서 채널 길이를 최소화 할 수 있는 모오스 트랜지스터를 제공함에 그 목적이 있다.

본 발명의 다른 목적은, 소오스/드레인간의 펀치 스루현상을 억제할 수 있고, 드레인 전류 및 내압(breakdown voltage)을 증가시킬 수 있으며, 백 바이어스를 적용할 수 있는 모오스 트랜지스터를 제공함에 있다.

도 1은 종래 모오스 트랜지스터의 일 예를 보이는 수직 단면도;

도 2는 종래 모오스 트랜지스터의 다른 예를 보이는 수직 단면도;

도 3은 본 발명의 1 실시예에 따른 모오스 트랜지스터의 구조를 상세히 보이는 수직 단면도;

도 4A 내지 도 4D는 본 발명의 1 실시예에 따른 모오스 트랜지스터의 제조 방법을 순차적으로 보이는 공정도;

도 5는 본 발명의 2 실시예에 따른 모오스 트랜지스터의 구조를 상세히 보이는 수직 단면도;

도 6A 내지 도 6D는 본 발명의 2 실시예에 따른 모오스 트랜지스터의 제조 방법을 순차적으로 보이는 공정도.

도 7은 본 발명의 2 실시예에 따른 모오스 트랜지스터의 다른 구조를 상세히 보이는 수직 단면도.

* 도면의 주요 부분에 대한 부호의 설명

100 : 반도체 기판 106 : 필드산화막

110 : 게이트 절연막 112 : 게이트 전극

116, 117, 117a : p-형 불순물 영역 117b : n-형 불순물 영역

118, 118a, 118b : n+형 소오스/드레인 영역

(구성)

상술한 바와 같은 목적을 달성하기 위한 본 발명에 의하면, 모오스 트랜지스터는, 활성영역과 비활성영역이 정의된 반도체 기판상에 게이트 절연막을 사이에 두고 소정의 패턴을 갖도록 형성된 게이트 전극과; 상기 게이트 전극 양측의 활성영역에 제 1 도전형 불순물 이온을 주입하여 형성된 저농도 제 1 도전형 불순물 영역과; 상기 게이트 전극 양측의 활성영역에 제 2 도전형 불순물 이온을 주입하여 형성되어 있되, 상기 저농도 제 1 도전형 불순물 영역 내에 형성된 고농도 제 2 도전형 불순물 영역을 포함한다.

이 장치의 바람직한 실시예에 있어서, 상기 반도체 기판은 n형 및 p형 중 어느 하나이다.

이 장치의 바람직한 실시예에 있어서, 상기 저농도 제 1 도전형 불순물 영역은 상기 게이트 전극 하부의 채널이 형성될 영역을 포함한다.

이 장치의 바람직한 실시예에 있어서, 상기 저농도 제 1 도전형 불순물 영역은 p-형 영역이고, 상기 고농도 제 2 도전형 불순물 영역은 n+형 영역이다.

이 장치의 바람직한 실시예에 있어서, 상기 저농도 제 1 도전형 불순물 영역은 n-형 영역이고, 상기 고농도 제 2 도전형 불순물 영역은 p+형 영역이다.

이 장치의 바람직한 실시예에 있어서, 상기 고농도 제 2 도전형 불순물 영역은 상기 게이트 전극 및 상기 저농도 제 1 도전형 불순물 영역에 의해 자기정렬 된다.

이 장치의 바람직한 실시예에 있어서, 상기 고농도 제 2 도전형 불순물 영역은 소오스/드레인 영역이다.

상술한 목적을 달성하기 위한 본 발명에 의하면, 모오스 트랜지스터의 제조 방법은, 활성영역과 비활성영역이 정의된 반도체 기판상에 게이트 절연막을 사이에 두고 소정의 패턴을 갖도록 게이트 전극을 형성하는 공정과; 상기 게이트 전극 양측의 활성영역에 제 1 및 제 2 도전형 불순물 이온을 순차적으로 주입하는 공정과; 상기 제 1 및 제 2 도전형 불순물 이온을 활성화시켜서 상기 게이트 전극 양측의 활성영역 내에 저농도 제 1 도전형 불순물 영역 및 상기 저농도 제 1 도전형 불순물 영역 내에 고농도 제 2 도전형 불순물 영역을 형성하는 공정을 포함한다.

이 방법의 바람직한 실시예에 있어서, 상기 반도체 기판은 n형 및 p형 중 어느 하나이다.

이 방법의 바람직한 실시예에 있어서, 상기 저농도 제 1 도전형 불순물 영역은 p-형 영역이고, 상기 고농도 제 2 도전형 불순물 영역은 n+형 영역이다.

이 방법의 바람직한 실시예에 있어서, 상기 저농도 제 1 도전형 불순물 영역은 n-형 영역이고, 상기 고농도 제 2 도전형 불순물 영역은 p+형 영역이다.

이 방법의 바람직한 실시예에 있어서, 상기 고농도 제 2 도전형 불순물 영역은 상기 게이트 전극 및 상기 저농도 제 1 도전형 불순물 영역에 의해 자기정렬 된다.

이 방법의 바람직한 실시예에 있어서, 상기 고농도 제 2 도전형 불순물 영역은 소오스/드레인 영역이다.

상술한 목적을 달성하기 위한 본 발명에 의하면, 모오스 트랜지스터는, 활성영역과 비활성영역이 정의된 반도체 기판상에 게이트 절연막을 사이에 두고 형성된 게이트 전극과; 상기 게이트 전극 일측의 활성영역에 제 1 도전형 불순물 이온을 주입하여 형성되어 있되, 상기 게이트 전극 하부의 채널이 형성될 영역을 포함하도록 형성된 저농도 제 1 도전형 불순물 영역과; 상기 게이트 전극 양측의 활성영역에 제 2 도전형 불순물 이온을 주입하여 고농도 제 2 도전형 불순물 영역을 형성하되, 일 고농도 제 2 도전형 불순물 영역은 상기 저농도 제 1 도전형 불순물 영역내에 형성된 고농도 제 2 도전형 불순물 영역을 포함한다.

상술한 목적을 달성하기 위한 본 발명에 의하면, 모오스 트랜지스터의 제조 방법은, 활성영역과 비활성영역이 정의된 반도체 기판상에 게이트 절연막을 사이에 두고 소정의 패턴을 갖도록 게이트 전극을 형성하는 공정과; 상기 게이트 전극 일측의 활성영역에 제 1 도전형 불순물 이온을 주입하는 공정과; 상기 게이트 전극 양측의 활성영역에 제 2 도전형 불순물 이온을 주입하는 공정과; 상기 제 1 및 제 2 도전형 불순물 이온을 활성화시켜서 저농도 제 1 도전형 불순물 영역 및 고농도 제 2 도전형 불순물 영역을 형성하는 공정을 포함한다.

상술한 목적을 달성하기 위한 본 발명에 의하면, 활성영역과 비활성영역이 정의된 반도체 기판상에 게이트 절연막을 사이에 두고 형성된 게이트 전극과; 상기 게이트 전극 일측의 활성영역에 제 1 도전형 불순물 이온을 주입하여 형성된 저농도 제 1 도전형 불순물 영역과; 상기 게이트 전극 타측의 활성영역에 제 2 도전형 불순물 이온을 주입하여 형성된 저농도 제 2 도전형 불순물 영역과; 상기 저농도 제 1 및 제 2 도전형 불순물 영역은 상기 게이트 전극 하부의 중심부로부터 각각 상기 게이트 전극의 일측 및 타측의 활성영역에 형성되어 있고, 상기 게이트 전극 양측의 활성영역에 제 2 도전형 불순물 이온을 주입하여 형성된 고농도 제 2 도전형 불순물 영역을 포함한다.

이 장치의 바람직한 실시예에 있어서, 상기 저농도 제 1 도전형 불순물 영역은 p-형 영역이고, 상기 저농도 제 2 도전형 불순물 영역은 n-형 영역이다.

이 장치의 바람직한 실시예에 있어서, 상기 저농도 제 1 도전형 불순물 영역은 n-형 영역이고, 상기 저농도 제 2 도전형 불순물 영역은 p-형 영역이다.

이 장치의 바람직한 실시예에 있어서, 상기 고농도 제 2 도전형 불순물 영역은 p+형 영역과 n+형 영역 중 어느 하나이다.

이 장치의 바람직한 실시예에 있어서, 상기 고농도 제 2 도전형 불순물 영역은 상기 게이트 전극과 상기 저농도 제 1 및 제 2 도전형 불순물 영역에 의해 자기정렬 된다.

상술한 목적을 달성하기 위한 본 발명에 의하면, 모오스 트랜지스터의 제조 방법은, 활성영역과 비활성영역이 정의된 반도체 기판상에 게이트 절연막을 사이에 두고 소정의 패턴을 갖도록 게이트 전극을 형성하는 공정과; 상기 게이트 전극 일측의 활성영역에 저농도 제 1 도전형 불순물 이온을 주입하는 공정과; 상기 게이트 전극 타측의 활성영역에 저농도 제 2 도전형 불순물 이온을 주입하는 공정과; 상기 게이트 전극 양측의 활성영역에 고농도 제 2 도전형 불순물 이온을 주입하는 공정과; 상기 저농도 제 1 및 제 2 도전형 불순물 이온과 상기 고농도 제 2 도전형 불순물 이온을 활성화시켜서 저농도 제 1 및 제 2 도전형 불순물 영역 및 고농도 제 2 도전형 불순물 영역을 형성하는 공정을 포함한다.

이 방법의 바람직한 실시예에 있어서, 상기 저농도 제 1 도전형 불순물 영역은 p-형 영역이고, 상기 저농도 제 2 도전형 불순물 영역은 n-형 영역이다.

이 방법의 바람직한 실시예에 있어서, 상기 저농도 제 1 도전형 불순물 영역은 n-형 영역이고, 상기 저농도 제 2 도전형 불순물 영역은 p-형 영역이다.

이 방법의 바람직한 실시예에 있어서, 상기 고농도 제 2 도전형 불순물 영역은 p+형 영역과 n+형 영역 중 어느 하나이다.

이 방법의 바람직한 실시예에 있어서, 상기 고농도 제 2 도전형 불순물 영역은 상기 게이트 전극과 상기 저농도 제 1 및 제 2 도전형 불순물 영역에 의해 자기정렬 된다.

(작용)

이와 같은 장치 및 제조 방법에 의해서, 숏 채널을 형성할 수 있고, 모오스 트랜지스터의 전기적 특성을 향상시킬 수 있다.

(실시예)

이하, 도 3 내지 도 7을 참조하여 본 발명의 실시예를 상세히 설명한다.

도 6A 내지 도 6D에 있어서, 도 4A 내지 도 4D에 도시된 모오스 트랜지스터의 구성 요소와 동일한 기능을 갖는 구성 요소에 대해서는 동일한 참조 번호를 병기한다.

(실시예 1)

도 3은 본 발명의 1실시예에 따른 모오스 트랜지스터의 구조를 상세히 보이는 수직 단면도이다.

도 3을 참조하면, 본 발명의 1실시예에 따른 모오스 트랜지스터는, n형 모오스 트랜지스터인 경우, 활성영역(a)과 비활성영역(b)이 정의된 반도체 기판(100)상에 게이트 절연막(110)을 사이에 두고 소정의 패턴을 갖도록 형성된 게이트 전극(112)과, 상기 게이트 전극(112) 양측의 활성영역(a)에 p형 불순물 이온을 주입하여 형성되어 있되, 상기 게이트 전극(112) 하부의 채널이 형성될 영역을 포함하여 형성된 p-형 불순물 영역(116)과, 상기 게이트 전극(112) 양측의 활성영역(a)에 n형 불순물 이온을 주입하여 형성되어 있되, 상기 p-형 불순물 영역(116)내에 형성된 n+형 소오스/드레인 영역(118)을 포함하는 구조를 갖는다.

또한, 본 발명에 따른 모오스 트랜지스터는, 상기 게이트 전극이 형성될 영역을 포함하여 상기 활성영역(a)에 p형 불순물 이온을 주입하여 형성된 p웰 영역(108a)과, 상기 게이트 전극 양측에 형성된 게이트 스페이서(114)와, 상기 반도체 기판(100)상에 형성된 층간 절연막들(120, 122)을 관통하여 상기 n+형 소오스/드레인 영역과 전기적으로 접속되도록 형성된 소오스/드레인 전극(126)을 더 포함한다.

이 때, 상기 p웰 영역(108a)은 n웰 영역으로 대체될 수 있다.

한 편, 상기 모오스 트랜지스터가 p형 모오스 트랜지스터인 경우, 상기 p-형 불순물 영역(116) 및 n+형 소오스/드레인 영역(118)은 각각 n-형 불순물 영역 및 p+형 소오스/드레인 영역으로 대체되며 또한, 상기 p웰 영역(108a)은 그대로 두거나 n웰 영역으로 대체가 가능하다.

그리고, 웰 영역을 사용하지 않고 n형 및 p형 중 어느 하나인 반도체 기판을 사용하여 각각 n형 및 p형 모오스 트랜지스터를 형성할 수 있다.

이 때, 상기 p형 및 n형 불순물 이온은 각각 B(boron) 및 As(arsenic)이다. 그리고, 상기 p-형 불순물 영역(116)은, 상기 게이트 전극(112) 하부의 채널이 형성될 영역을 포함하며, 상기 n+형 소오스/드레인 영역(118)은, 상기 게이트 전극(112) 및 상기 p-형 불순물 영역(116)에 의해 자기정렬(self-align) 된다.

도 4A 내지 도 4D는 본 발명의 1 실시예에 따른 모오스 트랜지스터의 제조 방법을 순차적으로 보이는 공정도이다.

먼저, 도 4A를 참조하면, 반도체 기판(100)상에 약 200Å의 제 1 패드산화막(102)을 형성한다.

그리고, 도 4B에 있어서, 상기 반도체 기판(100)상에 활성영역(a) 및 비활성영역(b)을 정의하여 약 1000Å의 질화막 패턴(104)을 형성한 후, 상기 질화막 패턴(104)을 마스크로 사용하여 LOCOS 공정을 수행하여 약 5000Å의 필드산화막(106)을 형성한다.

다음, 도 4C에 있어서, 상기 제 1 패드산화막(102)과 상기 질화막 패턴(104)을 제거한 후, 상기 활성영역(a)상에 약 120Å의 제 2 패드산화막(도면에 미도시)을 형성한다. 그리고, 상기 활성영역(a)에 p형 불순물 이온을 주입하여 상기 활성영역(a)내에 p웰 영역(108)을 형성한다. 이 때, 상기 p웰 영역(108)은 n형 모오스 트랜지스터 제조시 사용되고, n웰 영역으로 대체가 가능하며, 상기 모오스 트랜지스터가 p형 모오스 트랜지스터인 경우 n웰 영역은 p웰 영역으로 대체가 가능하다.

그리고, 웰 영역을 사용하지 않고 n형 및 p형 중 어느 하나인 반도체 기판을 사용하여 n형 또는 p형 모오스 트랜지스터를 형성할 수 있다.

이어서, 상기 제 2 패드산화막(도면에 미도시)을 제거한 후, 상기 활성영역(a)상에 약 70Å의 게이트 산화막(110)을 사이에 두고 게이트 전극(112)을 형성한다. 이 때, 상기 게이트 전극(112)은 상기 게이트 산화막(110)상에 형성된 약 2000Å의 폴리실리콘을 소정의 불순물 이온으로 도핑한 후 소정의 포토레지스트 패턴을 사용하여 식각함으로써 형성된다.

마지막으로, 상기 활성영역(a)상에 약 500Å의 산화막을 형성한 후, 이를 식각하여 게이트 스페이서(114)를 형성하고, 상기 게이트 스페이서(114) 양측의 활성영역(a)에 p형 불순물 이온 및 n형 불순물 이온을 순차적으로 주입한 후, 상기 불순물 이온들을 활성화시키면, 도 4D에 도시된 바와 같이, p-형 불순물 영역(116) 및 n+형 소오스/드레인 영역(118)이 형성된다.

여기서, 상기 게이트 스페이서(114)를 사용하지 않고도 적절한 확산 공정을 통해 상기 p-형 불순물 영역(116) 및 n+형 소오스/드레인 영역(118)을 형성할 수 있다.

한 편, 상기 모오스 트랜지스터가 p형 모오스 트랜지스터인 경우, 상기 p-형 불순물 영역(116) 및 n+형 소오스/드레인 영역(118)은 각각 n-형 불순물 영역 및 p+형 소오스/드레인 영역으로 대체된다.

이 때, 상기 p형 및 n형 불순물 이온은 각각 B 및 As 이며, 이들 두 불순물 이온은 서로 다른 확산 속도를 갖는다. 여기서, 확산 계수의 차이로 상기 소오스/드레인 영역(118) 하부에 형성된 상기 p-형 불순물 영역(116)은, 상기 n+형 소오스/드레인 영역(118)의 확장을 억제하는 역할을 하여 얕은(shallow) 소오스/드레인 접합이 형성되도록 한다. 또한, 상기 게이트 전극(112)과 상기 n+형 소오스/드레인 영역(118)의 오버랩을 최소화시킴으로써 숏 채널 형성을 용이하게 하고, 드레인 저항을 감소시키며, 소오스/드레인간의 펀치 스루현상을 억제하는 역할을 하게 된다.

그리고, 이 기술 분야에서 잘 알려진 공정을 수행하여 층간 절연막인 HTO(High Temperature Oxide)막(120) 및 BPSG막(Boron Phosphorous Silicate Glass)(122)을 형성하고, 소오스/드레인 콘택홀(124, 125)을 형성한 후, 상기 소오스/드레인 콘택홀(124, 125)을 통해 상기 n+형 소오스/드레인 영역(118)과 전기적으로 접속되도록 소오스/드레인 전극(126)을 형성하면 도 3에 도시된 바와 같은 모오스 트랜지스터가 형성된다.

(실시예 2)

도 5는 본 발명의 2 실시예에 따른 모오스 트랜지스터의 구조를 상세히 보이는 수직 단면도이다.

도 5를 참조하면, 본 발명의 2 실시예에 따른 모오스 트랜지스터는, n형 모오스 트랜지스터의 경우, 활성영역(a)과 비활성영역(b)이 정의된 반도체 기판(100)상에 게이트 절연막(110)을 사이에 두고 형성된 게이트 전극(112)과, 상기 게이트 전극(112) 일측의 활성영역(a)에 p형 불순물 이온을 주입하여 형성되어 있되, 상기 게이트 전극(112) 하부의 채널이 형성될 영역을 포함하도록 형성된 p-형 불순물 영역(117)과, 상기 게이트 전극(112) 양측의 활성영역(a)에 n형 불순물 이온을 주입하여 n+형 소오스/드레인 영역(118a, 118b)을 형성하되, 일 n+형 소오스/드레인 영역(118b)은 상기 p형 불순물 영역(117)내에 형성된 n+형 소오스/드레인 영역(118a, 118b)을 포함한다.

또한, 본 발명에 따른 모오스 트랜지스터는, 상기 반도체 기판(100)내에 형성된 p웰 영역(101)과, 상기 게이트 전극(112) 양측에 형성된 게이트 스페이서(114)와, 상기 반도체 기판(100)상에 형성된 제 1 및 제 2 절연막(120, 122)을 관통하여 상기 n+형 소오스/드레인 영역(118a, 118b)과 전기적으로 접속되도록 형성된 소오스/드레인 전극(126)을 더 포함한다.

이 때, 상기 p웰 영역(101)은 n웰 영역으로 대체될 수 있다.

한 편, 상기 모오스 트랜지스터가 p형 모오스 트랜지스터인 경우, 상기 p-형 불순물 영역(117) 및 n+형 소오스/드레인 영역(118a, 118b)은 각각 n-형 불순물 영역 및 p+형 소오스/드레인 영역으로 대체되며 또한, 상기 p웰 영역(101)은 그대로 두거나 n웰 영역으로 대체가 가능하다.

그리고, 웰 영역을 사용하지 않고 n형 및 p형 중 어느 하나인 반도체 기판을 사용하여 각각 n형 또는 p형 모오스 트랜지스터를 형성할 수 있다.

이 때, 상기 p형 및 n형 불순물 이온은 각각 B 및 As 이고, 상기 n+형 소오스/드레인 영역(118a, 118b)은, 상기 게이트 전극(112) 및 상기 p-형 불순물 영역(117)에 의해 자기정렬 된다.

도 6A 내지 도 6D는 본 발명의 2 실시예에 따른 모오스 트랜지스터의 제조 방법을 순차적으로 보이는 공정도이다.

먼저, 도 6A를 참조하면, 반도체 기판(100)상에 약 200Å의 제 1 패드산화막(102)을 형성한 후, p형 불순물 이온을 주입하여 p웰 영역(101)을 형성한다. 이 때, 상기 p웰 영역(101)은 n형 모오스 트랜지스터 제조시 사용되고, n웰 영역으로 대체가 가능하며, 상기 모오스 트랜지스터가 p형 모오스 트랜지스터인 경우 n웰 영역은 p웰 영역으로 대체가 가능하다.

다음, 도 6B에 있어서, 상기 반도체 기판(100)상에 활성영역(a) 및 비활성영역(b)을 정의하여 약 1000Å의 질화막 패턴(104)을 형성한 후, 상기 질화막 패턴(104)을 마스크로 사용하여 LOCOS 공정을 수행하여 약 5000Å의 필드산화막(106)을 형성한다.

이어서, 도 6C에 있어서, 상기 제 1 패드산화막(102)과 상기 질화막 패턴(104)을 제거한 후, 상기 활성영역(a)상에 약 70Å의 게이트 산화막(110)을 사이에 두고 게이트 전극(112)을 형성한다. 이 때, 상기 게이트 전극(112)은 소정의 불순물 이온으로 도핑된 폴리실리콘막 또는 상기 도핑된 폴리실리콘막과 실리사이드막이 적층된 다층막으로 형성된다.

마지막으로, 상기 활성영역(a)상에 약 500Å의 산화막을 형성한 후, 이를 식각하여 게이트 스페이서(114)를 형성하고, 상기 게이트 스페이서(114) 일측의 활성영역(a)에 p형 불순물 이온을 주입하고, 이어서 상기 게이트 스페이서(114) 양측에 n형 불순물 이온을 주입한 후, 상기 불순물 이온들을 활성화시키면 도 6D에 도시된 바와 같이, p-형 불순물 영역(117) 및 n+형 소오스/드레인 영역(118a, 118b)이 형성된다.

여기서, 상기 게이트 스페이서(114)를 사용하지 않고도 적절한 확산 공정을 통해 상기 p-형 불순물 영역(117) 및 n+형 소오스/드레인 영역(118a, 118b)을 형성할 수 있다.

한 편, 상기 모오스 트랜지스터가 p형 모오스 트랜지스터인 경우, 상기 p-형 불순물 영역(117) 및 n+형 소오스/드레인 영역(118a, 118b)은 각각 n-형 불순물 영역 및 p+형 소오스/드레인 영역으로 대체된다.

이 때, 상기 p형 및 n형 불순물 이온은 각각 B 및 As 이며, 이들 두 불순물은 서로 다른 확산 속도를 갖는다. 여기서, 확산 계수의 차이로 상기 소오스/드레인 영역(118a) 하부에 형성된 상기 p-형 불순물 영역(117)은, 상기 n+형 소오스/드레인 영역(118a)의 확장을 억제하는 역할을 하여 얕은 소오스/드레인 접합이 형성되도록 한다. 또한, 상기 게이트 전극(112)과 상기 n+형 소오스/드레인 영역(118a, 118b)의 오버랩을 최소화시킴으로써 숏 채널 형성을 용이하게 하고, 드레인 저항을 감소시키며, 소오스/드레인간의 펀치 스루현상을 억제하는 역할을 하게 된다.

그리고, 이 기술 분야에서 잘 알려진 공정을 수행하여 층간 절연막인 HTO막(120) 및 BPSG막(122)을 형성하고, 소오스/드레인 콘택홀(124, 125)을 형성한 후, 상기 소오스/드레인 콘택홀(124, 125)을 통해 상기 n+형 소오스/드레인 영역(118a, 118b)과 전기적으로 접속되도록 소오스/드레인 전극(126)을 형성하면 도 5에 도시된 바와 같이 소오스 또는 드레인 하부에 p-형 불순물 영역(117)을 갖는 모오스 트랜지스터가 형성된다.

도 7은 본 발명의 2 실시예에 따른 모오스 트랜지스터의 다른 구조를 상세히 보이는 수직 단면도이다.

도 7을 참조하면, 본 발명의 2 실시예에 따른 모오스 트랜지스터는, 활성영역(a)과 비활성영역(b)이 정의된 반도체 기판(100)상에 게이트 절연막(110)을 사이에 두고 형성된 게이트 전극(112)과, 상기 게이트 전극(112) 일측의 활성영역(a)에 p형 불순물 이온을 주입하여 형성된 p-형 불순물 영역(117a)과, 상기 게이트 전극(112) 타측의 활성영역(a)에 n형 불순물 이온을 주입하여 형성된 n-형 불순물 영역(117b)과, 상기 p-형 및 n-형 불순물 영역(117a, 117b)은 상기 게이트 전극(112) 하부의 중심부로부터 각각 상기 게이트 전극(112)의 일측 및 타측의 활성영역(a)에 형성되어 있고, 상기 게이트 전극(112) 양측의 활성영역(a)에 n형 불순물 이온을 주입하여 형성된 n+형 소오스/드레인 영역(118a, 118b)을 포함한다.

또한, 본 발명에 따른 모오스 트랜지스터는, 상기 반도체 기판(100)내에 형성된 p웰 영역(101)과, 상기 게이트 전극(112) 양측에 형성된 게이트 스페이서(114)를 더 포함한다.

이 때, 상기 p웰 영역(101)은 n웰 영역으로 대체될 수 있다.

한 편, 상기 모오스 트랜지스터가 p형 모오스 트랜지스터인 경우, n+형 소오스/드레인 영역(118a, 118b)은 p+형 소오스/드레인 영역으로 대체되며 또한, 상기 p웰 영역(101)은 그대로 두거나 n웰 영역으로 대체가 가능하다.

그리고, 웰 영역을 사용하지 않고 n형 및 p형 중 어느 하나인 반도체 기판을 사용하여 상기 n형 또는 p형 모오스 트랜지스터를 형성할 수 있다.

이 때, 상기 p-형 불순물 영역(117a) 형성을 위해 주입된 p형 불순물 이온은 B이고, 상기 n-형 불순물 영역(117b) 형성을 위해 주입된 n형 불순물 이온은 P(Phosphorus)이며, 상기 n+형 불순물 영역(118a, 118b) 형성을 위해 주입된 n형 불순물 이온은 As 이다. 그리고, 상기 n+형 소오스/드레인 영역(118a, 118b)은, 상기 게이트 전극(112)과, 상기 p-형 및 n-형 불순물 영역(117a, 117b)에 의해 자기정렬 된다.

상술한 바와 같은 본 발명의 2 실시예에 따른 모오스 트랜지스터의 다른 구조에 대한 제조 방법은 다음과 같다.

먼저, 상기 도 6C에 도시된 바와 같이, 게이트 전극(112)을 형성한 후, 게이트 스페이서(114)를 형성하고, 상기 게이트 전극(112)의 일측 및 타측의 활성영역(a)에 각각 저농도 p형 불순물 이온 및 저농도 n형 불순물 이온을 주입하며, 이어서 상기 게이트 전극(112) 양측의 활성영역(a)에 고농도 n형 불순물 이온을 주입한다. 다음, 상기 불순물 이온들을 활성화 시키면 도 7에 도시된 바와 같이, p-형 불순물 영역(117a) 및 n-형 불순물 영역(117b), 그리고 n+형 소오스/드레인 영역(118a, 118b)이 형성된다.

이 때, 상기 게이트 스페이서(114)를 사용하지 않고도 적절한 확산 공정을 통해 상기 게이트 전극(112) 하부의 중심부로부터 각각 상기 게이트 전극(112)의 일측 및 타측의 활성영역(a)에 상기 p-형 및 n-형 불순물 영역(117a, 117b)을 형성할 수 있고, 상기 p-형 및 n-형 불순물 영역(117a, 117b)내에 상기 n+형 불순물 영역(118a, 118b)을 형성할 수 있다.

한 편, 상기 모오스 트랜지스터가 p형 모오스 트랜지스터인 경우, n+형 소오스/드레인 영역(118a, 118b)은 p+형 소오스/드레인 영역으로 대체된다.

이 때, 상기 p-형 불순물 영역(117a) 형성을 위해 주입된 p형 불순물 이온은 B이고, 상기 n-형 불순물 영역(117b) 형성을 위해 주입된 n형 불순물 이온은 P이며, 상기 n+형 불순물 영역(118a, 118b) 형성을 위해 주입된 n형 불순물 이온은 As 이다. 그리고, 상기 n+형 소오스/드레인 영역(118a, 118b)은, 상기 게이트 전극(112)과, 상기 p-형 및 n-형 불순물 영역(117a, 117b)에 의해 자기정렬 된다.

상술한 바와 같은 모오스 트랜지스터 및 제조 방법에 의해서, 고농도의 소오스/드레인 영역의 확산을 억제함으로써 채널 길이를 최소화 할 수 있고, 소오스/드레인간의 펀치 스루현상을 억제할 수 있으며, 드레인 전류 및 내압을 증가시킬 수 있는 효과가 있다. 아울러, 백 바이어스를 적용할 수 있는 효과가 있다.

Claims

활성영역(a)과 비활성영역(b)이 정의된 반도체 기판(100)상에 게이트 절연막(110)을 사이에 두고 소정의 패턴을 갖도록 형성된 게이트 전극(112)과;

상기 게이트 전극(112) 양측의 활성영역(a)에 제 1 도전형 불순물 이온을 주입하여 형성된 저농도 제 1 도전형 불순물 영역(116)과;

상기 게이트 전극(112) 양측의 활성영역(a)에 제 2 도전형 불순물 이온을 주입하여 형성되어 있되, 상기 저농도 제 1 도전형 불순물 영역(116)내에 형성된 고농도 제 2 도전형 불순물 영역(118)을 포함하는 모오스 트랜지스터.
제 1 항에 있어서,

상기 반도체 기판(100)은 n형 및 p형 중 어느 하나인 모오스 트랜지스터.
제 1 항에 있어서,

상기 저농도 제 1 도전형 불순물 영역(116)은 상기 게이트 전극(112) 하부의 채널 이 형성될 영역을 포함하는 모오스 트랜지스터.
제 1 항에 있어서,

상기 저농도 제 1 도전형 불순물 영역(116)은 p-형 영역이고, 상기 고농도 제 2 도전형 불순물 영역(118)은 n+형 영역인 모오스 트랜지스터.
제 1 항에 있어서,

상기 저농도 제 1 도전형 불순물 영역(116)은 n-형 영역이고, 상기 고농도 제 2 도전형 불순물 영역(118)은 p+형 영역인 모오스 트랜지스터.
제 1 항에 있어서,

상기 고농도 제 2 도전형 불순물 영역(118)은 상기 게이트 전극(112) 및 상기 저농도 제 1 도전형 불순물 영역(116)에 의해 자기정렬 되는 모오스 트랜지스터.
제 1 항에 있어서,

상기 고농도 제 2 도전형 불순물 영역(118)은 소오스/드레인 영역인 모오스 트랜지스터.
활성영역(a)과 비활성영역(b)이 정의된 반도체 기판(100)상에 게이트 절연막(110)을 사이에 두고 소정의 패턴을 갖도록 게이트 전극(112)을 형성하는 공정과;

상기 게이트 전극(112) 양측의 활성영역(a)에 제 1 및 제 2 도전형 불순물 이온을 순차적으로 주입하는 공정과;

상기 제 1 및 제 2 도전형 불순물 이온을 활성화시켜서 상기 게이트 전극(112) 양측의 활성영역(a)내에 저농도 제 1 도전형 불순물 영역(116) 및 상기 저농도 제 1 도전형 불순물 영역(116)내에 고농도 제 2 도전형 불순물 영역(118)을 형성하는 공정을 포함하는 모오스 트랜지스터의 제조 방법.
제 8 항에 있어서,

상기 반도체 기판(100)은 n형 및 p형 중 어느 하나인 모오스 트랜지스터의 제조 방법.
제 8 항에 있어서,

상기 저농도 제 1 도전형 불순물 영역(116)은 p-형 영역이고, 상기 고농도 제 2 도전형 불순물 영역(118)은 n+형 영역인 모오스 트랜지스터의 제조 방법.
제 8 항에 있어서,

상기 저농도 제 1 도전형 불순물 영역(116)은 n-형 영역이고, 상기 고농도 제 2 도전형 불순물 영역(118)은 p+형 영역인 모오스 트랜지스터의 제조 방법.
제 8 항에 있어서,

상기 고농도 제 2 도전형 불순물 영역(118)은 상기 게이트 전극(112) 및 상기 저농도 제 1 도전형 불순물 영역(116)에 의해 자기정렬 되는 모오스 트랜지스터의 제조 방법.
제 8 항에 있어서,

상기 고농도 제 2 도전형 불순물 영역(118)은 소오스/드레인 영역인 모오스 트랜지스터의 제조 방법.
활성영역(a)과 비활성영역(b)이 정의된 반도체 기판(100)상에 게이트 절연막(110)을 사이에 두고 형성된 게이트 전극(112)과;

상기 게이트 전극(112) 일측의 활성영역(a)에 제 1 도전형 불순물 이온을 주입하여 형성되어 있되, 상기 게이트 전극(112) 하부의 채널이 형성될 영역을 포함하도록 형성된 저농도 제 1 도전형 불순물 영역(117)과;

상기 게이트 전극(112) 양측의 활성영역(a)에 제 2 도전형 불순물 이온을 주입하여 고농도 제 2 도전형 불순물 영역(118a, 118b)을 형성하되, 일 고농도 제 2 도전형 불순물 영역(118a)은 상기 저농도 제 1 도전형 불순물 영역(117)내에 형성된 고농도 제 2 도전형 불순물 영역(118a, 118b)을 포함하는 모오스 트랜지스터.
제 14 항에 있어서,

상기 반도체 기판(100)은 n형 및 p형 중 어느 하나인 모오스 트랜지스터.
제 14 항에 있어서,

상기 저농도 제 1 도전형 불순물 영역(117)은 p-형 영역이고, 상기 고농도 제 2 도전형 불순물 영역(118a, 118b)은 n+형 영역인 모오스 트랜지스터.
제 14항에 있어서,

상기 저농도 제 1 도전형 불순물 영역(117)은 n-형 영역이고, 상기 고농도 제 2 도전형 불순물 영역(118a, 118b)은 p+형 영역인 모오스 트랜지스터.
제 14 항에 있어서,

상기 고농도 제 2 도전형 불순물 영역(118a, 118b)은 상기 게이트 전극(112) 및 상기 저농도 제 1 도전형 불순물 영역(117)에 의해 자기정렬 되는 모오스 트랜지스터.
제 14 항에 있어서,

상기 고농도 제 2 도전형 불순물 영역(118a, 118b)은 소오스/드레인 영역인 모오스 트랜지스터.
활성영역(a)과 비활성영역(b)이 정의된 반도체 기판(100)상에 게이트 절연막(110)을 사이에 두고 소정의 패턴을 갖도록 게이트 전극(112)을 형성하는 공정과;

상기 게이트 전극(112) 일측의 활성영역(a)에 제 1 도전형 불순물 이온을 주입하는 공정과;

상기 게이트 전극(112) 양측의 활성영역(a)에 제 2 도전형 불순물 이온을 주입하는 공정과;

상기 제 1 및 제 2 도전형 불순물 이온을 활성화시켜서 저농도 제 1 도전형 불순물 영역(117) 및 고농도 제 2 도전형 불순물 영역(118a, 118b)을 형성하는 공정을 포함하는 모오스 트랜지스터의 제조 방법.
제 20 항에 있어서,

상기 반도체 기판(100)은 n형 및 p형 중 어느 하나인 모오스 트랜지스터의 제조 방법.
제 20 항에 있어서,

상기 저농도 제 1 도전형 불순물 영역(117)은 p-형 영역이고, 상기 고농도 제 2 도전형 불순물 영역(118a, 118b)은 n+형 영역인 모오스 트랜지스터의 제조 방법.
제 20 항에 있어서,

상기 저농도 제 1 도전형 불순물 영역(117)은 n-형 영역이고, 상기 고농도 제 2 도전형 불순물 영역(118a, 118b)은 p+형 영역인 모오스 트랜지스터의 제조 방법.
제 20 항에 있어서,

상기 고농도 제 2 도전형 불순물 영역(118a, 118b)은 상기 게이트 전극(112) 및 상기 저농도 제 1 도전형 불순물 영역(117)에 의해 자기정렬 되는 모오스 트랜지스터의 제조 방법.
제 20 항에 있어서,

상기 고농도 제 2 도전형 불순물 영역(118a, 118b)은 소오스/드레인 영역인 모오스 트랜지스터의 제조 방법.
활성영역(a)과 비활성영역(b)이 정의된 반도체 기판(100)상에 게이트 절연막(110)을 사이에 두고 형성된 게이트 전극(112)과;

상기 게이트 전극(112) 일측의 활성영역(a)에 제 1 도전형 불순물 이온을 주입하여 형성된 저농도 제 1 도전형 불순물 영역(117a)과;

상기 게이트 전극(112) 타측의 활성영역(a)에 제 2 도전형 불순물 이온을 주입하여 형성된 저농도 제 2 도전형 불순물 영역(117b)과;

상기 저농도 제 1 및 제 2 도전형 불순물 영역(117a, 117b)은 상기 게이트 전극(112) 하부의 중심부로부터 각각 상기 게이트 전극(112)의 일측 및 타측의 활성영역(a)에 형성되어 있고,

상기 게이트 전극(112) 양측의 활성영역(a)에 제 2 도전형 불순물 이온을 주입하여 형성된 고농도 제 2 도전형 불순물 영역(118a, 118b)을 포함하는 모오스 트랜지스터.
제 26 항에 있어서,

상기 반도체 기판(100)은 n형 및 p형 중 어느 하나인 모오스 트랜지스터.
제 26 항에 있어서,

상기 저농도 제 1 도전형 불순물 영역(117a)은 p-형 영역이고, 상기 저농도 제 2 도전형 불순물 영역(117b)은 n-형 영역인 모오스 트랜지스터.
제 26 항에 있어서,

상기 저농도 제 1 도전형 불순물 영역(117a)은 n-형 영역이고, 상기 저농도 제 2 도전형 불순물 영역(117b)은 p-형 영역인 모오스 트랜지스터.
제 26 항에 있어서,

상기 고농도 제 2 도전형 불순물 영역(118a, 118b)은 p+형 영역과 n+형 영역 중 어느 하나인 모오스 트랜지스터.
제 26 항에 있어서,

상기 고농도 제 2 도전형 불순물 영역(118a, 118b)은 상기 게이트 전극(112)과 상기 저농도 제 1 및 제 2 도전형 불순물 영역(117a, 117b)에 의해 자기정렬 되는 모오스 트랜지스터.
제 26 항에 있어서,

상기 고농도 제 2 도전형 불순물 영역(118a, 118b)은 소오스/드레인 영역인 모오스 트랜지스터.
활성영역(a)과 비활성영역(b)이 정의된 반도체 기판(100)상에 게이트 절연막(110)을 사이에 두고 소정의 패턴을 갖도록 게이트 전극(112)을 형성하는 공정과;

상기 게이트 전극(112) 일측의 활성영역(a)에 저농도 제 1 도전형 불순물 이온을 주입하는 공정과;

상기 게이트 전극(112) 타측의 활성영역(a)에 저농도 제 2 도전형 불순물 이온을 주입하는 공정과;

상기 게이트 전극(112) 양측의 활성영역(a)에 고농도 제 2 도전형 불순물 이온을 주입하는 공정과;

상기 저농도 제 1 및 제 2 도전형 불순물 이온과 상기 고농도 제 2 도전형 불순물 이온을 활성화시켜서 저농도 제 1 및 제 2 도전형 불순물 영역(117a, 117b) 및 고농도 제 2 도전형 불순물 영역(118a, 118b)을 형성하는 공정을 포함하는 모오스 트랜지스터의 제조 방법.
제 33 항에 있어서,

상기 반도체 기판(100)은 n형 및 p형 중 어느 하나인 모오스 트랜지스터의 제조 방법.
제 33 항에 있어서,

상기 저농도 제 1 도전형 불순물 영역(117a)은 p-형 영역이고, 상기 저농도 제 2 도전형 불순물 영역(117b)은 n-형 영역인 모오스 트랜지스터의 제조 방법.
제 33 항에 있어서,

상기 저농도 제 1 도전형 불순물 영역(117a)은 n-형 영역이고, 상기 저농도 제 2 도전형 불순물 영역(117b)은 p-형 영역인 모오스 트랜지스터의 제조 방법.
제 33 항에 있어서,

상기 고농도 제 2 도전형 불순물 영역(118a, 118b)은 p+형 영역과 n+형 영역 중 어느 하나인 모오스 트랜지스터의 제조 방법.
제 33 항에 있어서,

상기 고농도 제 2 도전형 불순물 영역(118a, 118b)은 상기 게이트 전극(112)과 상기 저농도 제 1 및 제 2 도전형 불순물 영역(117a, 117b)에 의해 자기정렬 되는 모오스 트랜지스터의 제조 방법.
제 33 항에 있어서,

상기 고농도 제 2 도전형 불순물 영역(118a, 118b)은 소오스/드레인 영역인 모오스 트랜지스터의 제조 방법.