KR19980066899A - Low Voltage Current Sense Amplifier Circuit - Google Patents
Low Voltage Current Sense Amplifier Circuit Download PDFInfo
- Publication number
- KR19980066899A KR19980066899A KR1019970002674A KR19970002674A KR19980066899A KR 19980066899 A KR19980066899 A KR 19980066899A KR 1019970002674 A KR1019970002674 A KR 1019970002674A KR 19970002674 A KR19970002674 A KR 19970002674A KR 19980066899 A KR19980066899 A KR 19980066899A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- current
- input
- sense amplifier
- current sense
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
낮은 전원 전압시 전류 센스 앰프의 차동 앰프 입력 전압 레벨을 높여 주어, 낮은 전원 전압 마진을 크게 해주는 저전압용 전류 센스 앰프 회로를 개시한다.A low voltage current sense amplifier circuit is disclosed that increases the differential amplifier input voltage level of the current sense amplifier at low supply voltage, thereby increasing the low supply voltage margin.
반도체 메모리 장치의 저전압용 전류 센스 앰프 회로에 있어서, 다수 개의 메모리 셀 어레이의 데이타가 실리는 다수 개의 입출력 라인; 이를 비트 라인 쌍과 연결시키는 다수 개의 컬럼 선택 라인; 입출력 라인의 전압 레벨을 잡아 주는 로드 트랜지스터; 로드 트랜지스터의 일 측에 연결된 전류 센싱 트랜지스터; 전류 센싱 앰프 활성화 신호가 게이트와 드레인에 연결된 트랜지스터; 이 트랜지스터의 일 측에 드레인이 연결된 트랜지스터; 및 상기 트랜지스터에 연결된 상기 입출력 라인의 전압 차이를 증폭하는 차동 앰프를 포함하여 이루어진 저전압용 전류 센스 앰프 회로를 제공한다.A low voltage current sense amplifier circuit of a semiconductor memory device, comprising: a plurality of input / output lines carrying data of a plurality of memory cell arrays; A plurality of column select lines connecting them with bit line pairs; A load transistor for holding a voltage level of an input / output line; A current sensing transistor connected to one side of the load transistor; A transistor having a current sensing amplifier activation signal coupled to a gate and a drain; A transistor having a drain connected to one side of the transistor; And a differential amplifier for amplifying a voltage difference between the input and output lines connected to the transistor.
따라서, 본 발명에 따르면, 낮은 전원 전압시 전류 센스 앰프의 차동 앰프 입력 전압 레벨을 높여 주어, 낮은 전원 전압 마진을 크게 해주는 저전압용 전류 센스 앰프 회로를 얻을 수 있다.Therefore, according to the present invention, it is possible to obtain a low voltage current sense amplifier circuit for increasing the differential amplifier input voltage level of the current sense amplifier at low power supply voltage, thereby increasing the low power supply voltage margin.
Description
본 발명은 반도체 메모리 장치의 저전압용 전류 센스 앰프(Low Vdd Current Sense Amplifier) 회로에 관한 것으로, 특히, 낮은 전원 전압시 전류 센스 앰프의 차동 앰프(Differential Amplifier) 입력 전압 레벨을 높여 주어, 낮은 전원 전압 마진을 크게 해주는 저전압용 전류 센스 앰프 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a low voltage current sense amplifier circuit for a low voltage of a semiconductor memory device. In particular, a low power supply voltage is provided by increasing a differential amplifier input voltage level of a current sense amplifier at a low power supply voltage. The present invention relates to a low voltage current sense amplifier circuit which increases the margin.
일반적으로, 반도체 메모리가 점점 고용랑화됨에 따라 칩 사이즈(Chip Size)는 커지게 되고, 신호들의 로딩(Loading) 또한 커지게 되었다. 더욱이 시스템의 클럭(Clock)에 동기되어 칩이 동작하는 싱크로너스 디램(Synchronous DRAM)은 고주파수 동작을 요구하기 때문에 빠른 리드(read) 동작이 이뤄져야 한다.In general, as the semiconductor memory becomes more and more popular, the chip size becomes larger and the loading of signals becomes larger. In addition, the synchronous DRAM, which operates the chip in synchronization with the clock of the system, requires high frequency operation, and thus a fast read operation must be performed.
도 1 은 종래 기술에 의한 저전압용 전류 센스 앰프에 관한 블록도이다. 도면을 참조하면, 종래 기술에 의한 저전압용 전류 센스 앰프는 어레이(Array)(111), 어드레스 입력(114), 클럭(115), 로우 어드레스 스트로브(Row Address Strobe, RASB)(117), 컬럼 어드레스 스트로브(Column Address Strobe, CASB)(122), DRA(Decoded Row Address)(118), DCA(Decoded Column Address)(123), 센스 앰프 컨트롤 블록(127), 센스 앰프와 차동 앰프(128), 데이타 아웃(Data Out)(129) 블록, 컬럼 선택 라인인 CSL(133), 컬럼 선택 라인 인에이블(125), 입출력 라인(132) 등으로 구성된다. 동작을 살펴보면, 어드레스의 입력(114)은 칩 외부 스트로브인 RASB(117), CASB(122)에 의해 액티브 모드(Active Mode)가 되며, 클럭(115)에 동기되어 DRA(118) 및 DCA(123)를 생성한다. DRA(118)에 의해 PYE(도 3 의 358) 신호를 만들며, 이는 클럭(115)과 컬럼 어드레스 입력(114) 블록의 출력 신호인 CAi의 조합으로 나온, 디코드된 컬럼 어드레스인 DCA(123)와 더불어 비트 라인의 데이타를 입출력 라인 IO/IOB(532)에 싣는 컬럼 선택 라인 CSL(133)의 게이팅에 이용되며, 입출력선 쌍에 전류 경로를 공급하는 로드 트랜지스터(도 2 의 249)는 전류 센스 앰프의 바로 앞단에 한 쌍이 존재한다. 전류 센스 앰프의 활성화 신호인 PIOSI(136)는 PYE(도 3 의 358)의 지연된 신호이다.1 is a block diagram of a low voltage current sense amplifier according to the prior art. Referring to the drawings, the conventional low voltage current sense amplifier includes an array 111, an address input 114, a clock 115, a row address strobe (RASB) 117, and a column address. Column address strobe (CASB) 122, decoded row address (DRA) (118), decoded column address (DCA) (123), sense amplifier control block (127), sense amplifier and differential amplifier (128), data It is composed of a Data Out block 129, a CSL 133 which is a column select line, a column select line enable 125, an input / output line 132, and the like. In operation, the input 114 of the address is in an active mode by the RASB 117 and the CASB 122, which are external chip strobes, and synchronized with the clock 115 to the DRA 118 and the DCA 123. ) DRA 118 produces a PYE (358 in FIG. 3) signal, which is a combination of clock 115 and CAi, the output signal of the column address input 114 block, with DCA 123, the decoded column address. In addition, a load transistor (249 in FIG. 2) used for gating the column select line CSL 133 that loads the data of the bit line on the input / output line IO / IOB 532, and supplies a current path to the input / output line pair is a current sense amplifier. There is a pair just before. PIOSI 136, the activation signal of the current sense amplifier, is a delayed signal of PYE (358 in FIG. 3).
도 2 는 종래 기술에 의한 저전압용 전류 센스 앰프에 관한 회로도이다. 도면을 참조하면, 종래 기술에 의한 저전압용 전류 센스 앰프 회로는 어레이 블록(211), 컬럼 선택 라인 CSL(233), 입출력 라인 IO/IOB(232), PMOS 트랜지스터(247, 249), NMOS 트랜지스터(251, 252), 차동 앰프 블록(240), PLOAD 신호(241), CSAI 신호(243), CSAIB 신호(244), PIOSI 신호(236)등으로 구성된다. 도면을 참조하면, CASI(243), CSAIB(244) 노드가 데이타 입출력 라인 IO/IOB(232)의 전류 차이에 의해 200mV 정도의 전압 차이를 가져, 처음 센싱시에 Vstart(도 4 의 464)의 레벨을 갖고 있으며, 이를 차동 앰프(240)가 다시 센싱하게 된다. 로드 트랜지스터(241)는 PLOAD 신호에 의해 제어되고, 데이타 입출력 라인인 IO/IOB(232)의 전압 레벨을 잡아 주며, 전류 센싱(Sensing)에 필요한 전류를 공급해 주는 역할을 한다. 상기 IO/IOB(232)의 전압 레벨의 차이를 전류 센싱 트랜지스터(249) 및 다이오드(252)가 센싱하고, 차동 앰프(240)가 전류 차이를 전압 차이로 바꿔 이를 증폭한다. 그러나 상기 낮은 전원 전압시 차동 앰프(240)의 입력 레벨인 CSAI(243), CSAIB(244)를 결정해 주는 다이오드(252) 역할의 전류 센스 앰프는 효과적이지 못한 단점을 가지고 있다.2 is a circuit diagram of a low voltage current sense amplifier according to the prior art. Referring to the drawings, the conventional low voltage current sense amplifier circuit includes an array block 211, a column select line CSL 233, an input / output line IO / IOB 232, PMOS transistors 247 and 249, and an NMOS transistor ( 251, 252, differential amplifier block 240, PLOAD signal 241, CSAI signal 243, CSAIB signal 244, PIOSI signal 236 and the like. Referring to the drawings, the CASI 243 and CSAIB 244 nodes have a voltage difference of about 200 mV due to the current difference of the data input / output line IO / IOB 232, so that the Vstart (464 of FIG. 4) at the time of the first sensing. Level, which is then sensed by the differential amplifier 240 again. The load transistor 241 is controlled by a PLOAD signal, holds a voltage level of the IO / IOB 232 which is a data input / output line, and supplies a current required for current sensing. The difference between the voltage levels of the IO / IOB 232 is sensed by the current sensing transistor 249 and the diode 252, and the differential amplifier 240 converts the current difference into a voltage difference and amplifies it. However, the current sense amplifier acting as the diode 252 which determines the CSAI 243 and the CSAIB 244 which are the input levels of the differential amplifier 240 at the low power supply voltage is ineffective.
도 3 은 종래 기술 및 본 발명에 따른 저전압용 전류 센스 앰프와 관련된 회로도이다. 도면을 참조하면, PYE(358) 신호가 DRA(318)에 의해 만들어지고, 이 신호는 CLK(315)과 컬럼 어드레스 버퍼의 출력인 CAi(354) 신호의 조합으로 생성된 DCA(323) 신호와 조합되어 CSL(333) 신호를 생성한다. 이 CSL(333) 신호는 비트 라인의 데이타를 IO/IOB(도 2 의 232)에 싣는다. PIOSE(362) 신호는 PYE(358) 신호의 지연된 신호이며, PIOSE(362) 신호가 지연되어 PIOSI(336) 신호를 만든다. PYE 신호는 인버터를 거쳐 PLOAD(341) 및 PLOAD1(342) 신호가 된다.3 is a circuit diagram related to a low voltage current sense amplifier according to the prior art and the present invention. Referring to the figure, a PYE 358 signal is generated by the DRA 318, which is a DCA 323 signal generated from a combination of a CLK 315 and a CAi 354 signal that is an output of a column address buffer. Combine to produce a CSL 333 signal. This CSL 333 signal loads data of a bit line into IO / IOB (232 of FIG. 2). The PIOSE 362 signal is a delayed signal of the PYE 358 signal, and the PIOSE 362 signal is delayed to produce a PIOSI 336 signal. The PYE signal becomes the PLOAD 341 and PLOAD1 342 signals via the inverter.
상기 PYE(358)가 하이(High)가 되면, 로드 트랜지스터(241)의 게이트 신호인 PLOAD(341, 342)가 로우(Low)가 되어 전류 센스 앰프에 공급하게 된다.When the PYE 358 goes high, the PLOADs 341 and 342, which are gate signals of the load transistor 241, become low to supply the current sense amplifier.
도 4 는 종래 기술에 의한 저전압용 전류 센스 앰프에 관한 타이밍도이다. 도면을 참조하면, 상기 도 2 의 차동 앰프 입력 전압인 CSAI(243), CSAIB(244)는 200mV 정도의 전압 차이를 가지며, 처음 센싱시 Vstart(464)의 레벨을 가지고 있고, 이를 차동 앰프(240)가 다시 센싱하게 된다.4 is a timing diagram of a low voltage current sense amplifier according to the prior art. Referring to the drawings, the differential amplifier input voltages CSAI 243 and CSAIB 244 of FIG. 2 have a voltage difference of about 200 mV, and have a level of Vstart 464 at the first sensing, and the differential amplifier 240 Will be sensed again.
클럭에서 동기된 데이타는 비트 라인에서 데이타 입출력선(IO/IOB)(도 2 의 232)에 실리고 데이타 입출력선 센스 앰프(도 2 의 240)를 통해 다시 한 번 증폭된다. 상기 센스 앰프에는 차동 앰프를 이용하여, 싱크로너스 디램의 동작 속도 개선보다 동작의 안정성을 확보하는 방법이 있으며, 전류 센스 앰프를 사용하여 칩의 동작 속도를 빠르게 하는 방법이 있다. 고집적의 싱크로너스 디램에서는, 라인 로딩(Line Loading)이 크고 클럭에 동기된 컬럼 선택 라인(CSL)이 빠르게 동작하기 때문에, 인에이블된 컬럼 선택 라인의 데이타 및 다음 컬럼 선택 라인의 데이타로의 변환이 빠른 전류 센스 앰프를 주로 사용하게 된다. 그러나 전류 센스 앰프에 있어서, 공정 변화에 따른 센스 앰프의 오동작과 센스 앰프가 동작시 소모하는 동작 전류가 가장 큰 단점이었다. 즉, 동작 속도를 빠르게 설계하려면 동작 전류를 많이 소모해야 하는 트레이드-오프(Trade-Off)가 존재한다. 동작 전류를 결정하는 것은 데이타 입출력선에 기준 전류를 공급하는 로드 트랜지스터(도 2 의 241)의 크기로, 너무 작은 경우는 데이타 입출력선(232)에서 어레이(211)로 흐르는 전류를 감당하지 못하며, 전류 센스 앰프 자체의 동작에 필요한 전류도 부족하기 때문에 클럭에 동기된 컬럼 선택 라인이 계속 바뀌면 센스 앰프는 그 변화를 따라가지 못하고 오동작을 유발하게 된다는 단점이 있다. 또 전류 센스 앰프는 낮은 전원 전압시 차동 앰프의 입력 레벨이 낮게 되어 속도 감소(Speed Degradation) 현상이 일어나는 단점이 있다.The data synchronized in the clock is loaded on the data input / output line (IO / IOB) (232 in FIG. 2) on the bit line and amplified once again via the data input / output line sense amplifier (240 in FIG. 2). The sense amplifier may use a differential amplifier to secure operation stability rather than to improve the operation speed of a synchronous DRAM, and a method of increasing the operation speed of a chip using a current sense amplifier. In high-density synchronous DRAM, since the line loading is large and the clock-selected column select line (CSL) operates quickly, the conversion of the data of the enabled column select line and the data of the next column select line is quick. The current sense amplifier is mainly used. However, in current sense amplifiers, malfunctions of sense amplifiers due to process changes and operating currents consumed when the sense amplifiers operate were the biggest disadvantages. In other words, there is a trade-off that requires consuming a large amount of operating current to design a fast operation speed. Determining the operating current is the size of the load transistor (241 in FIG. 2) for supplying a reference current to the data input and output lines, if too small can not handle the current flowing from the data input and output lines 232 to the array 211, Since the current required for the operation of the current sense amplifier is also insufficient, if the column select line synchronized with the clock is changed continuously, the sense amplifier cannot follow the change and cause a malfunction. In addition, current sense amplifiers have a disadvantage of speed degradation due to a low input level of the differential amplifier at a low supply voltage.
본 발명이 이루고자 하는 기술적 과제는, 반도체 메모리 장치의 저전압용 전류 센스 앰프 회로에 있어서, 낮은 전원 전압시 전류 센스 앰프의 차동 앰프 입력 전압 레벨을 높여 줌으로서 낮은 전원 전압 마진을 크게 해주는 저전압용 전류 센스 앰프 회로를 제공함에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a low-voltage current sense amplifier circuit for low voltage current sense in a semiconductor memory device, which increases a low supply voltage margin by increasing a differential amplifier input voltage level of a current sense amplifier at low power supply voltage. To provide an amplifier circuit.
도 1 은 종래 기술에 의한 저전압용 전류 센스 앰프에 관한 블록도.1 is a block diagram of a low voltage current sense amplifier according to the prior art;
도 2 는 종래 기술에 의한 저전압용 전류 센스 앰프에 관한 회로도.2 is a circuit diagram of a low voltage current sense amplifier according to the prior art.
도 3 은 종래 기술 및 본 발명에 따른 저전압용 전류 센스 앰프와 관련된 회로도.3 is a circuit diagram relating to a low voltage current sense amplifier in accordance with the prior art and the present invention;
도 4 는 종래 기술에 의한 저전압용 전류 센스 앰프에 관한 타이밍도.4 is a timing diagram of a low voltage current sense amplifier according to the prior art.
도 5 는 본 발명에 따른 저전압용 전류 센스 앰프에 관한 블록도.5 is a block diagram of a low voltage current sense amplifier according to the present invention;
도 6 은 본 발명에 따른 저전압용 전류 센스 앰프에 관한 회로도.6 is a circuit diagram of a low voltage current sense amplifier according to the present invention;
도 7 은 본 발명에 따른 저전압용 전류 센스 앰프에 관한 타이밍도.7 is a timing diagram related to a low voltage current sense amplifier according to the present invention;
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
633 ... 컬럼 선택 라인633 ... column selection line
641 ... 로드 트랜지스터649 ... 전류 센싱 트랜지스터641 ... load transistor 649 ... current sensing transistor
643, 644 ... 차동 앰프 입력 전압 레벨643, 644 ... Differential Amplifier Input Voltage Levels
636 ... 다이오드형 트랜지스터636 ... Diode Transistor
640 ... 차동 앰프640 ... differential amplifier
상기 과제를 달성하기 위한 본 발명은, 반도체 메모리 장치의 저전압용 전류 센스 앰프 회로에 있어서, 다수 개의 메모리 셀 어레이의 데이타가 실리는 다수 개의 입출력 라인; 이를 비트 라인 쌍과 연결시키는 다수 개의 컬럼 선택 라인; 입출력 라인의 전압 레벨을 잡아 주는 로드 트랜지스터; 로드 트랜지스터의 일 측에 연결된 전류 센싱 트랜지스터; 전류 센싱 앰프 활성화 신호가 게이트와 드레인에 연결된 트랜지스터; 이 트랜지스터의 일 측에 드레인이 연결된 트랜지스터; 및 상기 트랜지스터에 연결된 상기 입출력 라인의 전압 차이를 증폭하는 차동 앰프를 포함하여 이루어진 저전압용 전류 센스 앰프 회로를 제공한다.According to an aspect of the present invention, there is provided a low voltage current sense amplifier circuit of a semiconductor memory device, comprising: a plurality of input / output lines carrying data of a plurality of memory cell arrays; A plurality of column select lines connecting them with bit line pairs; A load transistor for holding a voltage level of an input / output line; A current sensing transistor connected to one side of the load transistor; A transistor having a current sensing amplifier activation signal coupled to a gate and a drain; A transistor having a drain connected to one side of the transistor; And a differential amplifier for amplifying a voltage difference between the input and output lines connected to the transistor.
상기 다수 개의 메모리 셀 어레이의 데이타가 실리는 다수 개의 입출력 라인은 클럭에 의해 동기된 데이타가 실리고, 컬럼 선택 라인에 의해 제어된다.A plurality of input / output lines carrying data of the plurality of memory cell arrays carry data synchronized with a clock and are controlled by a column select line.
상기 다수 개의 컬럼 선택 라인은 상기 입출력 라인에 실린 데이타를 비트 라인 쌍과 연결시키는데 있어서 디코딩된 로우 어드레스(DRA)에 의해 만들어진 신호와, 디코딩된 컬럼 어드레스(DCA)에 의해 만들어져, 상기 입출력 라인을 연결하는 NMOS 트랜지스터의 게이트로 입력된다.The plurality of column select lines are formed by a decoded row address (DRA) and a decoded column address (DCA) to connect the data loaded on the input / output line with a pair of bit lines, thereby connecting the input / output line. Is input to the gate of the NMOS transistor.
바람직하게는, 상기 입출력 라인의 전압 레벨을 잡아 주는 로드 트랜지스터는 상기 입출력 라인의 전압 레벨을 유지하여 주고, 전류 센싱에 필요한 전류를 공급하는 역할을 하게 한다.Preferably, the load transistor for holding the voltage level of the input and output lines maintains the voltage level of the input and output lines, and serves to supply the current required for current sensing.
상기 전류 센싱 트랜지스터는 상기 로드 트랜지스터의 드레인에 소스가 연결되고, 두 개가 존재하여 각각의 게이트 측이 다른 전류 센싱 트랜지스터의 드레인 측에 연결되어 전류를 센싱한다.The current sensing transistor has a source connected to the drain of the load transistor, and two are present so that each gate side is connected to the drain side of the other current sensing transistor to sense current.
상기 전류 센싱 앰프 활성화 신호가 연결된 트랜지스터는 전류 센싱 앰프 활성화 신호가 게이트와 드레인에 연결되어 있어, 데이타 입출력 라인 전류 센싱 회로의 출력 레벨을 결정한다.In the transistor to which the current sensing amplifier activation signal is connected, the current sensing amplifier activation signal is connected to the gate and the drain, thereby determining the output level of the data input / output line current sensing circuit.
상기 전류 센싱 앰프 활성화 신호가 연결된 트랜지스터는 전류 센싱 앰프 활성화 신호가 게이트와 드레인에 연결되어 있어, 다이오드의 역할을 하고, 그 출력을 차동 앰프의 입력으로 제공한다.In the transistor to which the current sensing amplifier activation signal is connected, the current sensing amplifier activation signal is connected to the gate and the drain, and serves as a diode, and provides an output of the transistor to an input of the differential amplifier.
바람직하게는, 상기 전류 센싱 앰프 활성화 신호가 연결된 트랜지스터는 전류 센싱 앰프 활성화 신호가 게이트와 드레인에 연결되어 있고, 전류 센싱 트랜지스터의 일 측에 직렬로 연결된 다수의 트랜지스터로 이루어져 있어, GND와의 레벨을 잡아 주고, 그 출력을 차동 앰프의 입력으로 제공하여 전압 레벨을 센싱할 수 있도록 한다.Preferably, the transistor to which the current sensing amplifier activation signal is connected has a current sensing amplifier activation signal connected to a gate and a drain, and is composed of a plurality of transistors connected in series to one side of the current sensing transistor, so as to set a level with GND. It provides its output as the input of the differential amplifier so that it can sense the voltage level.
상기 트랜지스터의 일 측에 드레인이 연결된 트랜지스터는 NMOS로 구성되어 전류 센싱한 데이타를 일정 전압으로 유지하고, 전류 센싱 앰프의 GND 전류 경로가 되도록 한다.A transistor having a drain connected to one side of the transistor is configured of an NMOS to maintain current sensed data at a constant voltage and to be a GND current path of the current sense amplifier.
따라서, 본 발명에 따르면, 저전압용 전류 센스 앰프 회로에 있어서, 낮은 전원 전압시 전류 센스 앰프의 차동 앰프 입력 전압 레벨을 높여 줌으로서, 낮은 전원 전압 마진을 크게 해주는 회로를 얻을 수 있다.Therefore, according to the present invention, a circuit for increasing the low power supply voltage margin can be obtained by increasing the differential amplifier input voltage level of the current sense amplifier at low power supply voltage in the low voltage current sense amplifier circuit.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention in more detail.
도 5 는 본 발명에 따른 저전압용 전류 센스 앰프에 관한 블록도이다. 도면을 참조하면, 본 발명에 따른 저전압용 전류 센스 앰프는, 어레이(Array)(511), 어드레스 입력(514), 클럭(515), 로우 어드레스 스트로브(RASB)(517), 컬럼 어드레스 스트로브(ASB)(522), DRA(518), DCA(523), 센스 앰프 컨트롤 블록(527), 센스 앰프, 차동 앰프와 NMOS 트랜지스터(528), 데이타 아웃(Data Out)(529) 블록, 컬럼 선택 라인인 CSL(533), 컬럼 선택 라인 인에이블(525), 입출력 라인(532), 전류 센싱 앰프 활성화 신호에 연결된 NMOS 트랜지스터(536) 등으로 구성된다. 동작을 살펴보면, 어드레스의 입력(514)은 칩 외부 스트로브인 RASB(517), CASB(522)에 의해 액티브 모드가 되며, 클럭(515)에 동기되어 DRA(518) 및 DCA(523)를 생성한다. DRA(518)에 의해 PYE(도 3 의 358) 신호를 만들며, 이는 클럭(515)과 컬럼 어드레스 입력(514) 블록의 출력 신호인 CAi의 조합으로 나온, 디코드된 컬럼 어드레스인 DCA(523)와 더불어 비트 라인의 데이타를 입출력 라인 IO/IOB(532)에 싣는 컬럼 선택 라인 CSL(533)의 게이팅에 이용되며, 입출력선 쌍에 전류 경로를 공급하는 로드 트랜지스터(도 6 의 649)는 전류 센스 앰프의 바로 앞단에 한 쌍이 존재한다. 전류 센스 앰프의 활성화 신호인 PIOSI(536)는 PYE(도 3 의 358)의 지연된 신호이다. 종래 기술과 다른 점은 상기 전류 센스 앰프와 차동 앰프(528) 블록에 전류 센싱 앰프 활성화 신호에 게이트와 드레인이 연결되어 다이오드 역할을 하는 NMOS 트랜지스터(도 6 의 636)를 삽입한 것이다.5 is a block diagram of a low voltage current sense amplifier according to the present invention. Referring to the drawings, the low voltage current sense amplifier according to the present invention includes an array 511, an address input 514, a clock 515, a row address strobe (RASB) 517, and a column address strobe (ASB). 522, DRA 518, DCA 523, Sense Amplifier Control Block 527, Sense Amplifier, Differential Amplifier and NMOS Transistor 528, Data Out 529 Block, Column Select Line A CSL 533, a column select line enable 525, an input / output line 532, an NMOS transistor 536 connected to a current sensing amplifier activation signal, and the like. In operation, the input 514 of the address is in an active mode by the RASB 517 and the CASB 522 which are external chip strobes, and generate the DRA 518 and the DCA 523 in synchronization with the clock 515. . The DRA 518 produces a PYE (358 in FIG. 3) signal, which is a combination of the clock 515 and CAi, the output signal of the column address input 514 block, with the decoded column address DCA 523. In addition, the load transistor (649 in FIG. 6) used for gating the column select line CSL 533, which loads the data of the bit line to the input / output line IO / IOB 532, supplies a current path to the pair of input / output lines. There is a pair just before. PIOSI 536, which is an activation signal of the current sense amplifier, is a delayed signal of PYE (358 in FIG. 3). The difference from the prior art is that the gate and the drain are connected to the current sense amplifier activation signal in the current sense amplifier and differential amplifier 528 block is inserted into the NMOS transistor (636 of Figure 6).
도 6 은 본 발명에 따른 저전압용 전류 센스 앰프에 관한 회로도이다. 도면을 참조하면, 종래 기술의 전류 센스 앰프의 문제점인 낮은 전원 전압시 차동 앰프의 입력 레벨이 낮게 되어 생기는 속도 감소 현상을 없애기 위한 회로이다.6 is a circuit diagram of a low voltage current sense amplifier according to the present invention. Referring to the drawings, it is a circuit for eliminating the speed reduction phenomenon caused by the input level of the differential amplifier at low power supply voltage, which is a problem of the current sense amplifier of the prior art.
동작을 살펴보면, 도 6 의 구현 회로 중 차동 앰프의 입력단의 초기 레벨을 높여 주는 것을 제외하고는 종래 기술과 같이 상기 도 5에서 기술하였다.Looking at the operation, as described in FIG. 5, except for increasing the initial level of the input terminal of the differential amplifier of the implementation circuit of FIG.
상기 센스 앰프 활성화 신호인 PIOSI는 PYE(도 3 의 358)의 지연된 신호이며, 도 6 에서의 전류 센스 앰프의 동작은 노드 CSAI(643), CSAIB(644)가 데이타 입출력 쌍의 전류 차이에 의해 200mV 정도의 전압 차이를 가지며, 처음 센싱시에 Vstart1(도 7 의 764)의 레벨을 갖고 있고, 이를 차동 앰프(640)가 다시 센싱하게 된다. 상기 Vstart1(764)의 초기 전압 레벨은 상기 도 4 의 Vstart(464) 전압 레벨보다 높은 값을 가지고 있다.The sense amplifier activation signal PIOSI is a delayed signal of PYE (358 in FIG. 3), and the operation of the current sense amplifier in FIG. There is a voltage difference of a degree, and at the first sensing, it has a level of Vstart1 (764 of FIG. 7), which is again sensed by the differential amplifier 640. The initial voltage level of the Vstart1 764 has a higher value than the Vstart 464 voltage level of FIG. 4.
도 7 은 본 발명에 따른 저전압용 전류 센스 앰프에 관한 타이밍도이다. 도면을 참조하면, 전류 센스 앰프의 출력인 CSAI, CSAIB(743)의 레벨은, 도 4 에서의 Vstart(464)보다 높은 전압인 Vstart1(764)을 갖게 됨으로 낮은 전원 전압시에 차동 앰프를 통해 나오는 속도가 빠르게 된다.7 is a timing diagram related to a low voltage current sense amplifier according to the present invention. Referring to the figure, the levels of the CSAI and CSAIB 743 outputted from the current sense amplifier have Vstart1 764 which is higher than the Vstart 464 of FIG. Speed is fast.
본 발명이 상기 실시 예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야의 통상적 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical spirit of the present invention.
상술한 바와 같이 본 발명에 따르면, 저전압용 전류 센스 앰프 회로에 있어서, 낮은 전원 전압시 전류 센스 앰프의 차동 앰프 입력 전압 레벨을 높여 줌으로서, 낮은 전원 전압 마진을 크게 해주는 회로를 얻을 수 있다.As described above, according to the present invention, in a low voltage current sense amplifier circuit, a circuit for increasing a low power supply voltage margin can be obtained by increasing the differential amplifier input voltage level of the current sense amplifier at a low power supply voltage.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970002674A KR100247922B1 (en) | 1997-01-29 | 1997-01-29 | Current sense amplfier with low VDD |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970002674A KR100247922B1 (en) | 1997-01-29 | 1997-01-29 | Current sense amplfier with low VDD |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980066899A true KR19980066899A (en) | 1998-10-15 |
| KR100247922B1 KR100247922B1 (en) | 2000-03-15 |
Family
ID=19495876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970002674A KR100247922B1 (en) | 1997-01-29 | 1997-01-29 | Current sense amplfier with low VDD |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100247922B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360405B1 (en) * | 2000-08-09 | 2002-11-13 | 삼성전자 주식회사 | Output data amplifier of semiconductor device for improving output stability and semiconductor device having the same |
| KR100847761B1 (en) * | 2002-03-29 | 2008-07-23 | 주식회사 하이닉스반도체 | Sence Amplifier for sencing current |
-
1997
- 1997-01-29 KR KR1019970002674A patent/KR100247922B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360405B1 (en) * | 2000-08-09 | 2002-11-13 | 삼성전자 주식회사 | Output data amplifier of semiconductor device for improving output stability and semiconductor device having the same |
| KR100847761B1 (en) * | 2002-03-29 | 2008-07-23 | 주식회사 하이닉스반도체 | Sence Amplifier for sencing current |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100247922B1 (en) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960009956B1 (en) | Sense amplifier of semiconductor device | |
| US20100052777A1 (en) | High Performance Input Receiver Circuit For Reduced-Swing Inputs | |
| EP0630024B1 (en) | Semiconductor memory device | |
| JP2007213637A (en) | Internal power supply generating circuit and semiconductor device provided with the same | |
| US7038962B2 (en) | Semiconductor integrated circuit | |
| US5956278A (en) | Semiconductor circuit device with internal power supply circuit | |
| US5373473A (en) | Amplifier circuit and semiconductor memory device employing the same | |
| US6614707B2 (en) | Power supply circuit stably supplying power supply potential even to load consuming rapidly changing current and semiconductor memory device with same | |
| US4831597A (en) | Dynamic random access semiconductor memory wherein the RAS and CAS strobes respectively select the bit line and word line pairs | |
| KR100347067B1 (en) | Semiconductor memory device capable of performing settled read operation | |
| KR100263256B1 (en) | Self cut-off type sense amplifier operable over a wide range of power supply voltage | |
| JP2004111031A (en) | Semiconductor memory device equipped with active load circuit, and its related method | |
| US6243314B1 (en) | Apparatus for sensing a current direction of an input signal and amplifying the sensed input signal in semiconductor memory device | |
| US6928006B2 (en) | Semiconductor memory device capable of reducing noise during operation thereof | |
| US9001610B2 (en) | Semiconductor device generating internal voltage | |
| KR100247922B1 (en) | Current sense amplfier with low VDD | |
| US6108249A (en) | Semiconductor memory device having delay circuit for controlling timing of internal control signal | |
| KR100668813B1 (en) | Sense amplifier over drive circuit | |
| KR0157291B1 (en) | Current sensing circuit of semiconductor memory device that has current sense amplifier | |
| KR100335123B1 (en) | Sense amplifier and Method for over drive using the same | |
| KR0145859B1 (en) | Semiconductor memory device with a column selection means of compressed voltage | |
| KR100191460B1 (en) | Data sensing circuit control method | |
| KR100241062B1 (en) | Sense amplifier of semiconductor memory device | |
| KR960014602B1 (en) | Bit line sense amplifier control circuit of semiconductor device | |
| KR100911872B1 (en) | Bit line sense amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071203 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |