KR100668813B1 - Sense amplifier over drive circuit - Google Patents

Sense amplifier over drive circuit Download PDF

Info

Publication number
KR100668813B1
KR100668813B1 KR1020000064291A KR20000064291A KR100668813B1 KR 100668813 B1 KR100668813 B1 KR 100668813B1 KR 1020000064291 A KR1020000064291 A KR 1020000064291A KR 20000064291 A KR20000064291 A KR 20000064291A KR 100668813 B1 KR100668813 B1 KR 100668813B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
pull
driver
bias potential
supply voltage
Prior art date
Application number
KR1020000064291A
Other languages
Korean (ko)
Other versions
KR20020034215A (en
Inventor
이용환
임정돈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000064291A priority Critical patent/KR100668813B1/en
Publication of KR20020034215A publication Critical patent/KR20020034215A/en
Application granted granted Critical
Publication of KR100668813B1 publication Critical patent/KR100668813B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits

Abstract

본 발명은 반도체 메모리 장치의 센스 앰프 오버 드라이브 회로에 관한 것으로, 파워 다운 모드에서 셀프 리프레시를 할 경우 오버 드라이브에 의한 외부 전원전압을 사용을 제어함으로써, 파워 다운 모드 상태에서 불필요한 파워의 소모를 줄였다. 이를 위해, 본 발명의 센스 앰프 오버 드라이브 회로는 다수개의 메모리 셀로 구성된 메모리 셀부와, 상기 메모리 셀의 데이터를 감지 증폭하거나 입력된 데이터를 감지 증폭하여 상기 메모리 셀로 출력하는 다수개의 센스 앰프부와, 센스 앰프 인에이블 신호에 의해 센스 앰프의 풀업 바이어스 전위로 내부 전원전압을 공급하는 제 1 풀업 드라이버부와, 상기 센스 앰프 인에이블 신호에 의해 센스 앰프의 풀업 바이어스 전위로 외부 전원전압을 공급하는 제 2 풀업 드라이버와, 상기 센스 앰프 인에이블 신호에 의해 센스 앰프의 풀다운 바이어스 전위로 접지전압을 공급하는 풀다운 드라이버와, 상기 센스 앰프의 초기 동작에서는 상기 센스 앰프의 풀업 바이어스 전위로 상기 외부 전원전압을 공급하고, 파워 다운 모드에서는 상기 풀업 바이어스 전위로 상기 외부 전원전압의 공급을 차단하도록 상기 제 2 풀업 드라이버의 동작을 제어하는 신호를 발생하는 오버 드라이브 제어부를 포함하여 이루어진 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sense amplifier overdrive circuit of a semiconductor memory device. When self-refreshing in a power down mode, the use of an external power supply voltage caused by the overdrive is controlled to reduce unnecessary power consumption in the power down mode. To this end, the sense amplifier overdrive circuit of the present invention includes a memory cell unit including a plurality of memory cells, a plurality of sense amplifier units for sensing and amplifying data of the memory cell or sensing and amplifying input data and outputting the detected data to the memory cell; A first pull-up driver section for supplying an internal power supply voltage to the pull-up bias potential of the sense amplifier by the amplifier enable signal, and a second pull-up supplying an external power supply voltage to the pull-up bias potential of the sense amplifier by the sense amplifier enable signal A driver, a pull-down driver for supplying a ground voltage to the pull-down bias potential of the sense amplifier by the sense amplifier enable signal, and the external power supply voltage to the pull-up bias potential of the sense amplifier in an initial operation of the sense amplifier, In power-down mode, the pull-up bias potential And an overdrive controller configured to generate a signal for controlling the operation of the second pull-up driver to cut off the supply of the external power supply voltage.

Description

센스 앰프 오버 드라이브 회로{SENSE AMPLIFIER OVER DRIVE CIRCUIT}Sense amplifier overdrive circuit {SENSE AMPLIFIER OVER DRIVE CIRCUIT}

도 1은 종래 기술에 따른 센스 앰프 오버 드라이브 회로의 구성도1 is a block diagram of a sense amplifier overdrive circuit according to the prior art

도 2는 본 발명에 의한 센스 앰프 오버 드라이브 회로의 구성도2 is a configuration diagram of a sense amplifier overdrive circuit according to the present invention.

도 3은 본 발명에 의한 센스 앰프 관련 동작 타이밍도3 is an operation timing diagram related to a sense amplifier according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10∼10n : 센스 앰프부 12 : 펄스 발생부10 to 10n: sense amplifier section 12: pulse generator section

20 : 오브 드라이브 제어부20: of drive control unit

본 발명은 반도체 메모리 장치의 센스 앰프 오버 드라이브 회로에 관한 것으로, 특히 파워 다운 모드(power down mode) 상태에서 불필요한 파워(power)의 소모를 줄이기 위하여, 파워 다운 모드에서 셀프 리프레시(self refresh)를 할 경우 오버 드라이브(over drive)에 의한 외부 전원전압(Vext)을 사용하지 않도록 제어한 센스 앰프 오버 드라이브 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sense amplifier overdrive circuit of a semiconductor memory device. In particular, in order to reduce unnecessary power consumption in a power down mode, self refresh is performed in a power down mode. The present invention relates to a sense amplifier overdrive circuit which is controlled not to use an external power supply voltage Vext caused by an overdrive.

도 1은 종래 기술에 따른 센스 앰프 오버 드라이브 회로의 구성도로서, 다수개의 메모리 셀로 구성된 메모리 셀부(14)와, 리드 동작시 상기 메모리 셀부(14)의 데이터를 감지 증폭하거나 또는 라이트 동작시 입력된 데이터를 감지 증폭하여 상기 메모리 셀부(14)로 출력하는 비트라인 센스 앰프부(10n)와, 센스 앰프 인에이블 신호(/SAEN)에 의해 센스 앰프의 풀업 바이어스 전위(SPC)로 내부 전원전압(Vint)을 공급하는 제 1 풀업 드라이버(P1)와, 센스 앰프 인에이블 신호(SAEN)에 의해 센스 앰프의 풀다운 바이어스 전위(SNC)로 접지전압(Vss)을 공급하는 풀다운 드라이버(N1)와, 상기 센스 앰프 인에이블 신호(/SAEN)에 의해 일정 폭을 갖는 펄스 신호를 생성하는 펄스 발생부(12)와, 상기 펄스 발생부(12)의 출력 신호에 의해 외부 전원전압(Vext)을 상기 센스 앰프의 풀업 바이어스 전위(SPC)로 공급하는 제 2 풀업 드라이버(P2)로 구성되어 있다. FIG. 1 is a configuration diagram of a sense amplifier overdrive circuit according to the related art, and includes a memory cell unit 14 including a plurality of memory cells, and a sensed amplification of data of the memory cell unit 14 during a read operation or inputted during a write operation. The internal power supply voltage Vint is applied to the pull-up bias potential SPC of the sense amplifier by the bit line sense amplifier unit 10n for sensing and amplifying data and outputting the data to the memory cell unit 14 and the sense amplifier enable signal / SAEN. The first pull-up driver P1 for supplying C1), the pull-down driver N1 for supplying the ground voltage Vss to the pull-down bias potential SNC of the sense amplifier by the sense amplifier enable signal SAEN, and the sense The pulse generator 12 generates a pulse signal having a predetermined width by the amplifier enable signal / SAEN, and the external power supply voltage Vext is generated by the output signal of the pulse generator 12. Pull-up bar It consists of the second pull-up driver (P2) for supplying a ground potential (SPC).

일반적으로, 셀의 데이터를 읽거나 쓰기 위해서는 우선 워드 라인(WL)을 활성화하여 셀의 값을 비트 라인(BL 또는 /BL)에 실어 주어야 한다. 그 후 비트 라인(BL)과 비트 라인바(/BL)의 전압 차이가 적으므로 이를 증폭하기 위하여 센스 앰프를 사용한다.In general, in order to read or write data of a cell, first, the word line WL should be activated to load the cell value on the bit line BL or / BL. Thereafter, since the voltage difference between the bit line BL and the bit line bar / BL is small, a sense amplifier is used to amplify the voltage difference.

센스 앰프는 워드 라인이 활성화된 후 센스 앰프 인에이블 신호(SAEN)가 인에이블되면서 동작을 시작한다. 센스 앰프의 전압 소오스인 풀업 바이어스 전위(SPC)와 풀다운 바이어스 전위(SNC)는 초기에 반전위(1/2Vint)로 유지하다가 센스 앰프 인에이블 신호(SAEN)가 인에이블되면서 각각 내부 전원전압(Vint)과 접지전압(Vss)으로 벌어진다. 그러나, 이때 내부 전원전압(Vint)을 전달하여 주는 PMOS 트랜지스터(P1)의 특성이 NMOS 트랜지스터(N1)보다 좋지 않으므로 풀업 바이어스 전위(SPC)는 내부 전원전압(Vint) 레벨까지 빠르게 상승하지 못한다. After the word line is activated, the sense amplifier starts operation with the sense amplifier enable signal SAEN enabled. The pull-up bias potential (SPC) and the pull-down bias potential (SNC), which are the voltage sources of the sense amplifier, are initially maintained at an inverted phase (1 / 2Vint), and the sense amplifier enable signal (SAEN) is enabled. ) And ground voltage (Vss). However, at this time, since the characteristics of the PMOS transistor P1 that transfers the internal power supply voltage Vint are not as good as those of the NMOS transistor N1, the pull-up bias potential SPC may not rise quickly to the internal power supply voltage Vint level.                         

따라서, 종래에는 외부 전원전압(Vext)을 센스 앰프 인에이블 신호(SAEN)가 인에이블되었을때 일정 시간동안 풀업 바이어스 전위(SPC)에 오버 드라이버(over drive)함으로써, 센스 앰프의 풀업 바이어스 전위(SPC)를 높여주어 비트 라인(BL)과 비트 라인바(/BL)의 데이터 전이(develop)를 빠르게 하고, 결과적으로 tRCD 시간을 줄일 수 있도록 하였다.Therefore, in the related art, the external power supply voltage Vext is overdriven by the pull-up bias potential SPC for a predetermined time when the sense amplifier enable signal SAEN is enabled, thereby pulling up the pull-up bias potential SPC of the sense amplifier. ) To increase the speed of data development of the bit line (BL) and bit line bar (/ BL) and consequently reduce the t RCD time.

그러나, 파워 다운 모드에서 셀프 리프레시 동작에서는 동작 속도가 중요하지 않으므로, 파워 다운 모드에서 센스 앰프의 오버 드라이빙 동작은 불필요하게 전류를 소모하는 원인이 된다.However, since the operation speed is not important in the self refresh operation in the power down mode, the overdriving operation of the sense amplifier in the power down mode causes unnecessary current consumption.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 파워 다운 모드 상태에서 불필요한 파워의 소모를 줄이기 위하여, 파워 다운 모드에서 셀프 리프레시(self refresh)를 할 경우 오버 드라이브(over drive)에 의한 외부 전원전압(Vext)을 사용하지 않도록 제어한 센스 앰프 오버 드라이브 회로를 제공하는데 있다.Accordingly, an object of the present invention is to solve the above problems, and an object of the present invention is to provide an overdrive when performing self refresh in a power down mode in order to reduce unnecessary power consumption in a power down mode. It is to provide a sense amplifier overdrive circuit that is controlled so as not to use an external power supply voltage (Vext).

상기 목적을 달성하기 위하여, 본 발명의 센스 앰프 오버 드라이브 회로는,In order to achieve the above object, the sense amplifier overdrive circuit of the present invention,

다수개의 메모리 셀로 구성된 메모리 셀부와,A memory cell unit comprising a plurality of memory cells,

상기 메모리 셀의 데이터를 감지 증폭하거나 입력된 데이터를 감지 증폭하여 상기 메모리 셀로 출력하는 다수개의 센스 앰프부와,A plurality of sense amplifier units for sensing and amplifying data of the memory cell or sensing and amplifying input data and outputting the detected data to the memory cell;

센스 앰프 인에이블 신호에 의해 센스 앰프의 풀업 바이어스 전위로 내부 전 원전압을 공급하는 제 1 풀업 드라이버부와,A first pull-up driver unit for supplying an internal power voltage to the pull-up bias potential of the sense amplifier by the sense amplifier enable signal;

상기 센스 앰프 인에이블 신호에 의해 센스 앰프의 풀업 바이어스 전위로 외부 전원전압을 공급하는 제 2 풀업 드라이버와,A second pull-up driver for supplying an external power supply voltage to the pull-up bias potential of the sense amplifier by the sense amplifier enable signal;

상기 센스 앰프 인에이블 신호에 의해 센스 앰프의 풀다운 바이어스 전위로 접지전압을 공급하는 풀다운 드라이버와,A pull-down driver for supplying a ground voltage to the pull-down bias potential of the sense amplifier by the sense amplifier enable signal;

상기 센스 앰프의 초기 동작에서는 상기 센스 앰프의 풀업 바이어스 전위로 상기 외부 전원전압을 공급하고, 파워 다운 모드에서는 상기 풀업 바이어스 전위로 상기 외부 전원전압의 공급을 차단하도록 상기 제 2 풀업 드라이버의 동작을 제어하는 신호를 발생하는 오버 드라이브 제어부를 포함하여 이루어진 것을 특징으로 한다.The operation of the second pull-up driver is controlled to supply the external power supply voltage to the pull-up bias potential of the sense amplifier in the initial operation of the sense amplifier, and to block the supply of the external power supply voltage to the pull-up bias potential in the power-down mode. And an overdrive controller for generating a signal.

본 발명의 센스 앰프 오버 드라이브 회로에 있어서, 상기 제 1 및 제 2 풀업 드라이버부는 PMOS 트랜지스터인 것을 특징으로 한다.In the sense amplifier overdrive circuit of the present invention, the first and second pull-up driver sections are PMOS transistors.

본 발명의 센스 앰프 오버 드라이브 회로에 있어서, 상기 풀다운 드라이버부는 NMOS 트랜지스터인 것을 특징으로 한다.In the sense amplifier overdrive circuit of the present invention, the pull-down driver section is an NMOS transistor.

본 발명의 센스 앰프 오버 드라이브 회로에 있어서, 상기 오버 드라이브 제어부는, 상기 센스 앰프 인에이블 신호에 의해 일정폭의 펄스 신호를 발생하는 펄스 발생부와, 상기 펄스 발생부의 출력 신호의 반전 신호와 파워 다운 모드 신호를 입력하여 논리 연산한 신호를 상기 제 2 풀업 드라이버부의 게이트단으로 출력하는 NAND 게이트로 구성된 것을 특징으로 한다.In the sense amplifier overdrive circuit of the present invention, the overdrive controller includes a pulse generator for generating a pulse signal having a predetermined width by the sense amplifier enable signal, an inverted signal and a power down of the output signal of the pulse generator. And a NAND gate for outputting a logic operation signal by inputting a mode signal to the gate terminal of the second pull-up driver.

이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.In addition, in all the drawings for demonstrating an embodiment, the thing with the same function uses the same code | symbol, and the repeated description is abbreviate | omitted.

도 3은 본 발명에 의한 센스 앰프 오버 드라이브 회로의 구성을 나타낸 것이다.3 shows a configuration of a sense amplifier overdrive circuit according to the present invention.

본 발명에 의한 센스 앰프 오버 드라이브 회로는 도시한 바와 같이, 다수개의 메모리 셀로 구성된 메모리 셀부(14)와, 리드 동작시 상기 메모리 셀부(14)의 데이터를 감지 증폭하거나 또는 라이트 동작시 입력된 데이터를 감지 증폭하여 상기 메모리 셀부(14)로 출력하는 비트라인 센스 앰프부(10n)와, 센스 앰프 인에이블 신호(/SAEN)에 의해 센스 앰프의 풀업 바이어스 전위(SPC)로 내부 전원전압(Vint)을 공급하는 제 1 풀업 드라이버(P1)와, 상기 센스 앰프의 풀업 바이어스 전위(SPC)로 외부 전원전압(Vext)을 공급하는 제 2 풀업 드라이버(P2)와, 센스 앰프 인에이블 신호(SAEN)에 의해 센스 앰프의 풀다운 바이어스 전위(SNC)로 접지전압(Vss)을 공급하는 풀다운 드라이버(N1)와, 상기 센스 앰프 인에이블 신호(/SAEN)에 의해 센스 앰프 초기 동작에서는 외부 전원전압(Vext)을 상기 센스 앰프의 풀업 바이어스 전위(SPC)로 공급하도록 상기 제 2 풀업 드라이버(P2)의 동작을 제어하고 파워 다운 모드 신호(/powerdown)에 의해 파워 다운 모드에서는 상기 풀업 바이어스 전위(SPC)로 상기 외부 전원전압(Vext)의 공급을 제어하도록 상기 제 2 풀업 드라이버(P2)의 동작을 제어하는 신호를 발생하는 오버 드라이브 제어부(20)를 구비한다. As illustrated, the sense amplifier overdrive circuit according to the present invention senses and amplifies the data of the memory cell unit 14 including a plurality of memory cells and the data of the memory cell unit 14 during a read operation or inputs data during a write operation. The internal power supply voltage Vint is applied to the pull-up bias potential SPC of the sense amplifier by the bit line sense amplifier unit 10n and the sense amplifier enable signal / SAEN which are sensed and amplified and output to the memory cell unit 14. The first pull-up driver P1 to supply, the second pull-up driver P2 for supplying the external power supply voltage Vext to the pull-up bias potential SPC of the sense amplifier, and the sense amplifier enable signal SAEN. A pull-down driver N1 for supplying the ground voltage Vss to the pull-down bias potential SNC of the sense amplifier and the sense amplifier enable signal / SAEN allow the external power supply voltage Vext to be applied in the initial operation of the sense amplifier. The operation of the second pull-up driver P2 is supplied to supply the pull-up bias potential SPC of the sense amplifier, and the external power is supplied to the pull-up bias potential SPC in the power-down mode by a power-down mode signal / powerdown. An overdrive controller 20 for generating a signal for controlling the operation of the second pull-up driver P2 to control the supply of the power supply voltage Vext is provided.                     

디램(DRAM)은 파워 다운 모드에서 최소한의 파워를 소모하면서 셀들의 상태를 유지해야 하며, 셀들의 상태를 유지하기 위해서는 셀프 리프레시를 수행해야 한다. 종래의 기술에서는 센스 앰프 인에이블 신호(SAEN)가 인에이블되면 오버 드라이브 회로가 동작하여 셀프 리프레시 동작에서도 오버 드라이브된다. 그러나, 셀프 리프레시 동작에서는 비트 라인(BL)과 비트 라인바(/BL)의 빠른 데이터 전이가 필요 없으므로, 오버 드라이브 동작을 하여 불필요하게 파워를 소모시킬 필요가 없다.The DRAM must maintain the states of the cells with minimal power consumption in the power down mode, and must perform self refresh to maintain the states of the cells. In the related art, when the sense amplifier enable signal SAEN is enabled, the overdrive circuit operates to overdrive even in the self refresh operation. However, in the self-refresh operation, since fast data transition between the bit line BL and the bit line bar / BL is not necessary, the overdrive operation does not need to consume power unnecessarily.

따라서, 본 발명에서는 파워 다운 모드에서 셀프 리프레시 동작시 오버 드라이브를 하지 않도록 도 2에 도시한 바와 같은 오버 드라이브 제어부(20)를 구현하였다.Therefore, in the present invention, the overdrive controller 20 as shown in FIG. 2 is implemented so as not to overdrive during the self-refresh operation in the power down mode.

상기 회로에서, 센스 앰프 인에이블 신호(/SAEN)가 인에이블된 상태에서 파워 다운 모드 상태가 아니면, 상기 오버 드라이브 제어부(20)는 '로우' 신호를 출력하여 상기 제 2 풀업 드라이버부(P2)를 턴온시킨다. 따라서, 센스 앰프의 초기 동작시 턴온된 제 1 풀업 드라이버부(P1)를 통해 풀업 바이어스 전위(SPC)로 내부 전원전압(Vint)이 공급됨과 동시에, 상기 제 2 풀업 드라이버부(P2)를 통해 상기 풀업 바이어스 전위(SPC)로 외부 전원전압(Vext)이 공급되어 센스 앰프의 구동 속도를 향상시킨다.In the circuit, if the sense amplifier enable signal / SAEN is not enabled and is not in the power down mode, the overdrive controller 20 outputs a 'low' signal to the second pull-up driver P2. Turn on. Accordingly, while the internal power supply voltage Vint is supplied to the pull-up bias potential SPC through the first pull-up driver P1 turned on during the initial operation of the sense amplifier, the second pull-up driver P2 is supplied. The external power supply voltage Vext is supplied to the pull-up bias potential SPC to improve the driving speed of the sense amplifier.

그리고, 상기 센스 앰프 인에이블 신호(/SAEN)가 인에이블된 상태에서 파워 다운 모드 상태이면, 상기 오버 드라이브 제어부(20)는 '하이' 신호를 출력하여 상기 제 2 풀업 드라이버부(P2)가 동작하지 못하도록 제어한다. 따라서, 외부 전원 전압(Vext)이 센스 앰프의 풀업 바이어스 전위(SPC)로 공급되지 못하여 파워 다운 모드시 전류 소모를 줄일 수 있다.When the sense amplifier enable signal / SAEN is enabled and the power down mode is in the power down mode, the overdrive controller 20 outputs a 'high' signal to operate the second pull-up driver P2. Control not to. Accordingly, the external power supply voltage Vext is not supplied to the pull-up bias potential SPC of the sense amplifier, thereby reducing current consumption in the power-down mode.

이상에서 설명한 바와 같이, 본 발명의 센스 앰프 오버 드라이브 회로에 의하면, 파워 다운 모드에서 셀프 리프레시를 할 경우 오버 드라이브에 의한 외부 전원전압(Vext)을 사용하지 않도록 제어함으로써, 파워 다운 모드 상태에서 불필요한 파워의 소모를 줄일 수 있다.As described above, according to the sense amplifier overdrive circuit of the present invention, when the self-refreshing in the power-down mode is controlled by not using the external power supply voltage Vext due to the overdrive, unnecessary power in the power-down mode state is achieved. Reduce the consumption of

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to various modifications, changes, additions, etc. within the spirit and scope of the present invention, these modifications and changes should be seen as belonging to the following claims. something to do.

Claims (4)

반도체 메모리 장치에 있어서,In a semiconductor memory device, 다수개의 메모리 셀로 구성된 메모리 셀부와,A memory cell unit comprising a plurality of memory cells, 상기 메모리 셀의 데이터를 감지 증폭하거나 입력된 데이터를 감지 증폭하여 상기 메모리 셀로 출력하는 다수개의 센스 앰프부와,A plurality of sense amplifier units for sensing and amplifying data of the memory cell or sensing and amplifying input data and outputting the detected data to the memory cell; 센스 앰프 인에이블 신호에 의해 센스 앰프의 풀업 바이어스 전위로 내부 전원전압을 공급하는 제 1 풀업 드라이버부와,A first pull-up driver unit for supplying an internal power supply voltage to the pull-up bias potential of the sense amplifier by the sense amplifier enable signal; 상기 센스 앰프 인에이블 신호에 의해 센스 앰프의 풀업 바이어스 전위로 외부 전원전압을 공급하는 제 2 풀업 드라이버와,A second pull-up driver for supplying an external power supply voltage to the pull-up bias potential of the sense amplifier by the sense amplifier enable signal; 상기 센스 앰프 인에이블 신호에 의해 센스 앰프의 풀다운 바이어스 전위로 접지전압을 공급하는 풀다운 드라이버와,A pull-down driver for supplying a ground voltage to the pull-down bias potential of the sense amplifier by the sense amplifier enable signal; 상기 센스 앰프의 초기 동작에서는 상기 센스 앰프의 풀업 바이어스 전위로 상기 외부 전원전압을 공급하고, 파워 다운 모드에서는 상기 풀업 바이어스 전위로 상기 외부 전원전압의 공급을 차단하도록 상기 제 2 풀업 드라이버의 동작을 제어하는 신호를 발생하는 오버 드라이브 제어부를 포함하여 이루어진 것을 특징으로 하는 센스 앰프 오버 드라이버 회로.The operation of the second pull-up driver is controlled to supply the external power supply voltage to the pull-up bias potential of the sense amplifier in the initial operation of the sense amplifier, and to block the supply of the external power supply voltage to the pull-up bias potential in the power-down mode. And an overdrive controller for generating a signal. 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 풀업 드라이버부는 PMOS 트랜지스터인 것을 특징으로 하 는 센스 앰프 오버 드라이버 회로.And said first and second pull-up driver portions are PMOS transistors. 제 1 항에 있어서,The method of claim 1, 상기 풀다운 드라이버부는 NMOS 트랜지스터인 것을 특징으로 하는 센스 앰프 오버 드라이버 회로.And said pull-down driver portion is an NMOS transistor. 제 1 항에 있어서,The method of claim 1, 상기 오버 드라이브 제어부는,The overdrive control unit, 상기 센스 앰프 인에이블 신호에 의해 일정폭의 펄스 신호를 발생하는 펄스 발생부와,A pulse generator for generating a pulse signal having a predetermined width by the sense amplifier enable signal; 상기 펄스 발생부의 출력 신호의 반전 신호와 파워 다운 모드 신호를 입력하여 논리 연산한 신호를 상기 제 2 풀업 드라이버부의 게이트단으로 출력하는 NAND 게이트로 구성된 것을 특징으로 하는 센스 앰프 오버 드라이버 회로.And a NAND gate for outputting a logic operation by inputting an inverted signal of the output signal of the pulse generator and a power down mode signal to a gate terminal of the second pull-up driver.
KR1020000064291A 2000-10-31 2000-10-31 Sense amplifier over drive circuit KR100668813B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000064291A KR100668813B1 (en) 2000-10-31 2000-10-31 Sense amplifier over drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000064291A KR100668813B1 (en) 2000-10-31 2000-10-31 Sense amplifier over drive circuit

Publications (2)

Publication Number Publication Date
KR20020034215A KR20020034215A (en) 2002-05-09
KR100668813B1 true KR100668813B1 (en) 2007-01-17

Family

ID=19696382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000064291A KR100668813B1 (en) 2000-10-31 2000-10-31 Sense amplifier over drive circuit

Country Status (1)

Country Link
KR (1) KR100668813B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650713B1 (en) * 2000-12-27 2006-11-27 주식회사 하이닉스반도체 Bit line sense amplifier
KR100753077B1 (en) * 2001-12-29 2007-08-31 주식회사 하이닉스반도체 Bit-Line Isolation signal Generator in Semiconductor Memory Device
JP3896894B2 (en) * 2002-05-13 2007-03-22 ソニー株式会社 Power amplifier
KR100746615B1 (en) 2006-02-20 2007-08-06 주식회사 하이닉스반도체 Sense amplifier control circuit and semiconductor device

Also Published As

Publication number Publication date
KR20020034215A (en) 2002-05-09

Similar Documents

Publication Publication Date Title
KR100567916B1 (en) Apparatus and method for supplying power in a semiconductor memory device
JP4043142B2 (en) Memory device
US7567469B2 (en) Over driving pulse generator
KR100540484B1 (en) Memory device for reducing write recovery time
KR20060018972A (en) Bit line sense amplifier control circuit
KR100847760B1 (en) Memory device and method for controlling the same
KR100668813B1 (en) Sense amplifier over drive circuit
KR100940265B1 (en) Sense amplifier power supply circuit
JP5580179B2 (en) Semiconductor device
KR100652797B1 (en) Sense amplifier overdriver control circuit and method for controlling sense amplifier of semiconductor device
KR100733473B1 (en) Semiconductor memory device having bit line over driving scheme and driving method thereof
KR100518230B1 (en) A driving voltage driver for sense amplifier of memory device
KR100650713B1 (en) Bit line sense amplifier
KR100976407B1 (en) Semiconductor memory device and operation method thereof
KR20140028556A (en) Semiconductor integrated circuit having differential signal transfer scheme and driving method thereof
KR100668497B1 (en) A semiconductor memory apparatus having a bit-line senser amplifier driver
KR100693782B1 (en) Sense amp driver
KR20050059790A (en) Circuit for controlling over-driving of sense amplifier
KR100813524B1 (en) Bit-line Sense Amplifier Driver and Bit-line Sensing Method Using the Same
KR100837804B1 (en) Bit Line Sense Amplifier having precharging unit
KR100562662B1 (en) Sense amplifier for low voltage in semiconductor memory device and its driving method
KR100911872B1 (en) Bit line sense amplifier
KR20030047023A (en) Memory device
KR101008983B1 (en) Bit Line Sense Amplifier Circuit
KR100680949B1 (en) Internal voltage generator for memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee