KR100335123B1 - Sense amplifier and Method for over drive using the same - Google Patents
Sense amplifier and Method for over drive using the same Download PDFInfo
- Publication number
- KR100335123B1 KR100335123B1 KR1019990045101A KR19990045101A KR100335123B1 KR 100335123 B1 KR100335123 B1 KR 100335123B1 KR 1019990045101 A KR1019990045101 A KR 1019990045101A KR 19990045101 A KR19990045101 A KR 19990045101A KR 100335123 B1 KR100335123 B1 KR 100335123B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- burn
- amplifier
- sap1
- sense amplifier
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 7
- 101001092930 Homo sapiens Prosaposin Proteins 0.000 claims abstract description 45
- 102100023792 ETS domain-containing protein Elk-4 Human genes 0.000 claims abstract description 29
- 101000884714 Homo sapiens Beta-defensin 4A Proteins 0.000 claims abstract description 29
- 101001048716 Homo sapiens ETS domain-containing protein Elk-4 Proteins 0.000 claims abstract description 29
- 102100023794 ETS domain-containing protein Elk-3 Human genes 0.000 claims abstract description 16
- 101001048720 Homo sapiens ETS domain-containing protein Elk-3 Proteins 0.000 claims abstract description 16
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
본 발명은 오버 드라이버를 선택적으로 사용할 수 있도록 하여 데이터 센싱 동작의 신뢰성을 확보할 수 있도록한 센스 앰프 및 그의 오버 드라이브 방법에 관한 것으로 그 구성은 입력되는 비트 라인 등화 신호(BLEQ)에 의해 비트 라인과 /비트 라인을 등화시키는 등화부;상기 비트 라인,/비트라인에 연결되어 칼럼 선택 신호(YS1)(YS2)에 의해 선택된 상,하부 셀들의 데이터를 센싱 증폭하는 증폭부;상기 증폭부의 한쪽 전극에 인가되는 VSS 신호를 스위칭하는 SAN 제어 신호를 출력하는 SAN 제어부;노말 동작시에 상기 증폭부의 다른쪽 전극에 인가되는 VDL 신호를 스위칭하는 SAP2 제어 신호를 출력하는 SAP2 제어부;상기 증폭부의 다른쪽 전극에 인가되는 VDDCLP 신호를 스위칭하는 SAP1 제어 신호(A)를 출력하는 SAP1 제어부;상기 SAP1 제어신호(A)와 외부에서 입력되는 B/I 엔트리(Burn-In Entry)신호에 의해 번인 모드시에만 오버 드라이브 동작이 이루어지도록 선택적으로 SAP1 제어신호를 출력하는 번인 제어부를 포함하고, 여기서, VDL 신호는 노말 동작시에 공급되는 전원 전압으로 번인 모드시에 공급되는 VDDCLP 신호의 레벨보다 낮은 레벨을 갖는 것으로 상기 번인 제어부에서 노말 모드시에는 VDDCLP 신호가 증폭부로 공급되지 않도록 한다.The present invention relates to a sense amplifier and an overdrive method thereof, which enables an over-driver to be selectively used to secure reliability of a data sensing operation. The configuration of the present invention relates to a bit line and a bit line by an input bit line equalization signal (BLEQ). An equalizer configured to equalize / bit lines; an amplifier connected to the bit lines and / or bit lines to sense and amplify data of upper and lower cells selected by column selection signals YS1 and YS2; A SAN controller for outputting a SAN control signal for switching an applied VSS signal; an SAP2 controller for outputting an SAP2 control signal for switching a VDL signal applied to the other electrode of the amplifier in normal operation; to the other electrode of the amplifier An SAP1 control unit configured to output an SAP1 control signal A for switching an applied VDDCLP signal; B / which is externally input to the SAP1 control signal A And a burn-in control unit for selectively outputting the SAP1 control signal such that the overdrive operation is performed only in the burn-in mode by the burn-in entry signal, wherein the VDL signal is burn-in with the power supply voltage supplied during normal operation. The burn-in control unit has a level lower than that of the VDDCLP signal supplied in the mode so that the VDDCLP signal is not supplied to the amplifier in the normal mode.
Description
본 발명은 반도체 장치에 관한 것으로, 특히 오버 드라이버를 선택적으로 사용할 수 있도록 하여 데이터 센싱 동작의 신뢰성을 확보할 수 있도록한 센스앰프 및 그의 오버 드라이브 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a sense amplifier and an overdrive method thereof in which an over driver can be selectively used to ensure reliability of a data sensing operation.
센스 앰프는 메모리 셀에 저장된 데이터를 정확하게 감지하고 증폭하여 그 값을 외부에 연결시켜주는 중요한 회로로써 고감도,고속동작,넓은 전원 전압의 동작 범위,저소비 전력이 요구된다.The sense amplifier is an important circuit that accurately senses and amplifies the data stored in the memory cell and connects the value to the outside. It requires high sensitivity, high speed operation, a wide operating voltage range, and low power consumption.
또한, 회로의 온 칩(on-chip)화를 위하여 작은 면적이 요구된다.In addition, a small area is required for the on-chip of the circuit.
특히 노말 동작에서는 빠른 속도가 요구되고, 번인(Burn-in) 모드에서는 빠른 속도보다는 안정성이 요구된다.In particular, fast speed is required for normal operation, and stability is required for fast speed in burn-in mode.
이하, 첨부된 도면을 참고하여 종래 기술의 센스 앰프에 관하여 설명하면 다음과 같다.Hereinafter, a sense amplifier according to the related art will be described with reference to the accompanying drawings.
도 1은 종래 기술의 센스 앰프의 회로 구성도이고, 도 2는 종래 기술의 센스 앰프 회로의 동작 타이밍도이다.1 is a circuit configuration diagram of a sense amplifier of the prior art, and FIG. 2 is an operation timing diagram of the sense amplifier circuit of the prior art.
도 1에서의 센스 앰프는 메모리 셀 어레이가 상,하측에 구성되어 센스 앰프를 공유하는 구조이다.1 is a structure in which memory cell arrays are configured at upper and lower sides to share a sense amplifier.
종래 기술의 센스 앰프는 셀 어레이의 상,하부 셀들(1a)(1b)과 입력되는 비트 라인 등화 신호(Bit Line EQualization;BLEQ)에 의해 비트 라인과 /비트 라인을 등화시키는 등화부(2a)(2b)와, 스위칭 신호(SW1)에 의해 센싱하고자 하는 상부 셀 또는 하부 셀을 선택하기 위한 스위칭 소자들(7a)(7b)(8a)(8b)과, 상기 스위칭 소자들(7a)(7b)(8a)(8b)을 통하여 상,하부 셀들의 비트 라인,/비트 라인에 연결되는 증폭부(3)와, 상기 증폭부(3)의 한쪽 전극에 인가되는 VSS 신호를 스위칭하는 SAN 제어 신호를 출력하는 SAN 제어 회로부(6)와, 상기 증폭부(3)의 다른쪽 전극에 인가되는 VDDCLP 신호를 스위칭하는 SAP1 제어 신호를 출력하는 SAP1 제어 회로부(4)와, 상기 증폭부(3)의 다른쪽 전극에 인가되는 VDL 신호를 스위칭하는 SAP2 제어 신호를 출력하는 SAP2 제어 회로부(5)를 포함하여 센스 앰프가 구성된다.Prior art sense amplifiers include an equalizer 2a for equalizing bit lines and / bit lines by bit line equalization signals (BLEQ) input to the upper and lower cells 1a and 1b of the cell array. 2b), switching elements 7a, 7b, 8a and 8b for selecting an upper cell or a lower cell to be sensed by the switching signal SW1, and the switching elements 7a and 7b. (8a) and (b) a SAN control signal for switching the amplification unit 3 connected to the bit line and / bit line of the upper and lower cells, and the VSS signal applied to one electrode of the amplification unit 3; SAN control circuit section 6 for outputting, SAP1 control circuit section 4 for outputting the SAP1 control signal for switching the VDDCLP signal applied to the other electrode of the amplifier section 3, and the other of the amplifier section 3 The sense amplifier includes an SAP2 control circuit section 5 for outputting an SAP2 control signal for switching the VDL signal applied to the side electrode. It is.
이와 같이 구성된 종래 기술의 센스 앰프의 데이터 리드 동작을 설명하면 다음과 같다.Referring to the data read operation of the conventional sense amplifier configured as described above is as follows.
도 2에서와 같이, 메모리의 여러 명령중에 워드 라인을 활성화시키기 위해 명령(command;CMD) 조합에 의해 액티브 신호를 실행한다.As in FIG. 2, the active signal is executed by a command (CMD) combination to activate a word line among several commands in the memory.
이와 같은 액티브 신호에 의해 SAP1 제어 회로부(4),SAP2 제어 회로부(5),SAN 제어 회로부(6)가 동작된다.The SAP1 control circuit section 4, the SAP2 control circuit section 5, and the SAN control circuit section 6 operate by the active signal.
셀 비트 라인의 저항 및 커패시턴스가 크기 때문에 메모리 내부의 타이밍을 맞추기 위하여 센스 앰프 동작시보다 높은 전압을 인가하여(SAP1 펄스) 빨리 비트 라인에 차지(charge)를 전달한후에(센스 앰프 오버 드라이브 동작) SAP2 펄스에 의해 비트 라인에 차지를 전달한다.Because the resistance and capacitance of the cell bit line are large, SAP2 is applied after the charge is applied to the bit line faster (SAP amplifier) by applying a higher voltage than the sense amplifier operation (SAP1 pulse) to adjust the timing in the memory. The charge is transferred to the bit line by a pulse.
이와 같이 초기에 센스 앰프 오버 드라이브 동작으로 SAP1 펄스 즉, 높은 전압을 인가하기 때문에 센스 앰프의 동작 속도가 빨라져 빠른 속도로 메모리의 데이터 센싱 동작이 이루어진다.As described above, since the SAP1 pulse, that is, the high voltage is applied as the sense amplifier overdrive operation, the operation speed of the sense amplifier is increased, and the data sensing operation of the memory is performed at a high speed.
이와 같은 종래 기술의 센스 앰프는 다음과 같은 문제가 있다.The prior art sense amplifier has the following problems.
센스 앰프의 데이터 센싱 동작시 오버 드라이브의 사용은 노말(normal) 동작시에는 스피드를 빠르게 하기 때문에 사용이 필요하나, 번인(burn-in)시에는 빠른 스피드가 필요하지 않기 때문에 필요하지 않으나 오버 드라이브의 선택적 사용이 불가하여 다음과 같은 문제가 있다.The use of overdrive in sense sensing data sensing is necessary because it speeds up during normal operation, but it is not necessary because it does not require fast speed during burn-in. There is the following problem because it cannot be used selectively.
즉, 센스 앰프의 오버 드라이브는 높은 전압을 일정 시간동안 사용하기 때문에 피크 전류(peak current)가 많이 흘러 테스트 장비 및 시스템에서 큰 파워 공급 블록(power supplier)이 필요하다.That is, the overdrive of the sense amplifier uses a high voltage for a certain period of time, so a lot of peak current flows and a large power supplier is required in the test equipment and system.
또한, 이와 같은 피크 전류는 메모리 소자의 데이터 센싱 동작시에 오동작을 유발하여 소자의 신뢰성을 저하시킨다.In addition, such a peak current causes a malfunction in the data sensing operation of the memory device, thereby lowering the reliability of the device.
본 발명은 이와 같은 종래 기술의 센스 앰프의 문제를 해결하기 위한 것으로, 오버 드라이버를 선택적으로 사용할 수 있도록 하여 데이터 센싱 동작의 신뢰성을 확보할 수 있도록한 센스 앰프 및 그의 오버 드라이브 방법을 제공하는데 그 목적이 있다.The present invention is to solve the problem of the conventional sense amplifier, and to provide a sense amplifier and its overdrive method to ensure the reliability of the data sensing operation by selectively using the over-driver. There is this.
도 1은 종래 기술의 센스 앰프의 회로 구성도1 is a circuit diagram of a sense amplifier of the prior art
도 2는 종래 기술의 센스 앰프 회로의 동작 타이밍도2 is an operation timing diagram of a conventional sense amplifier circuit.
도 3은 본 발명에 따른 센스 앰프의 회로 구성도3 is a circuit diagram of a sense amplifier according to the present invention.
도 4는 본 발명에 따른 번인 제어부의 회로 구성도4 is a circuit diagram illustrating a burn-in control unit according to the present invention.
도 5는 본 발명에 따른 센스 앰프 회로의 동작 타이밍도5 is an operation timing diagram of a sense amplifier circuit according to the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
31a.31b. 셀 32a.32b. 등화부31a.31b. Cell 32a.32b. Equalizer
33. 증폭부 34. 번인 제어부33. Amplification section 34. Burn-in control section
35. SAP1 제어부 36. SAP2 제어부35. SAP1 control unit 36. SAP2 control unit
37. SAN 제어부37.SAN Control Panel
이와 같은 목적을 달성하기 위한 본 발명에 따른 센스 앰프는 입력되는 비트 라인 등화 신호(BLEQ)에 의해 비트 라인과 /비트 라인을 등화시키는 등화부;상기 비트 라인,/비트라인에 연결되어 칼럼 선택 신호(YS1)(YS2)에 의해 선택된 상,하부 셀들의 데이터를 센싱 증폭하는 증폭부;상기 증폭부의 한쪽 전극에 인가되는 VSS 신호를 스위칭하는 SAN 제어 신호를 출력하는 SAN 제어부;노말 동작시에 상기 증폭부의 다른쪽 전극에 인가되는 VDL 신호를 스위칭하는 SAP2 제어 신호를 출력하는 SAP2 제어부;상기 증폭부의 다른쪽 전극에 인가되는 VDDCLP 신호를 스위칭하는 SAP1 제어 신호(A)를 출력하는 SAP1 제어부;상기 SAP1 제어신호(A)와 외부에서 입력되는 B/I 엔트리(Burn-In Entry)신호에 의해 번인 모드시에만 오버 드라이브 동작이 이루어지도록 선택적으로 SAP1 제어신호를 출력하는 번인 제어부를 포함하고, 여기서, VDL 신호는 노말 동작시에 공급되는 전원 전압으로 번인 모드시에 공급되는 VDDCLP 신호의 레벨보다 낮은 레벨을 갖는 것으로 상기 번인 제어부에서 노말 모드시에는 VDDCLP 신호가 증폭부로 공급되지 않도록 하는 것을 특징으로 하고, 본 발명에 따른 센스 앰프의 오버 드라이브 방법은 메모리 셀들의 데이터를 선택적으로 리드하는 데이터 리드 동작에 있어서,워드 라인을 활성화시키기 위한 액티브 신호에 의해 센스 앰프 인에이블 블록들을 활성화하는 단계;노말 모드 또는 번인 모드인가를 판단하는 단계;노말 동작시에는 번인 엔트리 신호를 Low로 만들어 센스 앰프의 오버 드라이버를 동작시키는 단계;외부 전압 VDD가 노말 동작시보다 높은 전압으로 인가되면 번인 모드로 판단하여 번인 엔트리 펄스를 내부에서 만들어 번인 엔트리 신호가 인가되는 센스 앰프 인에이블 신호를 Low로 고정시켜 센스 앰프 오버 드라이버 동작을 막는 단계를 포함하여 이루어지는 것을 특징으로 한다.The sense amplifier according to the present invention for achieving the above object is an equalization unit for equalizing the bit line and / bit line by the input bit line equalization signal (BLEQ); Column selection signal is connected to the bit line, / bit line An amplifier for sensing and amplifying data of upper and lower cells selected by YS1 and YS2; a SAN controller for outputting a SAN control signal for switching a VSS signal applied to one electrode of the amplifier; SAP2 control unit for outputting a SAP2 control signal for switching the VDL signal applied to the other electrode of the negative; SAP1 control unit for outputting the SAP1 control signal (A) for switching the VDDCLP signal applied to the other electrode of the amplifier; The SAP1 control By selectively outputting the SAP1 control signal so that the overdrive operation is performed only in the burn-in mode by the signal A and the B-I entry signal externally input. And a VDL signal having a level lower than the level of the VDDCLP signal supplied in the burn-in mode with the power supply voltage supplied in the normal operation, wherein the VDDCLP signal is amplified in the normal mode in the burn-in control unit. In the data read operation for selectively reading data of memory cells, a sense amplifier is enabled by an active signal for activating a word line. Activating the blocks; determining whether the module is in normal mode or burn-in mode; operating the over-driver of the sense amplifier by making the burn-in entry signal low during normal operation; applying an external voltage VDD to a higher voltage than during normal operation; The burn-in entry pulse And a step of preventing the sense amplifier over-driver operation by fixing the sense amplifier enable signal to which the burn-in entry signal is applied.
이하, 첨부된 도면을 참고하여 본 발명에 따른 센스 앰프 및 그의 오버 드라이브 방법에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a sense amplifier and an overdrive method thereof according to the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 센스 앰프의 회로 구성도이고, 도 4는 본 발명에 따른 번인 제어부의 회로 구성도이다.3 is a circuit diagram of a sense amplifier according to the present invention, Figure 4 is a circuit diagram of a burn-in control unit according to the present invention.
본 발명에 따른 센스 앰프는 셀 어레이의 상,하부 셀들(31a)(31b)과 입력되는 비트 라인 등화 신호(Bit Line EQualization;BLEQ)에 의해 비트 라인과 /비트 라인을 등화시키는 등화부(32a)(32b)와, 칼럼 선택 신호(YS1)(YS2)에 의해 센싱하고자 하는 상부 셀 또는 하부 셀을 선택하기 위한 스위칭 소자들(38a)(38b)(39a) (39b)과, 상기 스위칭 소자들(38a)(38b)(39a)(39b)을 통하여 상,하부 셀들의 비트 라인,/비트 라인에 연결되는 증폭부(33)와, 상기 증폭부(33)의 한쪽 전극에 인가되는 VSS 신호를 스위칭하는 SAN 제어 신호를 출력하는 SAN 제어부(37)와, 노말 동작시에 상기 증폭부(33)의 다른쪽 전극에 인가되는 VDL 신호를 스위칭하는 SAP2 제어 신호를 출력하는 SAP2 제어부(36)와 상기 증폭부(33)의 다른쪽 전극에 인가되는 VDDCLP 신호를 스위칭하는 SAP1 제어 신호(A)를 출력하는 SAP1 제어부(35)와,상기 SAP1 제어부(35)에서 출력되는 제어신호(A)와 외부에서 입력되는 B/I 엔트리(Burn-In Entry)신호에 의해 노말 동작시에는 VDDCLP 신호가 증폭부(33)로 공급되지 않도록 하여 번인 모드시에만 오버 드라이브 동작이 이루어지도록 선택적으로 SAP1 제어신호를 출력하는 번인 제어부(34)를 포함하여 센스 앰프가 구성된다.The sense amplifier according to the present invention includes an equalizer 32a for equalizing bit lines and / bit lines by bit line equalization signals (BLEQs) input to upper and lower cells 31a and 31b of a cell array. And switching elements 38a, 38b, 39a and 39b for selecting an upper cell or a lower cell to be sensed by the column selection signals YS1 and YS2. Switching the amplifier 33 connected to the bit line, / bit line of the upper and lower cells through 38a, 38b, 39a, 39b, and VSS signal applied to one electrode of the amplifier 33 A SAN control unit 37 for outputting a SAN control signal, an SAP2 control unit 36 for outputting an SAP2 control signal for switching a VDL signal applied to the other electrode of the amplifier 33 during normal operation, and the amplification An SAP1 control unit 35 for outputting an SAP1 control signal A for switching the VDDCLP signal applied to the other electrode of the unit 33; In the normal operation by the control signal A output from the SAP1 control unit 35 and the B / I entry signal externally input, the VDDCLP signal is not supplied to the amplifying unit 33 during burn-in. The sense amplifier is configured to include a burn-in control unit 34 that selectively outputs the SAP1 control signal so that the overdrive operation is performed only in the mode.
여기서, SAN 제어 신호는 센스 앰프 NMOS 인에이블 신호이고, SAP1은 오버 드라이브시의 센스 앰프 PMOS 인에이블 신호이다. 그리고 SAP2는 노말 동작시의 센스 앰프 PMOS 인에이블 신호이다.Here, the SAN control signal is a sense amplifier NMOS enable signal, and SAP1 is a sense amplifier PMOS enable signal during overdrive. SAP2 is a sense amplifier PMOS enable signal during normal operation.
그리고 VDL은 노말 동작시에 공급되는 전원 전압으로 번인 모드시에 공급되는 VDDCLP보다는 낮은 레벨이다.The VDL is a power supply voltage supplied during normal operation and is lower than the VDDCLP supplied in the burn-in mode.
상기 번인 제어부의 상세 구성은 다음과 같다.The detailed configuration of the burn-in control unit is as follows.
도 4에서와 같이, 전원 전압 단자(VINT)와 접지 단자 사이에 구성되어 SAP1 제어 신호를 반전하는 제 1 인버터(41)와, 상기 제 1 인버터(41)와 전원 전압(VINT)단자 사이에 구성되어 외부에서 입력되고 노말 동작시에는 Low 레벨을 갖고, 번인 모드시에는 High 레벨을 갖는 번인 엔트리 신호에 의해 선택적으로 on/off되는 PMOS 트랜지스터(44a)와, 한쪽 전극이 상기 제 1 인버터(41)의 출력단에 연결되고 다른쪽 전극이 접지 단자에 연결되어 외부에서 입력되는 번인 엔트리 신호에 의해 선택적으로 on/off되는 NMOS 트랜지스터(44b)와, 상기 제 1 인버터(41)의 출력 신호를 래치 출력하는 래치부(42)와, 상기 래치부(42)의 출력 신호를 반전하여 출력하는 제 2 인버터(43)로 구성된다.As shown in FIG. 4, a first inverter 41 configured between the power supply voltage terminal VINT and the ground terminal to invert the SAP1 control signal, and configured between the first inverter 41 and the power supply voltage VINT terminal. PMOS transistor 44a selectively input / received from the outside and having a low level during normal operation, and selectively turned on / off by a burn-in entry signal having a high level in burn-in mode, and one electrode includes the first inverter 41. Latches the output signal of the first inverter 41 and the NMOS transistor 44b connected to an output terminal of the second electrode and selectively turned on / off by a burn-in entry signal inputted from the outside to the other electrode. The latch section 42 and the second inverter 43 for inverting and outputting the output signal of the latch section 42.
이와 같이 구성된 본 발명에 따른 센스 앰프의 데이터 리드 동작을 설명하면 다음과 같다.Referring to the data read operation of the sense amplifier according to the present invention configured as described above are as follows.
도 5는 본 발명에 따른 센스 앰프 회로의 동작 타이밍도이다.5 is an operation timing diagram of a sense amplifier circuit according to the present invention.
먼저, 메모리의 여러 명령중에 워드 라인을 활성화시키기 위해 명령(command;CMD) 조합에 의해 액티브 신호를 실행한다.First, an active signal is executed by a command (CMD) combination to activate a word line among several commands in the memory.
이와 같은 액티브 신호에 의해 SAP1 제어부(35),SAP2 제어부(36),SAN 제어부(37)가 동작된다.The SAP1 control unit 35, the SAP2 control unit 36, and the SAN control unit 37 operate by the active signal.
셀 비트 라인의 저항 및 커패시턴스가 크기 때문에 메모리 내부의 타이밍을 맞추기 위하여 노말 동작시에는 센스 앰프 오버 드라이버를 동작시키고, 초기 불량을 제거하기 위한 번인 동작시에는 센스 앰프 오버 드라이버를 동작시키지 않고 SAP2 제어 신호에 의해서만 센스 앰프를 동작시킨다.Because the resistance and capacitance of the cell bit line are large, the sense amplifier over driver is operated during normal operation to match the timing inside the memory, and the SAP2 control signal without operating the sense amplifier over driver during burn-in operation to eliminate initial defects. To operate the sense amplifier only.
즉, 노말 동작시에는 번인 엔트리 신호를 Low로 만들어 SAP1 제어부(35)의 출력 신호(A)에 의해 센스 앰프의 오버 드라이버를 동작시키고 외부 전압 VDD가 노말 동작시보다 높은 전압으로 인가되면(VDD > 4.5V이상) 번인 엔트리 펄스를 내부에서 만들어 번인 엔트리 신호가 인가되는 NMOS(제 1 인버터의 NMOS)에 의해 SAP1 제어부(35)의 출력 신호(A)를 Low로 고정시켜 센스 앰프 오버 드라이버 동작을 막는다.That is, when the burn-in entry signal is set low during the normal operation, the over driver of the sense amplifier is operated by the output signal A of the SAP1 controller 35, and when the external voltage VDD is applied at a higher voltage than during the normal operation (VDD> 4.5V or more) Burn-in entry pulses are internally generated and the output signal A of the SAP1 control unit 35 is fixed to low by NMOS (NMOS of the first inverter) to which the burn-in entry signal is applied, thereby preventing the sense amplifier over-driver operation. .
즉, 도 5의 (가)부분에서와 같이 SAP1 펄스가 발생하지 않는다.That is, the SAP1 pulse does not occur as shown in part (a) of FIG.
이와 같은 동작은 센스 앰프에 노말 동작시보다 ±10% 정도의 전압 레벨이 다른 외부 전압이 인가되는 경우 센스 앰프 오버 드라이버의 작동을 막게된다.This operation prevents the operation of the sense amplifier over driver when an external voltage having a voltage level of about 10% is applied to the sense amplifier than normal operation.
이와 같은 본 발명에 따른 센스 앰프 및 그의 오버 드라이브 방법은 다음과 같은 효과가 있다.Such a sense amplifier and its overdrive method according to the present invention has the following effects.
첫째, 노말 동작시에는 센스 앰프 오버 드라이버를 동작시켜 스피드를 빠르게 하고 번인 모드시에는 스피드를 빠르게 할 필요가 없으므로 센스 앰프 오버 드라이버를 동작시키지 않으므로 피크 전류가 감소하여 메모리의 데이터 리드 동작이 안정적으로 이루어진다.First, in normal operation, the sense amplifier over driver is operated to increase the speed, and in burn-in mode, the speed does not need to be increased, so the sense amplifier over driver is not operated. Therefore, the peak current is reduced and the data read operation is stable. .
이는 소자의 신뢰성을 향상시키는 효과가 있다.This has the effect of improving the reliability of the device.
둘째, 번인 테스트 장비에서 파워 소오스가 일정할때 피크 전류가 감소하기 때문에 안정적인 테스트가 가능하도록 한다.Second, in the burn-in test equipment, the peak current decreases when the power source is constant, thus enabling stable testing.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990045101A KR100335123B1 (en) | 1999-10-18 | 1999-10-18 | Sense amplifier and Method for over drive using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990045101A KR100335123B1 (en) | 1999-10-18 | 1999-10-18 | Sense amplifier and Method for over drive using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010037530A KR20010037530A (en) | 2001-05-15 |
| KR100335123B1 true KR100335123B1 (en) | 2002-05-04 |
Family
ID=19615765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990045101A KR100335123B1 (en) | 1999-10-18 | 1999-10-18 | Sense amplifier and Method for over drive using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100335123B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101103259B1 (en) * | 2005-08-18 | 2012-01-10 | 주식회사 하이닉스반도체 | Circuit and method for controlling Sense amplifier of semiconductor memory device |
| US7505297B2 (en) | 2005-09-29 | 2009-03-17 | Hynix Semiconductor, Inc. | Semiconductor memory device |
| KR100834390B1 (en) * | 2005-09-29 | 2008-06-04 | 주식회사 하이닉스반도체 | Semiconductor memory device |
-
1999
- 1999-10-18 KR KR1019990045101A patent/KR100335123B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010037530A (en) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100377421B1 (en) | Semiconductor memory device with precharge voltage correction circuit | |
| US7502269B2 (en) | Semiconductor memory device capable of controlling drivability of overdriver | |
| KR100298432B1 (en) | Control Circuit for Controlling Power Consumption in Semiconductor Memory Device And Method Varying Bit-line Precharge Voltage Using the Same | |
| US8472273B2 (en) | Semiconductor device | |
| US10714153B2 (en) | Reversed bias compensation for sense amplifier operation | |
| KR100643620B1 (en) | Memory device | |
| KR20090112297A (en) | Sense amplifier control circuit for semiconductor memory device and thereof control method | |
| KR0140175B1 (en) | Sense amplifier in memory device | |
| US6466501B2 (en) | Semiconductor memory device having sense amplifier and method for driving sense amplifier | |
| US5659512A (en) | Semiconductor integrated circuit applicable to data read circuit from memory | |
| US6501696B1 (en) | Current steering reduced bitline voltage swing, sense amplifier | |
| US6222781B1 (en) | Semiconductor integrated circuit device capable of externally applying power supply potential to internal circuit while restricting noise | |
| KR100335123B1 (en) | Sense amplifier and Method for over drive using the same | |
| US6385103B1 (en) | Semiconductor memory device having a circuit for testing memories | |
| US8659321B2 (en) | Semiconductor device having sense amplifier | |
| US6584020B2 (en) | Semiconductor memory device having intermediate voltage generating circuit | |
| KR100699875B1 (en) | Semiconductor memory device improving sense amplifier structure | |
| US20030117874A1 (en) | Semiconductor memory device capable of preventing coupling noise between adjacent bit lines in different columns | |
| US20070230258A1 (en) | Semiconductor memory device for controlling bit line sense amplifying operation using row and column addresses | |
| US6477096B1 (en) | Semiconductor memory device capable of detecting memory cell having little margin | |
| US11605421B2 (en) | Semiconductor device having driver circuits and sense amplifiers | |
| KR100335118B1 (en) | Driver circuit for memory device | |
| US20240071472A1 (en) | Semiconductor device having sense amplifier equipped with compensation circuit | |
| KR100247922B1 (en) | Current sense amplfier with low VDD | |
| KR20000066269A (en) | DRAM provided with output feedback circuitry of sence amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |