KR19980066592A - 비엘피(blp) 및 그의 제조 방법 - Google Patents

Abstract

본 발명은 실장 면적을 줄일 수 있고 열 방출 효과를 크게 하기 위한 BLP 및 그의 제조 방법에 관한 것이다.

BLP 및 그의 제조 방법은 제 1 리드상에 칩을 접착하고, 상기 제 1 리드와 이방성 본딩 테이프로, 상기 칩과 절연성 테이프로 제 2 리드를 접촉하고, 상기 제 2 리드와 칩을 전기적으로 연결시켜 주는 도전선과 상기 제 1 리드의 최하단부와 제 2 리드의 최상단부를 노출시키며 상기 제 1, 제 2 리드, 칩과 도전선을 몰딩하여 패키지 본체를 형성하는 것을 특징으로 한다.

Description

비엘피(BLP) 및 그의 제조 방법

본 발명은 비엘피(BLP:Bottom Leaded plastic Package) 및 그의 제조 방법에 관한 것으로, 특히 BLP를 피씨비(PCB:Printed Circuit Board)에 실장(實裝)시 양면으로 실장하며 열 방출 효과를 향상시키는 BLP 및 그의 제조 방법에 관한 것이다.

첨부된 도면을 참조하여 종래의 BLP 및 그의 제조 방법을 설명하면 다음과 같다.

도 1은 종래의 PCB에 실장된 BLP를 나타낸 구조 단면도이다.

도 1에서와 같이, 종래의 BLP는 본딩패드를 갖으며 리드(Read)(11)상에 접착제(12)로 접착되는 칩(Chip)(13),상기 칩(13)의 상측에 위치한 본딩패드와 리드(11)를 전기적으로 연결시켜 주는 금선(Gold Wire)(14), 상기 리드(11)의 최하단부(15)를 노출시키며 상기 리드(11), 칩(13)과 금선(14)을 외부 환경으로부터 보호시켜 주도록 몰딩한 패키지 본체(16)로 구성되며 상기 리드(11)의 최하단부(15)는 PCB(18)상에 납(17)에 의해 전기적으로 접속되게 부착되어있다.

종래의 BLP는 PCB에 실장할 때 BLP를 적층하여 실장하지 못하므로 많은 면적을 필요로 하고, PCB에 접착되는 리드를 제외하고는 BLP의 전면이 몰딩되어 있으므로 열 방출 효과가 나쁘다는 문제점이 있었다.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 실장 면적을 줄일 수 있고 열 방출 효과를 크게 하는 BLP 및 그의 제조 방법을 제공하는데 그 목적이 있다.

도 1은 종래의 PCB에 실장된 BLP를 나타낸 구조 단면도

도 2은 본 발명의 실시예에 따른 PCB에 실장된 BLP를 나타낸 구조 단면도

도 3a 내지 도 3d는 본 발명의 실시예에 따른 BLP의 제조 방법을 나타낸 공정 단면도

도 4는 본 발명의 실시예에 따른 BLP의 하단부를 나타낸 평면도

도 5은 본 발명의 실시예에 따른 BLP의 상단부를 나타낸 평면도

도 6은 본 발명의 실시예에 따른 다수개 BLP의 적층된 형태를 나타낸 구조 단면도

도면의 주요 부분에 대한 부호의 설명

31: 제 1 리드 32: 제 1 절연성 접착제

33: 칩 34: 이방성 본딩 테이프

35: 제 2 절연성 접착제 36: 제 2 리드

37: 금선 38: 제 1 리드의 최하단부

39: 제 2 리드의 최상단부 40: 패키지 본체

41: 납 42: PCB

본 발명의 BLP는 제 1 리드상에 접착되는 칩, 상기 제 1 리드와 이방성 본딩 테이프로 접촉되고 상기 칩과 절연성 테이프로 접촉되는 제 2 리드, 상기 제 2 리드와 칩을 전기적으로 연결시켜 주는 도전선과 상기 제 1 리드의 최하단부와 제 2 리드의 최상단부를 노출시키며 상기 제 1, 제 2 리드, 칩과 도전선을 몰딩하여 형성되는 패키지 본체를 포함하여 구성됨을 특징으로 한다.

그리고 본 발명의 BLP의 제조 방법은 제 1 리드상에 칩을 제 1 절연성 접착제로 접착시키는 단계, 상기 제 1 리드와 이방성 본딩 테이프로 상기 칩과 절연성 테이프로 제 2 리드를 접촉시키는 단계, 상기 제 2 리드와 상기 칩을 도전선으로 본딩하는 단계와 상기 제 1 리드의 최하단부와 제 2 리드의 최상단부를 노출시키며 상기 제 1, 제 2 리드, 칩과 도전선을 몰딩하여 패키지 본체를 형성 하는 단계를 포함하여 이루어짐을 특징으로 하는 한다.

상기와 같은 본 발명에 따른 BLP 및 그의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

도 2은 본 발명의 실시예에 따른 PCB에 실장된 BLP를 나타낸 구조 단면도이다.

도 2에서와 같이, 본 발명의 실시예에 따른 BLP는 본딩패드를 갖으며 제 1 리드(31)상에 제 1 절연성 테이프(32)로 접착되는 칩(33), 상기 제 1 리드(31)와 칩(33)상에 상기 제 1 리드(31)와 이방성 본딩(Bonding) 테이프(34)로 접촉되고, 상기 칩(33)과 제 2 절연성 테이프(35)로 접촉되는 제 2 리드(36), 상기 칩(33)의 상측에 위치한 본딩패드와 상기 제 2 리드(36)를 전기적으로 연결시켜 주는 금선(37), 상기 제 1 리드(31)의 최하단부(38)와 제 2 리드(36)의 최상단부(39)를 노출시키며 상기 제 1, 제 2 리드(31,36), 칩(33)과 금선(37)을 외부 환경으로 부터 보호시켜 주도록 몰딩한 패키지 본체(40)로 구성되며 상기 제 1 리드(31)의 최하단부(38)는 PCB(42)상에 납(41)에 의해 전기적으로 접속되게 부착 되어있다. 여기서 상기 BLP의 패키지 본체(40)로 부터 노출된 제 1 리드(31)의 최하단부(38)와 제 2 리드(36)의 최상단부(39)를 이용하여 실장이 가능하므로 여러개의 BLP를 적층하고, 하나의 BLP를 실장할 경우에는 실장하지 않은 면의 노출된 리드를 통하여 열을 방출한다.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 BLP의 제조 방법을 나타낸 공정 단면도이다.

본 발명의 실시예에 따른 BLP는 도 3a에서와 같이, 본딩패드를 갖으며 제 1 리드(31) 상에 절연성 테이프(32)로 칩(33)을 접착시킨다.

도 3b에서와 같이, 상기 제 1 리드(31)와 이방성 본딩 테이프(34)로 접촉되고 상기 칩(33)과 제 2 절연성 테이프(35)로 접촉되어 상기 제 1 리드(31)와 칩(33)상에 제 2 리드(36)를 형성한다. 여기서 상기 이방성 본딩 테이프(34)는 상기 제 1 리드(31)와 제 2 리드(36)사이에는 전도성 물질로 되어있어서 전기적으로 결합되도록 하고 상기 제 1 리드(31)와 제 2 리드(36)가 없는 부위에는 절연성 테이프로 이루어져 있어서 좌우의 리드와는 절연되도록 되어있다.

도 3c에서와 같이, 상기 제 2 리드(36)와 상기 칩(33)의 상측에 위치한 본딩패드에 금선(37)으로 본딩 공정을 행한다.

도 3d에서와 같이, 상기 제 1 리드(31)의 최하단부(38)와 제 2 리드(36)의 최상단부(39)를 노출시키며 상기 제 1, 제 2 리드(31,36), 칩(33)과 금선(37)을 외부 환경으로 부터 보호하기 위해 몰딩 공정을 행하여 패키지 본체(40)를 형성 한다.

이어 트림(Trim) 공정에서 댐바(Dam-Bar)를 잘라냄으로써 완성한다.

도 4는 본 발명의 실시예에 따른 BLP의 하단부를 나타낸 평면도이다.

도 4에서와 같이, 본 발명의 실시예에 따른 BLP의 하단부는 패키지 본체(40)양측에 동일 길이에 다수의 열로 형성되는 다수개의 제 1 리드(31)가 있고, 상기 패키지 본체(40)상에 동일 길이의 두 개의 행과 상기 다수개의 제 2 리드(36)와 같은 열로 형성되는 제 1 리드(31)의 최하단부(38)가 있다.

도 5은 본 발명의 실시예에 따른 BLP의 상단부를 나타낸 평면도이다.

도 5에서와 같이, 본 발명의 실시예에 따른 BLP의 상단부는 패키지 본체(40)양측에 동일 길이에 다수의 열로 형성되는 다수개의 제 2 리드(36)가 있고, 상기 패키지 본체(40)상에 동일 길이의 두 개의 행과 상기 다수개의 제 2 리드(36)와 같은 열로 형성되는 제 2 리드(36)의 최상단부(39)가 있다.

도 6은 본 발명의 실시예에 따른 다수개 BLP의 적층된 형태를 나타낸 구조 단면도이다.

도 6에서와 같이, 패키지 본체(40)로 부터 노출된 제 1 리드의 최하단부(38)와 제 2 리드의 최상단부(39)로 연결되어 다수개의 BLP가 적층되어있다.

본 발명의 BLP 및 그의 제조 방법은 패키지 본체로 부더 최하단부가 노출된 제 1 리드와 최상단부가 노출된 제 2 리드를 갖는 BLP를 이용하여 PCB에 실장할 때 BLP의 적층 즉 양면 실장이 가능하여 실장 면적을 줄일 수 있고, 단일 실장의 경우 BLP의 노출된 리드로 열이 방출되어 열 방출 효과를 향상시키는 효과가 있다.

Claims (3)

1. 제 1 리드상에 접착되는 칩;

   상기 제 1 리드와 이방성 본딩 테이프로 접촉되고, 상기 칩과 절연성 테이프로 접촉되는 제 2 리드;

   상기 제 2 리드와 칩을 전기적으로 연결시켜 주는 도전선;

   상기 제 1 리드의 최하단부와 제 2 리드의 최상단부를 노출시키며 상기 제 1, 제 2 리드, 칩과 도전선을 몰딩하여 형성되는 패키지 본체를 포함하여 구성됨을 특징으로 하는 BLP.
2. 제 1 리드상에 칩을 제 1 절연성 접착제로 접착시키는 단계;

   상기 제 1 리드와 이방성 본딩 테이프로, 상기 칩과 절연성 테이프로 제 2 리드를 접촉시키는 단계;

   상기 제 2 리드와 상기 칩을 도전선으로 본딩하는 단계;

   상기 제 1 리드의 최하단부와 제 2 리드의 최상단부를 노출시키며 상기 제 1, 제 2 리드, 칩과 도전선을 몰딩하여 패키지 본체를 형성 하는 단계를 포함하여 이루어짐을 특징으로 하는 BLP의 제조 방법.
3. 제 2 항에 있어서,

   상기 이방성 본딩 테이프는 상기 제 1 리드와 제 2 리드 사이에는 전도성 물질로 되어있고 상기 제 1 리드와 제 2 리드가 없는 부위에는 절연성 테이프로 이루어져 있음을 특징으로 하는 BLP의 제조 방법.