KR19980065744A

KR19980065744A - Device Separating Method of Semiconductor Device

Info

Publication number: KR19980065744A
Application number: KR1019970000857A
Authority: KR
Inventors: 형용우
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1997-01-14
Filing date: 1997-01-14
Publication date: 1998-10-15

Abstract

반도체 소자의 소자분리막 형성방법에 대해 기재되어 있다. 이는, 반도체 기판 상에 패드 산화막과 질화막을 차례대로 적층하는 제1 공정, 질화막과 패드 산화막을 패터닝하여 소자분리 영역의 반도체 기판을 노출시키는 제2 공정, 제2 공정 후의 결과물 기판 전면에 다결정실리콘층을 형성한 후, POCl₃을 도핑하는 제3 공정, 다결정실리콘층 표면을 열산화함으로써 열산화막을 형성하는 제4 공정, 질산용액으로 열산화막과 다결정실리콘층의 그레인 바운드리에 형성된 산화막을 식각함으로써 다결정실리콘으로 된 원주모양의 마이크로 기둥들을 형성하는 제5 공정, 마이크로 기둥들을 마스크로 하여 반도체 기판을 식각함으로써 소자분리영역에 마이크로 기둥들이 형성된 트렌치를 형성하는 제6 공정, 제6 공정 후의 결과물 기판 전면에 산화물을 도포함으로써 소자분리영역에 소자분리막을 형성하는 제7 공정 및 활성영역 상의 질화막과 패드 산화막을 제거하는 제8 공정을 구비하여, 전,후 공정이 매우 간단해지고 종래의 STI 공정 시 발생하던 여러 가지 문제점을 해결할 수 있다.A method of forming a device isolation film of a semiconductor device is described. This is a first step of sequentially stacking a pad oxide film and a nitride film on a semiconductor substrate, a second step of patterning the nitride film and the pad oxide film to expose the semiconductor substrate in the device isolation region, and a polysilicon layer on the entire surface of the resultant substrate after the second step. After the formation of the crystals, a third step of doping POCl ₃ , a fourth step of forming a thermal oxide film by thermally oxidizing the surface of the polycrystalline silicon layer, a polycrystalline by etching an oxide film formed on the grain boundary of the thermal oxide film and the polycrystalline silicon layer with nitric acid solution A fifth step of forming columnar micro pillars made of silicon; a sixth step of forming a trench in which the micro pillars are formed in the device isolation region by etching the semiconductor substrate using the micro pillars as a mask; A seventh step of forming an isolation film in the isolation region by applying an oxide; and By comprising an eighth step of removing the nitride film and pad oxide film on the region property, it is possible to solve a number of problems was before and after the process is very simplified and occurs when a conventional STI process.

Description

Device Separating Method of Semiconductor Device

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자 간을 분리하기 위한 소자분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming an isolation film for separating semiconductor devices.

반도체 장치의 집적도가 증가함에 따라 소자분리영역도 스케일 다운(scale down)되었고, 0.5㎛ 이하의 소자에서는 종래의 LOCOS 방법이나 SEPOX 방법으로는 소자분리가 어려워 얕은 트렌치 소자분리(Shallow Trench Isolation; 이하, STI라 칭함) 공정을 채용하게 되었다.As the degree of integration of semiconductor devices increases, the device isolation region also scales down, and in devices having 0.5 μm or less, it is difficult to separate devices using conventional LOCOS method or SEPOX method, so that shallow trench isolation (hereinafter, referred to as shallow trench isolation) STI) process.

STI 공정은 활성영역 패턴 후 건식식각에 의해 반도체 기판을 식각함으로써 간단하게 활성영역과 소자분리영역을 형성하지만, STI 공정을 사용하기 위해서는 전,후 공정이 복잡해져 공정 수가 증가하고, 화학 물리적 폴리슁(Chemical Mechanical Polishing; CMP)이라는 평탄화 공정의 도입으로 반도체 기판 표면 상에 마이크로 손상(micro defect)이 발생하며, 패드 산화막 습식 식각 시 활성영역과 소자분리영역 경계에서 침식(dipping)이 생기고, 트렌치를 절연물로 채울 때 디슁(dishing) 현상이 발생하는 등의 문제점들이 산재하게 되었다.In the STI process, the active region and the device isolation region are easily formed by etching the semiconductor substrate by dry etching after the active region pattern. However, in order to use the STI process, the number of processes increases due to the complexity of the before and after processes. The introduction of a planarization process called Chemical Mechanical Polishing (CMP) results in micro defects on the surface of the semiconductor substrate. During wet etching of pad oxides, dipping occurs between the active and device isolation regions, and trenches are insulated. Problems such as dishing occur when filling with.

이러한 문제점들은 후속 공정에도 영향을 주어 트랜지스터의 동작 특성에 좋지않은 영향을 미쳐왔다.These problems have also affected subsequent processes, adversely affecting the operating characteristics of the transistors.

본 발명의 목적은 상기한 종래의 여러 가지 문제점들을 해결하는 반도체 소자의 소자분리막 형성방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of forming a device isolation film of a semiconductor device that solves the various problems described above.

도 1 내지 도 6은 본 발명에 의한 반도체 소자의 소자분리막 형성방법을 공정순서별로 설명하기 위해 도시한 단면도들이다.1 to 6 are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device according to the present invention for each process order.

상기 목적을 달성하기 위한, 본 발명에 의한 반도체 소자의 소자분리막 형성방법은, 반도체 기판 상에 패드 산화막과 질화막을 차례대로 적층하는 제1 공정; 상기 질화막과 패드 산화막을 패터닝하여 소자분리 영역의 반도체 기판을 노출시키는 제2 공정; 상기 제2 공정 후의 결과물 기판 전면에 다결정실리콘층을 형성한 후, POCl₃을 도핑하는 제3 공정; 상기 다결정실리콘층 표면을 열산화함으로써 열산화막을 형성하는 제4 공정; 질산용액으로 상기 열산화막과 상기 다결정실리콘층의 그레인 바운드리에 형성된 산화막을 식각함으로써 상기 다결정실리콘으로 된 원주모양의 마이크로 기둥들을 형성하는 제5 공정; 상기 마이크로 기둥들을 마스크로 하여 반도체 기판을 식각함으로써 소자분리영역에 마이크로 기둥들이 형성된 트렌치를 형성하는 제6 공정; 상기 제6 공정 후의 결과물 기판 전면에 산화물을 도포함으로써 상기 소자분리영역에 소자분리막을 형성하는 제7 공정; 및 활성영역 상의 상기 질화막과 패드 산화막을 제거하는 제8 공정을 구비하는 것을 특징으로 한다.In order to achieve the above object, an element isolation film forming method of a semiconductor device according to the present invention comprises: a first step of sequentially laminating a pad oxide film and a nitride film on a semiconductor substrate; Patterning the nitride film and the pad oxide film to expose a semiconductor substrate in an isolation region; A third step of forming a polysilicon layer on the entire surface of the resultant substrate after the second step and then doping POCl ₃ ; A fourth step of forming a thermal oxide film by thermally oxidizing a surface of the polysilicon layer; A fifth step of forming columnar micro pillars made of the polycrystalline silicon by etching the thermal oxide film and the oxide film formed on the grain boundaries of the polysilicon layer with a nitric acid solution; A sixth step of forming a trench in which the micro pillars are formed in the device isolation region by etching the semiconductor substrate using the micro pillars as a mask; A seventh step of forming an isolation layer in the device isolation region by applying an oxide on the entire surface of the resultant substrate after the sixth process; And an eighth step of removing the nitride film and the pad oxide film on the active region.

이하, 첨부한 도면을 참조하여, 본 발명을 더욱 자세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in more detail the present invention.

반도체 기판(10) 상에, 예컨대 열산화법으로 패드 산화막(12)을 형성하고, 식각저지층으로 질화막(14)을 도포한 후 (도 1), 상기 패드 산화막과 질화막을 패터닝하여 소자분리영역의 반도체 기판이 노출되도록 한다. 이어서, 결과물 기판 전면에, 원주 모양의 그레인을 갖는 다결정실리콘층(16)을 형성하고, 이 다결정실리콘층에 POCl3를 도핑한 후, 상기 다결정실리콘층(16)의 표면을 열산화하여 열산화막(18)을 형성한다 (도 2).A pad oxide film 12 is formed on the semiconductor substrate 10 by, for example, thermal oxidation, a nitride film 14 is applied to the etch stop layer (FIG. 1), and the pad oxide film and the nitride film are patterned to form a device isolation region. Allow the semiconductor substrate to be exposed. Subsequently, a polysilicon layer 16 having columnar grains is formed on the entire surface of the resultant substrate, and the polysilicon layer is doped with POCl 3, and then the surface of the polysilicon layer 16 is thermally oxidized to obtain a thermal oxide film ( 18) (FIG. 2).

이때, 상기 POCl3는 다결정실리콘층의 그레인 바운드리(grain boundary)로 먼저 확산되고, 이러한 상태에서 산화공정을 행할 경우, 그레인 바운드리에서 먼저 산화가 시작된다. 따라서, 상기 열산화막(18)은 상기 다결정실리콘층(16)의 표면뿐만아니라 엄밀하게는 다결정실리콘층(16)의 그레인 바운드리에도 형성된다.At this time, the POCl 3 is first diffused into the grain boundary of the polysilicon layer, and when the oxidation process is performed in this state, the oxidation begins in the grain boundary first. Therefore, the thermal oxide film 18 is formed not only on the surface of the polycrystalline silicon layer 16 but also strictly on the grain boundaries of the polycrystalline silicon layer 16.

계속해서, 상기 열산화공정에 의해 산화된 산화물들을 질산용액과 같은 화학용액(chemical)에서 선택적으로 식각하여 원주 모양의 그레인을 갖는 다결정실리콘층(16a)만을 반도체 기판 상에 남긴다. 즉, 상기한 식각공정에 의해 그레인 바운드리에 형성되었던 산화물도 함께 제거된다 (도 3). 이어서, 상기 원주 모양의 그레인을 갖는 다결정실리콘층(16a)을 마스크로 하여 반도체 기판(10)을 식각함으로써 소자분리영역에 원주모양의 마이크로 기둥들을 갖는 트렌치(17)를 형성한다 (도 4).Subsequently, the oxides oxidized by the thermal oxidation process are selectively etched in a chemical solution such as nitric acid solution to leave only the polysilicon layer 16a having columnar grains on the semiconductor substrate. That is, the oxides formed on the grain boundaries by the etching process are also removed together (FIG. 3). Subsequently, the semiconductor substrate 10 is etched using the polycrystalline silicon layer 16a having the columnar grains as a mask to form a trench 17 having columnar micro pillars in the device isolation region (FIG. 4).

이 후, 상기 원주모양의 마이크로 기둥들을 갖는 트렌치(17)가 형성되어 있는 결과물 기판 전면에, 예컨대 화학기상증착(CVD) 방식으로 산화막(18)을 증착하여 상기 트렌치를 매립한 후, 상기 질화막(14)이 노출될 때 까지 상기 산화막을 에치백(etchback)함으로써 상기 트렌치에 소자분리막(20)을 형성한다. 이어서, 질산용액으로 상기 질화막을 제거하고 (도 5), 계속해서 패드 산화막을 제거한다.Thereafter, an oxide film 18 is deposited on the entire surface of the resultant substrate on which the trench 17 having the columnar micro pillars is formed, for example, by chemical vapor deposition (CVD) to fill the trench, and then the nitride film ( The isolation layer 20 is formed in the trench by etching back the oxide layer until the 14 is exposed. Subsequently, the nitride film is removed with a nitric acid solution (FIG. 5), and then the pad oxide film is removed.

본 발명은 POCl₃도핑된 다결정실리콘층의 그레인 바운드리를 질산용액으로 선택적으로 식각시키는 것을 특징으로 하기 때문에, 적절한 크기의 그레인을 형성할 수 있는 다결정실리콘의 도포 온도와 산화물을 선택적 식각할 수 있는 질산용액의 혼합비 및 식각 시간 등이 중요하다.Since the present invention is characterized by selectively etching the grain boundary of the POCl ₃ doped polysilicon layer with a nitric acid solution, it is possible to selectively etch the oxide and the coating temperature of the polysilicon which can form the grain of the appropriate size The mixing ratio and the etching time of the nitric acid solution are important.

본 발명에 의한 반도체 소자의 소자분리막 형성방법에 의하면, 0.5㎛ 이하 크기의 피치를 갖는 소자에서의 소자분리 영역을 제조하는 방법으로, 원주모양의 마이크로 기둥들을 소자분리영역의 크기에 무관하게 일정하고 랜덤(random)하게 형성하여 트렌치를 매립하는 산화막을 활성영역과 소자분리영역에 일정하게 도포되도록 함으로써 CMP 공정이 필요없이 에치백만으로도 후속 평탄화가 가능하다. 따라서, 전,후 공정이 매우 간단해지고 트렌치를 채운 후에 CMP 평탄화 기술이 필요가 없기 때문에 종래의 STI 공정 시 발생하던 여러 가지 문제점을 해결할 수 있다.According to the method of forming a device isolation film of a semiconductor device according to the present invention, a method of manufacturing a device isolation region in a device having a pitch of 0.5 μm or less, wherein the columnar micro pillars are uniform regardless of the size of the device isolation region. By randomly forming an oxide film filling a trench in the active region and the device isolation region, subsequent planarization can be performed even with etch million without the need for a CMP process. Therefore, since the before and after process is very simple and the CMP planarization technique is not necessary after the trench is filled, various problems occurring in the conventional STI process can be solved.

Claims

A first step of sequentially laminating a pad oxide film and a nitride film on the semiconductor substrate; Patterning the nitride film and the pad oxide film to expose a semiconductor substrate in an isolation region; A third step of forming a polysilicon layer on the entire surface of the resultant substrate after the second step and then doping POCl ₃ ; A fourth step of forming a thermal oxide film by thermally oxidizing a surface of the polysilicon layer; A fifth step of forming columnar micro pillars made of the polycrystalline silicon by etching the thermal oxide film and the oxide film formed on the grain boundaries of the polysilicon layer with a nitric acid solution; A sixth step of forming a trench in which the micro pillars are formed in the device isolation region by etching the semiconductor substrate using the micro pillars as a mask; A seventh step of forming an isolation layer in the device isolation region by applying an oxide on the entire surface of the resultant substrate after the sixth process; And an eighth step of removing the nitride film and the pad oxide film on the active region.