KR100204911B1 - Manufacturing method of plug in semiconductor device - Google Patents

Manufacturing method of plug in semiconductor device Download PDF

Info

Publication number
KR100204911B1
KR100204911B1 KR1019960056909A KR19960056909A KR100204911B1 KR 100204911 B1 KR100204911 B1 KR 100204911B1 KR 1019960056909 A KR1019960056909 A KR 1019960056909A KR 19960056909 A KR19960056909 A KR 19960056909A KR 100204911 B1 KR100204911 B1 KR 100204911B1
Authority
KR
South Korea
Prior art keywords
plug
forming
semiconductor substrate
mask layer
contact hole
Prior art date
Application number
KR1019960056909A
Other languages
Korean (ko)
Other versions
KR19980038059A (en
Inventor
장권수
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960056909A priority Critical patent/KR100204911B1/en
Publication of KR19980038059A publication Critical patent/KR19980038059A/en
Application granted granted Critical
Publication of KR100204911B1 publication Critical patent/KR100204911B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체장치의 플러그 형성 방법에 관한 것으로서 반도체기판 상에 마스크층을 형성하고 이 마스크층의 소정 부분을 제거하여 상기 반도체기판을 노출시키는 제1접촉구를 형성하는 공정과, 상기 제1접촉구 내에 상기 반도체기판과 접촉되는 제1플러그를 형성하는 공정과, 상기 마스크층을 상기 반도체기판이 노출되도록 제거하고 상기 노출된 반도체기판 상에 에피택셜층을 형성하는 공정과, 상기 제1플러그의 주위의 에피택셜층과 하부의 반도체기판에 상기 제1플러그와 전기적으로 연결되게 불순물을 도핑하여 불순물영역을 형성하는 공정과, 상기 제1플러그를 포함하는 에피택셜층 상에 절연막을 형성하고 이 절연막을 소정 부분을 제거하여 상기 제1플러그를 노출시키는 제2접촉구를 형성하는 공정과, 상기 제2접촉구 내에 상기 제1플러그와 접촉되어 전기적으로 연결되는 제2플러그를 형성하는 공정을 구비한다. 따라서, 제1플러그가 하부면 뿐만 아니라 표면이 요철되어 표면적이 증가된 측면이 불순물영역과 접촉되므로 접촉면적이 크게 되어 접촉 저항이 감소된다.The present invention relates to a method of forming a plug of a semiconductor device, comprising the steps of: forming a mask layer on a semiconductor substrate and removing a predetermined portion of the mask layer to form a first contact hole exposing the semiconductor substrate; A step of forming a first plug in contact with the semiconductor substrate in a sphere, removing the mask layer to expose the semiconductor substrate and forming an epitaxial layer on the exposed semiconductor substrate, A step of forming an impurity region by doping impurities into the peripheral semiconductor substrate and the underlying semiconductor substrate so as to be electrically connected to the first plug, forming an insulating film on the epitaxial layer including the first plug, Forming a second contact hole for exposing the first plug by removing a predetermined portion of the first plug, And forming a second plug electrically connected to the first plug. Accordingly, since the first plug is not only in contact with the lower surface but also with the side surface of which the surface is increased and the surface is increased, the contact area is increased and the contact resistance is reduced.

Description

반도체장치의 플러그 형성 방법Method for forming plug of semiconductor device

제1a도 내지 제1b도는 종래 기술에 따른 반도체장치의 플러그 형성 방법을 도시하는 공정도.Figures 1a to 1b are process drawings showing a method of forming a plug of a semiconductor device according to the prior art.

제2a도 내지 제2d도는 본 발명에 따른 반도체장치의 플러그 형성 방법을 도시하는 공정도.Figs. 2a to 2d are process drawings showing a plug forming method of a semiconductor device according to the present invention. Fig.

* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

21 : 반도체기판 23 : 제1물질층21: semiconductor substrate 23: first material layer

25 : 제2물질층 27 : 마스크층25: second material layer 27: mask layer

29 : 감광막 30 : 제1접촉구29: photosensitive film 30: first contact hole

31 : 제1플러그 33 : 에피택셜층31: first plug 33: epitaxial layer

35 : 불순물영역 37 : 절연막35: impurity region 37: insulating film

39 : 제2접촉구 41 : 제2플러그39: second contact member 41: second plug

본 발명은 반도체장치의 플러그(plug) 형성 방법에 관한 것으로서, 특히, 접촉면을 증가시켜 접촉 저항을 감소시킬 수 있는 반도체장치의 플러그 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a plug of a semiconductor device, and more particularly, to a method of forming a plug of a semiconductor device capable of increasing a contact surface to reduce a contact resistance.

제1도(a) 내지 (b)는 상기 종래 기술에 따른 반도체장치의 플러그 형성 방법을 도시하는 공정도이다.FIGS. 1 (a) to 1 (b) are process drawings showing a method of forming a plug of a semiconductor device according to the prior art.

제1도(a)를 참조하면, 불순물이 도핑된 확산영역(13)이 형성된 반도체기판(11) 상에 절연막(15)을 두껍게 형성한다. 그리고, 절연막(15) 상에 감광 물질을 도포한 후 노광 및 현상하여 이 절연막(15)의 소정 부분을 노출시키는 감광막(17)을 형성한다.Referring to FIG. 1 (a), the insulating film 15 is formed thick on the semiconductor substrate 11 on which the impurity-doped diffusion region 13 is formed. Then, a photosensitive material is coated on the insulating film 15, and exposed and developed to form a photoresist film 17 that exposes a predetermined portion of the insulating film 15.

제1도(b)를 참조하면, 감광막(17)을 마스크로 사용하여 절연막(15)의 노출된 부분을 제거하여 확산영역(13)을 노출시키는 접촉구(18)을 형성한다. 그리고, 감광막(17)을 제거한 후 절연막(15) 상에 불순물이 도핑된 다결정실리콘을 접촉구(18)이 채워져 확산영역(13)과 접촉되도록 증착한다. 그 다음, 절연막(13) 상에 증착된 도전성 물질을 반응성이온식각(Reactive Ion Etching : RIE라 칭함) 또는 화학-기계적연마(Chemical Mechanical Polishing : 이하, CMP라 칭함) 방법 등으로 에치백하여 플러그(19)를 형성한다.Referring to FIG. 1 (b), the exposed portion of the insulating layer 15 is removed using the photoresist layer 17 as a mask to form a contact hole 18 exposing the diffusion region 13. After the photoresist film 17 is removed, polycrystalline silicon doped with impurities is deposited on the insulating film 15 so as to be in contact with the diffusion region 13 through the contact hole 18. The conductive material deposited on the insulating film 13 is then etched back by reactive ion etching (RIE) or chemical mechanical polishing (CMP) 19).

그러나, 상술한 종래의 플러그 형성방법은 반도체장치의 디자인 룰(design rule)이 작아짐에 따라 접촉구이 작아짐에 따라 확산영역과 접촉면적이 감소되어 접촉 저항이 커지는 문제점이 있었다.However, in the above-described conventional plug forming method, as the design rule of the semiconductor device becomes smaller, there is a problem that the contact area decreases with the contact hole becoming smaller as the contact hole becomes smaller, thereby increasing the contact resistance.

따라서, 본 발명의 목적은 확산영역과 접촉면적을 증가시켜 접촉저항을 감소시킬 수 있는 반도체장치의 플러그 형성 방법을 제공함에 있다.Accordingly, it is an object of the present invention to provide a method of forming a plug of a semiconductor device capable of reducing the contact resistance by increasing the contact area with the diffusion region.

상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치의 플러그 형성 방법은 반도체기판 상에 마스크층을 형성하고 이 마스크층의 소정 부분을 제거하여 상기 반도체기판을 노출시키는 제1접촉구를 형성하는 공정과, 상기 제1접촉구 내에 상기 반도체기판과 접촉되는 제1플러그를 형성하는 공정과, 상기 마스크층을 상기 반도체기판이 노출되도록 제거하고 상기 노출된 반도체기판 상에 에피택셜층을 형성하는 공정과, 상기 제1플러그의 주위의 에피택셜층과 하부의 반도체기판에 상기 제1플러그와 전기적으로 연결되게 불순물을 도핑하여 불순물영역을 형성하는 공정과, 상기 제1플러그를 포함하는 에피택셜층 상에 절연막을 형성하고 이 절연막을 소정 부분을 제거하여 상기 제1플러그를 노출시키는 제2접촉구를 형성하는 공정과, 상기 제2접촉구 내에 상기 제1플러그와 접촉되어 전기적으로 연결되는 제2플러그를 형성하는 공정을 구비한다.According to another aspect of the present invention, there is provided a method for forming a plug of a semiconductor device, comprising: forming a mask layer on a semiconductor substrate and removing a predetermined portion of the mask layer to form a first contact hole exposing the semiconductor substrate; A step of forming a first plug in the first contact hole to be in contact with the semiconductor substrate, removing the mask layer to expose the semiconductor substrate and forming an epitaxial layer on the exposed semiconductor substrate, Forming an impurity region by doping an epitaxial layer around the first plug and a semiconductor substrate at a lower portion of the semiconductor substrate with an impurity so as to be electrically connected to the first plug; Forming a second contact hole for exposing the first plug by removing a predetermined portion of the insulating film; And forming a second plug in contact with the first plug to be electrically connected.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in detail with reference to the accompanying drawings.

제2도(a) 내지 (d)는 본 발명에 따른 반도체장치의 플러그 형성 방법을 도시하는 공정도이다.2 (a) to 2 (d) are process drawings showing a plug forming method of the semiconductor device according to the present invention.

제2도(a)를 참조하면, 반도체기판(21) 상에 식각 선택비가 서로 다른 제1물질층(23)과 제2물질층(25)을 교번하면서 적층하여 마스크층(27)을 형성한다. 상기에서, 제1물질층(23)을 산화실리콘으로 형성하면, 제2물질층(25)을 질화실리콘으로 형성할 수 있다. 즉, 반도체기판(21) 상에 HLD(High temperature Low pressure Deposition) 방법으로 산화실리콘을 증착하여 제1물질층(23)을 형성하고, 이 제1물질층(23)에 질화실리콘을 증착하여 제2물질층(25)을 형성하는 단계를 다수 번 수행하여 5000∼10000Å 정도 두께의 마스크층(27)을 형성한다. 또한, 마스크층(27)을 산화실리콘 또는 질화실리콘으로만 형성할 수도 있다. 그리고, 마스크층(27) 상에 감광 물질을 도포한 후 노광 및 현상하여 이 마스크층(27)의 소정 부분을 노출시키는 감광막(29)을 형성한다.Referring to FIG. 2 (a), a first material layer 23 and a second material layer 25 having different etch selectivities are alternately laminated on a semiconductor substrate 21 to form a mask layer 27 . In the above, if the first material layer 23 is formed of silicon oxide, the second material layer 25 can be formed of silicon nitride. That is, silicon oxide is deposited on the semiconductor substrate 21 by a high temperature low pressure deposition (HLD) method to form a first material layer 23, and silicon nitride is deposited on the first material layer 23 2 material layer 25 is performed a plurality of times to form a mask layer 27 having a thickness of 5000 to 10000 angstroms. Further, the mask layer 27 may be formed only of silicon oxide or silicon nitride. Then, a photoresist is applied on the mask layer 27, and then exposed and developed to form a photoresist layer 29 exposing a predetermined portion of the mask layer 27.

제2도(b)를 참조하면, 감광막(29)을 마스크로 사용하여 마스크층(27)의 노출된 부분을 반도체기판(21)이 노출되도록 RIE등의 이방성 식각방법으로 제거하여 제1접촉구(30)을 형성한다. 그리고, 마스크층(27)의 제1물질층(23)을 불산(HF)으로 선택적으로 식각하여 제1접촉구(30)의 표면이 요철을 이루도록 하여 면적을 증가시킨다. 이때, 마스크층(27)의 제2물질층(25)을 인산(H3PO4)으로 선택적으로 습식식각하여 제1접촉구(30)의 표면적을 증가시킬 수도 있다. 그리고, 감광막(29)을 제거한 후 마스크층(27) 상에 불순물이 도핑된 다결정실리콘을 제1접촉구(30)이 채워져 반도체기판(31)과 접촉되도록 증착한다. 그 다음, 마스크층(27) 상에 증착된 다결정실리콘을 반응성이온식각(Reactive Ion Etching : RIE라 칭함) 또는 화학-기계적연마(Chemical Mechanical Polishing : 이하, CMP라 칭함) 방법 등으로 에치백하여 제1플러그(31)를 형성한다. 상기에서 제1접촉구(30)이 표면에 요철을 이루므로 제1플러그(31)의 측면도 요철을 이루어 표면적이 증가된다.Referring to FIG. 2 (b), the exposed portion of the mask layer 27 is removed by anisotropic etching such as RIE so that the semiconductor substrate 21 is exposed using the photoresist 29 as a mask, (30). Then, the first material layer 23 of the mask layer 27 is selectively etched with hydrofluoric acid (HF) to make the surface of the first contact hole 30 irregular, thereby increasing the area. At this time, the surface area of the first contact hole 30 may be increased by selectively wet-etching the second material layer 25 of the mask layer 27 with phosphoric acid (H 3 PO 4 ). After the photoresist film 29 is removed, polycrystalline silicon doped with an impurity is filled on the mask layer 27 to be in contact with the semiconductor substrate 31 by filling the first contact hole 30. Next, the polycrystalline silicon deposited on the mask layer 27 is etched back by reactive ion etching (RIE) or chemical mechanical polishing (CMP) 1 plug 31 is formed. Since the first contact hole 30 is concavo-convex on the surface, the side surface of the first plug 31 is also irregular, thereby increasing the surface area.

제2도(c)를 참조하면, 마스크층(27)을 반도체기판(31)이 노출되도록 불산 및 인산 등의 식각 용액으로 제거한다. 그리고, 반도체기판(21)의 표면에 에피택셜층(33)을 형성한다. 그리고, 제1플러그(31)를 에워싸도록 하부의 반도체기판(21)과 주위의 에피택셜층(33)에 불순물을 도핑하여 불순물영역(35)을 형성한다. 따라서, 제1플러그(31)의 하부면과 측면이 모두 불순물영역(35)과 접촉되므로 접촉 면적이 크게 된다.Referring to FIG. 2 (c), the mask layer 27 is removed with an etching solution such as hydrofluoric acid or phosphoric acid to expose the semiconductor substrate 31. Then, the epitaxial layer 33 is formed on the surface of the semiconductor substrate 21. An impurity region 35 is formed by doping impurities on the semiconductor substrate 21 and the surrounding epitaxial layer 33 so as to surround the first plug 31. Therefore, since the lower surface and the side surface of the first plug 31 are both in contact with the impurity region 35, the contact area is increased.

제2도(d)를 참조하면, 제1플러그(31)를 포함하는 에피택셜층(33)상에 산화실리콘 또는 질화실리콘을 화학기상증착 방법으로 두껍게 증착하여 절연막(37)을 형성한다. 그리고, 포토리쏘그래피 방법으로 절연막(37)의 소정 부분을 제거하여 제1플러그(31)를 노출시키는 제2접촉구(39)를 형성한다. 그 다음, 절연막(37)상에 불순물이 도핑된 다결정실리콘을 제2접촉구(39)이 채워져 제1플러그(31)와 접촉되도록 증착한다. 그 다음, 절연막(37) 상에 증착된 도전성 물질을 RIE 또는 CMP 방법 등으로 에치백하여 제2플러그(41)를 형성한다.Referring to FIG. 2 (d), silicon oxide or silicon nitride is deposited thickly on the epitaxial layer 33 including the first plug 31 by chemical vapor deposition to form an insulating film 37. Then, a predetermined portion of the insulating film 37 is removed by a photolithography method to form a second contact hole 39 exposing the first plug 31. Then, impurity-doped polycrystalline silicon is deposited on the insulating film 37 so that the second contact hole 39 is filled and brought into contact with the first plug 31. Next, the conductive material deposited on the insulating film 37 is etched back by the RIE or CMP method to form the second plug 41.

따라서, 본 발명은 제1플러그가 하부면 뿐만 아니라 표면이 요철되어 표면적이 증가된 측면이 불순물영역과 접촉되므로 접촉 면적이 크게 되어 접촉 저항이 감소되는 잇점이 있다.Accordingly, in the present invention, not only the lower surface of the first plug but also the side surface of which the surface is increased and the surface is increased are in contact with the impurity region, so that the contact area is increased and the contact resistance is reduced.

Claims (8)

반도체기판 상에 마스크층을 형성하고 이 마스크층의 소정 부분을 제거하여 상기 반도체기판을 노출시키는 제1접촉구를 형성하는 공정과, 상기 제1접촉구 내에 상기 반도체기판과 접촉되는 제1플러그를 형성하는 공정과, 상기 마스크층을 상기 반도체기판이 노출되도록 제거하고 상기 노출된 반도체기판 상에 에피택셜층을 형성하는 공정과, 상기 제1플러그 주위의 에피택셜층과 하부의 반도체기판에 상기 제1플러그와 전기적으로 연결되게 불순물을 도핑하여 불순물영역을 형성하는 공정과, 상기 제1플러그를 포함하는 에피택셜층 상에 절연막을 형성하고 이 절연막을 소정 부분을 제거하여 상기 제1플러그를 노출시키는 제2접촉구를 형성하는 공정과, 상기 제2접촉구 내에 상기 제1플러그와 접촉되어 전기적으로 연결되는 제2플러그를 형성하는 공정을 구비하는 반도체장치의 플러그 형성방법.A method of manufacturing a semiconductor device, comprising: forming a mask layer on a semiconductor substrate and removing a predetermined portion of the mask layer to form a first contact hole exposing the semiconductor substrate; A step of removing the mask layer to expose the semiconductor substrate and forming an epitaxial layer on the exposed semiconductor substrate, a step of forming an epitaxial layer around the first plug, A step of forming an insulating film on an epitaxial layer including the first plug and removing a predetermined portion of the insulating film to expose the first plug; A step of forming a second contact hole, a step of forming a second plug in contact with the first plug and electrically connected to the second contact hole, Plug method of forming a semiconductor device comprising. 제1항에 있어서, 상기 마스크층을 산화실리콘 또는 질화실리콘으로 형성하는 반도체장치의 플러그 형성 방법.The method of claim 1, wherein the mask layer is formed of silicon oxide or silicon nitride. 제2항에 있어서, 상기 제1접촉구를 반응성이온식각 방법으로 형성하는 반도체장치의 플러그 형성 방법.The method for forming a plug of a semiconductor device according to claim 2, wherein the first contact hole is formed by a reactive ion etching method. 제1항에 있어서, 상기 마스크층을 식각 선택비가 서로 다른 제1물질층과 제2물질층을 교번하면서 적층하여 형성하는 반도체장치의 플러그 형성 방법.The plug forming method according to claim 1, wherein the mask layer is formed by alternately laminating the first material layer and the second material layer having different etch selectivities. 제4항에 있어서, 상기 제1물질층을 산화실리콘으로 형성하고 제2물질층을 질화실리콘으로 형성하는 반도체장치의 플러그 형성 방법.5. The method of claim 4, wherein the first material layer is formed of silicon oxide and the second material layer is formed of silicon nitride. 제5항에 있어서, 상기 제1 및 제2물질층을 HLD(High temperature Low pressure Deposition) 방법으로 증착하는 반도체장치의 플러그 형성 방법.The method of claim 5, wherein the first and second material layers are deposited by a high temperature low pressure deposition (HLD) method. 제6항에 있어서, 상기 제1접촉구를 상기 반도체기판이 노출되도록 상기 마스크층의 소정 부분을 반응성이온식각방법으로 제거하고 상기 제1물질층 또는 제2물질층을 선택적으로 식각하여 측면이 요철을 이루도록 형성하는 반도체장치의 플러그 형성 방법.The method according to claim 6, wherein the first contact hole is formed by removing a predetermined portion of the mask layer by a reactive ion etching method so that the semiconductor substrate is exposed, selectively etching the first or second material layer, Wherein said plug forming step comprises forming a plug on said semiconductor substrate. 제7항에 있어서, 상기 제1물질층 또는 제2물질층을 불산 또는 인산으로 선택적으로 식각하는 반도체장치의 플러그 형성 방법.8. The method of claim 7, wherein the first material layer or the second material layer is selectively etched with hydrofluoric acid or phosphoric acid.
KR1019960056909A 1996-11-23 1996-11-23 Manufacturing method of plug in semiconductor device KR100204911B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960056909A KR100204911B1 (en) 1996-11-23 1996-11-23 Manufacturing method of plug in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960056909A KR100204911B1 (en) 1996-11-23 1996-11-23 Manufacturing method of plug in semiconductor device

Publications (2)

Publication Number Publication Date
KR19980038059A KR19980038059A (en) 1998-08-05
KR100204911B1 true KR100204911B1 (en) 1999-06-15

Family

ID=19483324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960056909A KR100204911B1 (en) 1996-11-23 1996-11-23 Manufacturing method of plug in semiconductor device

Country Status (1)

Country Link
KR (1) KR100204911B1 (en)

Also Published As

Publication number Publication date
KR19980038059A (en) 1998-08-05

Similar Documents

Publication Publication Date Title
US6429123B1 (en) Method of manufacturing buried metal lines having ultra fine features
KR100207302B1 (en) Method of manufacturing semiconductor device
US5843839A (en) Formation of a metal via using a raised metal plug structure
US6033962A (en) Method of fabricating sidewall spacers for a self-aligned contact hole
US7879665B2 (en) Structure and method of fabricating a transistor having a trench gate
KR100200022B1 (en) Process of fabricating semiconductor ic device having small geometry contact by using spacer on photoresist mask
JPH09181164A (en) Semiconductor device and forming method of its element isolation region
US6258726B1 (en) Method of forming isolation film for semiconductor devices
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
KR100204911B1 (en) Manufacturing method of plug in semiconductor device
JPH0346252A (en) Semiconductor integrated circuit and manufacture
JPH0729971A (en) Manufacture of semiconductor device
JP2001093970A (en) Manufacturing method for semiconductor device
KR100345067B1 (en) Manufacturing method of semiconductor device
KR100289661B1 (en) Manufacturing method of semiconductor device
KR100338948B1 (en) Manufacturing method for isolation in semiconductor device
KR100226767B1 (en) Method of manufacturing semiconductor device
KR0161727B1 (en) Element isolation method of semiconductor device
KR100954418B1 (en) Method for forming isolation layer of semiconductor device
KR100239425B1 (en) Manufacturing process of transistor
KR100212175B1 (en) Resistor forming method for semiconductor device
KR100236074B1 (en) Isolation film and method of forming the same
KR100204910B1 (en) Interconnecting method of semiconductor device
KR100223825B1 (en) Method of forming an element isolation region in a semiconductor device
KR100700283B1 (en) Method of fabricating the trench for isolation in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee