KR19980061866A - 이중화 데이터 통신 제어 장치 - Google Patents

이중화 데이터 통신 제어 장치 Download PDF

Info

Publication number
KR19980061866A
KR19980061866A KR1019960081243A KR19960081243A KR19980061866A KR 19980061866 A KR19980061866 A KR 19980061866A KR 1019960081243 A KR1019960081243 A KR 1019960081243A KR 19960081243 A KR19960081243 A KR 19960081243A KR 19980061866 A KR19980061866 A KR 19980061866A
Authority
KR
South Korea
Prior art keywords
signal
data
transmission
control circuit
communication control
Prior art date
Application number
KR1019960081243A
Other languages
English (en)
Other versions
KR100229434B1 (ko
Inventor
정병호
Original Assignee
유기범
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신 주식회사 filed Critical 유기범
Priority to KR1019960081243A priority Critical patent/KR100229434B1/ko
Publication of KR19980061866A publication Critical patent/KR19980061866A/ko
Application granted granted Critical
Publication of KR100229434B1 publication Critical patent/KR100229434B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54558—Redundancy, stand-by
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/30—Signalling arrangements; Manipulation of signalling currents
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13299—Bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 전전자교환기에서 No. 7 가입자 또는 ISDN 가입자 블록 등과 같은 여러 신호 회로 팩을 제어하는 제어 통신 장치에 관한 것으로, 본 발명의 통신 제어 장치는 상위 제어 회로팩; 제1시리얼 통신 버스; 상기 제1시리얼 통신 버스를 통하여 통신하며, 상기 상위 제어 회로팩에 의해 제어되는 이중화 구조의 한쌍의 통신 제어 회로팩으로서, 각각의 통신 제어 회로팩은 상대편 통신 제어 회로팩으로부터의 송신 마스터 신호에 따라 액티브 상태로 동작하는 상기 한쌍의 통신 제어 회로팩; 상기 이중화 통신 제어 회로팩들간에 연결되어 장애 신호를 상호 교환하기 위한 이중화 제어 신호선; 상기 이중화 통신 제어 회로팩들간에 연결되어 상기 송신 마스터 신호를 상호 교환하는 로컬 시리얼 통신 버스; 상기 각각의 통신 제어 회로팩에 의해 제어되는 일군의 신호 회로팩; 상기 이중화 통신 제어 회로팩과 상기 일군의 신호처리 회로팩사이에 연결되어 상기 각각의 통신 제어 회로팩과 상기 일군의 신호 회로팩 사이의 신호를 전달하는 로컬 시리얼 공통 버스를 포함한다.

Description

이중화 데이터 통신 제어 장치
본 발명은 전전자 교환기에 관한 것으로, 특히 전전자교환기에서 No. 7 가입자, ISDN 가입자 블록 등과 같은 여러 회로 팩을 제어하는 액티브/스탠바이(active/standby) 제어 통신 장치에 관한 것이다.
전전자교환기는 규모가 커지고 대용량화되면서 신뢰성 및 안정성을 확보하기 위해 기능과 부하를 분산처리하는 분산제어 구조로 발전하고 있다.
분산제어 구조는 계층적으로 중앙집중, 분산, 상위, 하위 프로세서 등으로 구분하고 이들은 다시 기능적으로 가입자 장치 제어, 중계선 장치 제어, 시간 스위치 제어, 공간 스위치 제어 프로세서 등으로 구분되는 다수의 프로세서들로 구성되어 있으며, 디지탈 신호로 표현가능한 모든 정보 즉, 음성, 문자, 도형, 화상 등의 전송처리가 가능하다.
그리고, 이러한 분산제어 구조를 갖는 전전자 교환기는 특성상 소프트웨어의 단순화, 프로그래밍에 걸리는 시간의 절약, 실시간 시스템 요구에 따른 부합성, 신속한 검출로 인한 복구의 철저성, 소프트웨어 복구의 단순화 등을 위해 이중화로 구성한다. 이때, 이중화된 두 프로세서중 하나의 프로세서가 액티브(Active) 상태를 갖고 모든 호처리 트래픽을 처리하고, 다른 프로세서는 스탠바이(Standby) 상태를 갖는다.
도 1을 참조하면, 다수의 신호 회로팩을 제어하는 통신 제어 회로팩으로 구성되는 이중화 통신 제어 장치를 도시한다.
도시된 바와 같이, 상위 제어 회로팩(100)과 통신 제어 회로팩(110, 120)은 시리얼 통신 버스(102)로 정합되어 있으며, 각각의 통신 제어 회로팩(110, 120)은 이중화 제어 신호를 전달하는 제어선(112)으로 연결되어 이중화 제어되도록 구성된다. 또한 다수의 신호 회로팩(130, 140, 150)은 이중화 구조의 통신 제어 회로팩(110, 120)과 각기 독립된 시리얼 버스(114, 116)로 연결되어 있다.
도 2에는 도 1에 도시된 통신 제어 회로팩, 예로, (110)의 상세 블록도가 도시된다.
통신 제어 회로팩(110)내 이중화 제어 블록(200)은 액티브 또는 스탠바이 동작 결정을 수행하는 블록으로, 각각의 신호 회로팩(130, 140, 150)으로부터 각종 장애 발생 여부를 알리는 신호(202)를 수신하고, 타 통신 제어 회로팩, 예로, (120)로부터 액티브 인식 신호를 포함하는 각종 제어 신호 및 장애 신호(204)를 수신하고, 자신의 액티브 인식 신호를 포함하는 각종 제어 신호 및 장애 신호(206)를 타 통신 제어 회로팩(120)으로 전송한다. 이중화 제어블록(200)은 신호(202)로부터 장애 여부를 판단하며, 타 통신 제어 회로팩(104)로부터 수신되는 신호(204)를 감시하여 자신이 액티브 상태로 동작 가능할 때 액티브 신호(208)를 클럭 송신부(230), 데이터 송신부(240) 및 데이터 수신부(250)로 출력함으로써 각각의 신호 회로팩(130, 140, 150)이 동작 가능하도록 제어한다.
클럭 생성부(210)는 각각의 신호 회로팩(130, 140, 150)과 시리얼 통신을 위한 각종 클럭 신호를 발생한다. 이 클럭 신호는 클럭(clock)과 프레임(frame) 신호로 구성되어 신호 회로팩(130)의 버스 마스터 순서를 결정하는데 사용되는 버스 마스터 순서 결정신호(212)와 시리얼 데이터 송신 클럭 신호(214)를 포함한다. 버스 마스터 순서 결정신호(212)는 클럭 송신부(230)으로 제공되며, 시리얼 데이터 송신 클럭 신호(214)는 시리얼 데이터 송수신부(220)와 데이터 송신부(240)로 제공된다.
클럭 송신부(230)는 이중화 제어 블록(200)으로부터 제공된 액티브 신호(208)에 따라 클럭 생성부(210)로부터의 버스 마스터 순서 결정신호(212)를 RS485방식으로 변환하여 변환된 신호(232)를 시리얼 버스(113)를 통하여 각각의 신호 회로팩(130, 140, 150)으로 전송한다. 또한 클럭 송신부(230)는 어느 하나의 신호 회로팩이 버스 마스터로 동작시 버스 마스터 신호가 끝날때까지 프레임 신호의 발생지연을 요청하는 신호(334)를 클럭 생성부(210)로 제공한다
시리얼 데이터 송수신부(220)는 클럭 생성부(210)로부터 시리얼 데이터 송신클럭 신호(214)를 이용하여 데이터(222)를 데이터 송신부(240)로 전달하며, 데이터 수신부(250)로부터 수신 클럭(224)과 데이터(226)를 수신한다.
데이터 송신부(240)는 이중화 제어 블록(200)으로부터 제공된 액티브 신호에 따라 시리얼 데이터 송수신부(220)로부터 발생되는 송신 데이터(222)와 시리얼 데이터 송신 클럭(214)를 각기 RS485 방식으로 변환하여 라인(242) 및 (244)을 통해 각기 타 신호 회로팩으로 전송한다.
데이터 수신부(250)는 이중화 제어 블록(200)으로부터 제공된 액티브 신호에 따라 각각의 신호 회로팩(130, 140, 150)으로부터 전송되어온 RS 방식의 클럭(134) 및 데이터(136)를 수신하여 복구된 클럭(252) 및 데이터(254)를 시리얼 데이터 송수신부(220)으로 전달한다.
도 3은 도 1에 도시된 각각의 신호 회로팩의 상세한 블록 구성도를 도시한다.
데이터 수신부(300)는 통신 제어 회로팩(110)의 이중화 제어블록(200)에서 출력되는 액티브 신호(208)의 제어하에 데이터 송신부(240)로부터 송신된 RS485 방식의 변환된 클럭 및 데이터 신호를 수신하며, 수신된 신호중에서 데이터 신호(302)만을 추출하여 시리얼 입력/출력부(serial input/output : SIO)(350)로 전달한다.
데이터 송신부(310)는 버스 아비터(340)로부터 전달되는 인에이블 제어 신호(342)의 제어하에 SIO(350)로부터 출력되는 데이터 신호(352)와 클럭 수신부(320)로부터 전달되는 송신 클럭 신호(322)를 RS485 방식으로 변환하여 시리얼 버스(114)를 통해 통신 제어 회로팩(110)으로 전송한다.
클럭 수신부(320)는 통신 제어 회로팩(110)의 이중화 제어블록(200)에서 출력되는 액티브 신호(208)의 제어하에 버스(114)상의 신호중 아비터 클럭/프레임 신호 및 송신 데이터 클럭 신호를 수신하여 아비터 클럭/프레임 신호(324)는 버스 아비터(340)로 전달하고, 데이터 클럭(322)는 데이터 송신부(310)와 SIO(350)로 제공한다.
버스 아비터(340)는 통신 제어 회로팩(110)의 이중화 제어블록(200)에서 출력되는 액티브 신호(208)의 제어하에 여러개의 신호 회로팩에 대한 송신 순서를 결정하는 기능을 수행한다. 먼저 각각의 신호 회로팩으로부터 수신되는 자기 순서 계수 신호인 ID 신호(348)와 송신 요구 신호를(346) 수신하면 송신 가능함을 알리는 신호(344)를 통신 제어 회로팩(120)으로 발생하는 동시에 데이터 송신 인에이블 신호(342)를 데이터 송신부(310)로 발생한다. 또한 어느 하나의 신호 회로팩이 데이터 송신중임을 알리는 지연 요청 신호(334)를 통신 제어 회로팩(110)으로 발생하여 다른 신호 처리팩의 아비터 기능을 일시 정지 요구하여 통신 제어 회로팩(110)으로 하여금 아비터 프레임의 발생 지연을 요구한다.
상술한 구성의 전전자 교환기와 같은 통신 장치에 있어서, No. 7 가입자 및 ISDN 가입자 블록 등과 같은 여러 회로 팩을 제어하는 액티브/스탠바이 제어 통신 장치에서 통신 제어 회로팩이 액티브/스탠바이로 동작하며 신호 회로팩과의 통신은 반드시 액티브인 통신 제어 회로 팩과의 통신만이 가능하다. 따라서, 하나의 통신 제어 회로팩의 신호 회로팩으로의 서비스 성능은 충분하지 못하다는 문제가 있었다.
또한 필요에 따라 스탠바이의 통신 제어 회로팩이 신호 회로팩과 통신해야 할 경우 상위 제어 회로팩과 정합되는 시리얼 통신 버스를 통하여 액티브상태의 통신 제어 회로 팩을 통하여만 가능하다. 따라서 상술한 구성에는 신호 회로팩은 2개의 이중화 제어 신호 라인을 수용하여야 하므로 제어 회로구성이 복잡해지는 문제가 있었다.
내용 없음.
도 1은 종래 기술의 이중화 데이터 통신 제어 장치의 블록 구성도
도 2는 도 1에 도시된 통신 제어블록의 상세 구성 블록도
도 3은 도 3에 도시된 신호 회로팩의 상세 구성 블록도
도 4는 본 발명에 따른 이중화 데이터 통신 제어 장치의 블록 구성도
도 5는 도 4에 도시된 통신 제어 회로팩의 상세 구성 블록도
도 6은 도 5에 도시된 임시 저장 송신 제어부의 상세 구성 블록도
도 7은 도 6에 도시된 데이터 카운터부의 상세 구성 블록도
도 8은 도 6에 도시된 송신 마스터 제어부의 상세 구성 블록도
도 9는 도 4에 도시된 신호 회로팩의 상세 구성 블록도
*도면의 주요부분에 대한 부호의 설명*
100, 500 : 상위 제어 회로팩
110, 120, 510, 520 : 통신 제어 회로팩
130, 140, 150, 530, 540, 550 : 신호 회로팩
200, 600 : 이중화 제어부
210, 610 : 클럭 생성부
220, 620 : 시리얼 데이터 송수신부
660 : 임시 저장 송신 제어부
710 : 데이터 카운터부
720 : 송신 마스터 제어부
그러므로, 본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 이중화 구조의 통신 제어 회로팩과 다수의 신호 회로팩사이에서 통신이 가능한 구조를 갖는 통신 제어 장치를 제공하는 것을 그 목적으로 한다.
상술한 목적을 달성하기 위한 본 발명에 따르면, 상위 제어 회로팩; 제1시리얼 통신 버스; 상기 제1시리얼 통신 버스를 통하여 통신하며, 상기 상위 제어 회로팩에 의해 제어되는 이중화 구조의 한쌍의 통신 제어 회로팩으로서, 각각의 통신 제어 회로팩은 상대편 통신 제어 회로팩으로부터의 송신 마스터 신호에 따라 액티브 상태로 동작하는 상기 한쌍의 통신 제어 회로팩; 상기 이중화 통신 제어 회로팩들간에 연결되어 장애 신호를 상호 교환하기 위한 이중화 제어 신호선; 상기 이중화 통신 제어 회로팩들간에 연결되어 상기 송신 마스터 신호를 상호 교환하는 로컬 시리얼 통신버스; 상기 각각의 통신 제어 회로팩에 의해 제어되는 일군의 신호 회로팩; 상기 이중화 통신 제어 회로팩과 상기 일군의 신호 처리 회로팩 사이에 연결되어 상기 각각의 통신 제어 회로팩과 상기 일군의 신호 회로팩사이의 신호를 전달하는 로컬 시리얼 공통 버스를 포함하는 것을 특징으로 하는 이중화 통신 제어 장치가 제공된다.
본 발명의 상기 및 기타 목적과 여러가지 장점은 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
도 4를 참조하면, 본 발명에 따라서 다수의 신호 처리회로팩을 제어하는 통신 제어 회로팩을 갖는 통신 장치의 블록 구성도로서, 종래기술의 도 1과 비교하여 버스 마스터 신호를 전달하는 로컬 시리얼 통신 버스(506)가 부가되고 로컬 시리얼 공통 버스(508)가 한쌍의 통신 제어 회로팩까지 연장된 것으로 도시된다.
상위 제어 회로팩(500)과 통신 제어 회로팩(510, 520)은 시리얼 통신 버스(502)로 연결되어 있으며, 각각의 통신 제어 회로팩(510, 520)은 이중화 제어 신호를 전달하는 이중화 제어선(504) 및 로컬 시리얼 통신 버스(506)로 연결되어 이중화 제어되도록 구성된다. 또한 다수의 신호 회로팩(530, 540, 550)은 이중화 구조의 통신 제어 회로팩(510, 520)과 하나의 로컬 시리얼 공통 버스(508)로 연결되어 있다.
도 5에는 도 4에 도시된 통신 제어 회로팩, 예로, (510)의 상세 블록도로서, 종래 기술의 도 2와 비교하여 액티브 신호가 각각의 회로팩으로 제공되지 않으며, 데이터의 송신은 데이터 임시 저장 송신 제어부(660)에서 출력되는 송신 인에이블 신호의 제어하에 이루어지며, 데이터 수신은 자체에서 출력되는 클럭 신호에 따라 이루어지는 것으로 도시된다.
통신 제어 회로팩(550)내 이중화 제어 블록(600)은 액티브 또는 스탠바이 동작 결정을 수행하는 블록으로, 각각의 신호 회로팩(530, 540, 550)으로부터 각종 장애 발생 여부를 알리는 신호(602)를 수신하고, 상대편 통신 제어 회로팩, 예로 (520)로부터 액티브 인식 신호를 포함하는 각종 제어/장애 신호(604)를 이중화 제어 신호선(504)를 통하여 수신하고, 자신의 액티브 상태임을 나타내는 액티브 인식 신호를 포함하는 각종 제어/장애 신호(606)를 이중화 제어선(504)를 통하여 상대편 통신 제어 회로팩(520)로 전송한다. 다시 말해서, 이중화 제어블록(500)은 신호(602)로부터 장애 여부를 판단하며, 장애가 없을 때 타 통신 제어 회로팩(520)로부터 수신되는 액티브 인식 신호(606)를 감시하여 자신이 액티브 상태로 동작 가능할 때 액티브 인식 신호(606)를 상대편 통신 제어 회로팩(520)으로 전송하고, 액티브 신호(608)를 각각의 신호 회로팩의 클럭 송신부(230)로 출력함으로써 각각의 신호 회로팩이 동작 가능하도록 제어한다.
클럭 생성부(610)는 각각의 신호 회로팩(530, 540, 550)과 시리얼 통신을 위한 각종 클럭 신호를 발생한다. 이 클럭 신호는 클럭(clock)과 프레임(frame) 신호로 구성되어 신호 회로팩(530)의 버스 마스터 순서를 결정하는데 사용되는 버스 마스터 순서 결정신호(612)와 시리얼 데이터 송신 클럭 신호(614)를 포함한다. 클럭 생성부(610)로부터 발생된 버스 마스터 순서 결정신호(612)는 클럭 송신부(630)으로 제공되며, 시리얼 데이터 송신 클럭 신호(614)는 시리얼 데이터 송수신부(620), 데이터 송신부(640) 및 임시 저장 송신 제어부(660)로 제공된다.
클럭 송신부(630)는 이중화 제어 블록(500)으로부터 제공된 액티브 신호(608)에 따라 클럭 생성부(610)로부터의 버스 마스터 순서 결정신호(612)를 RS485방식으로 변환하여 변환된 신호(632)를 로컬 시리얼 공통 버스(508)를 통하여 각각의 신호 회로팩으로 전송한다. 또한 클럭 송신부(630)는 어느 하나의 신호 회로팩이 버스 마스터로 동작시 버스 마스터 신호가 끝날때까지 클럭 생성부(610)로부터 프레임 신호의 발생 지연을 요청하는 신호(634)를 클럭 생성부(250)로 제공한다.
시리얼 데이터 송수신부(620)는 클럭 생성부(610)로부터 수신된 시리얼 데이터 송신 클럭(614)을 이용하여 송신 데이터(622)를 임시 저장 송신 제어부(660)로 전달하며, 데이터 수신부(650)로부터 수신 클럭(652)과 데이터(654)를 타 신호 회로팩으로부터 수신한다.
임시 저장 송신 제어부(660)는 클럭 생성부(610)로부터 제공되는 시리얼 통신 클럭(614)를 수신하며, 임시 저장 제어 신호(512)에 따라 시리얼 데이터 송수신부(620)에서 출력되는 송신 데이터(622)를 임시 저장하며, 임시 저장된 데이터가 존재할 경우 버스 마스터 신호(522)를 통하여 상대편의 송신 마스터 권리를 감시하며 상대편이 송신 상태가 아니면 자기의 상태를 송신 상태로 전환하고 이 상태를 버스 마스터 제어선(506)를 통하여 상대편 통신 제어 회로팩(520)에게 통지하고 임시 저장된 데이터(664)를 송신 마스터 신호(662)와 함께 데이터 송신부(640)로 전달한다. 데이터 송신이 종료된 후 송신 상태를 클리어한다.
데이터 송신부(640)는 클럭 생성부(610)로부터의 시리얼 통신 신호에 따라 송신 마스터 신호(662)와 임시 저장 송신 제어부(660)로부터 전달된 데이터(664)를 각기 RS485 방식으로 변환하여 변환된 신호(642) 및 (644)를 공통 시리얼 버스(508)를 통하여 각각의 신호 회로팩으로 전송한다.
데이터 수신부(250)는 다수의 신호 회로팩으로부터 전송되어는 RS 방식의 클럭(652) 및 데이터(654)를 수신하여 이를 시리얼 데이터 송수신부(620)으로 전달한다.
도 6은 도 5에 도시된 임시 저장 송신 제어부(620)의 상세 블록구성도로서, 데이터 카운터부(710), 송신 마스터 제어부(720), 임시 저장 제어부(730), 송신 완료 검출부(740) 및 임시 저장부(750)를 포함한다.
데이터 카운터부(710)는 시리얼 데이터 송수신부(620)에서 출력되는 송신 데이터 신호(622)를 감시하여 송신해야 할 데이터 수를 다운 카운터하는 방식으로 계수하며 송신할 메시지가 존재할 경우 송신 마스터 요구신호(712)를 송신 마스터 제어부(720)로 제공한다. 또한 송신 데이터(622)를 감시하여 데이터의 종료를 알리는 종료 플래그 검출시 종료 플래그 검출 신호(714)를 임시 저장 제어부(730)로 출력한다.
송신 마스터 제어부(720)는 시리얼 통신 클럭(614)을 수신하며, 데이터 카운터부(710)로부터 송신 마스터 요구 신호(712)를 수신하며 버스 마스터 신호(522)를 참조하여 송신 가능한 상태를 나타내는 송신 마스터 신호(722)를 임시 저장 제어부(730)로 출력하고, 송신 완료 검출부(740)로부터 출력되는 송신 완료 신호(742)를 수신하면 송신 마스터 신호(722)를 클리어한다.
임시 저장 제어부(750)는 임시 저장 제어 신호(512)에 응답하여 데이터 저장 신호(732)를 임시 저장부(750)로 출력하여 임시 저장부(750)로 하여금 시리얼 송신부(620)로부터의 데이터(622)의 임시 저장을 제어하며, 데이터 카운터부(710)로부터 출력되는 하나의 메시지의 끝을 알리는 프레임 종료 신호(714)에 응답하여 시리얼 데이터 송신부(620)로부터의 송신 데이터(622)의 임시 저장을 중지하도록 하는 제어한다. 또한 송신 마스터 제어부(720)로부터 송신 가능 상태임을 알리는 송신 인에이블 신호(622)를 수신하여 임시 저장된 데이터(664)가 데이터 송신부(640)를 통하여 출력되도록 하는 데이터 출력 제어 신호(734)를 출력한다.
데이터 임시 저장부(750)는 데이터 저장 신호(732)에 따라 송신 데이터(622)의 임시 저장을 시작하거나 중지하며, 데이터 출력 제어 신호(734)에 따라 임시 저장된 데이터(664)를 데이터 송신부(640)로 전송하거나 전송중지한다.
송신 완료 검출부(740)는 데이터 임시 저장부(750)에서 전송되는 데이터(664)를 감시하여 데이터의 시작 플래그와 종료 플래그를 검출하면 하나의 데이터 메시지가 송출완료되었음을 알리는 송신 완료 신호(742)를 송신 마스터 제어부(720)로 제공한다.
도 7은 데이터 카운터부(710)의 상세 블록 구성도로서, 시작 플래그 검출기(800), 카운터(810), 비교기(820) 및 종료 플래그 검출기(830)를 포함한다.
시작 플래그 검출기(800)는 시리얼 데이터 송수신부(620)로부터의 송신 데이터(622)로부터 데이터의 시작임을 나타내는 시작 플래그, 즉, 처음 7E(Hex)를 검출하면, 시작 플래그 검출 신호(802)를 종료 플래그 검출기(830)으로 전달하며, 종료 플래그 검출기(830)로부터 종료 플래그 검출 신호(832)를 수신하여 입력되는 데이터의 시작 플래그의 검출을 재개한다.
종료 플래그 검출기(830)는 시작 플래그 검출기(800)로부터 시작 플래그 검출 신호에 응답하여, 송신 데이터 신호로부터 7E(Hex)를 검출하면, 데이터의 종료를 나타내는 종료 플래그 검출 신호(714)를 시작 플래그 검출기(800) 및 메시지 카운터(810)으로 전달한다.
메시지 카운터(810)는 종료 플래그 검출기(830)로부터의 종료 플래그 검출신호(714)를 수신할 때마다 데이터 임시 저장부(750)에 하나의 메시지가 저장되었음을 인식하여 카운터를 하나(1)씩 증가하며, 송신 완료 검출부(740)로부터 발생하는 송신 완료 신호(742)를 수신할때마다 카운터를 하나씩 감소한다.
비교기(820)는 카운트된 값(812)이 제로(0)이 아니면, 즉, 임시 저장부(750) 내에 송신해야 할 데이터 메시지가 존재한다면, 송신 마스터 제어부(720)로 송신 마스터 요구 신호(712)를 출력한다.
도 8은 송신 마스터 제어부(720)의 상세 블록 구성도로서, 버스 마스터 요구부(840)와 버스 마스터 제어부(850)를 포함한다.
버스 마스터 요구부(840)는 시리얼 클럭(616)을 수신하며, 데이터 카운터부(710)로부터 송신 마스터 요구 신호(712)를 수신할 때 버스 마스터 요구 신호(842)를 버스 마스터 제어부(850)로 출력하며, 송신 완료 검출부(740)로부터 송신 완료 검출 신호(742)를 수신할 때 버스 마스터 요구 신호(842)를 클리어한다.
버스 마스터 제어부(850)는 시리얼 클럭(616)에 동기하여 버스 마스터 요구 신호(842)가 인가될 때, 상대편 통신 제어 회로팩이 송신 상태가 아니면, 즉 버스 마스터 신호(522)가 없으면, 자신이 송신 가능함을 알고 송신 인에이블 신호(622)를 출력한다. 그러나, 버스 마스터 신호(606)가 수신되면, 상대편에게 송신중임을 인식하여 송신 상태가 될 때까지 대기한다.
도 9는 도 4에 도시된 신호 회로팩의 상세히 도시한 블록 구성도로서, 종래 기술의 도 3과 비교하여 볼 때, 액티브 신호에 무관하게 어느 쪽의 통신 제어 회로팩과도 통신이 가능한 것으로 도시된다.
데이터 수신부(300)는 통신 제어 회로팩(510)로부터 송신된 RS485 방식의 변환된 데이터 신호를 수신하며, 수신된 데이터 신호(902)를 시리얼 입력/출력부(serial input/output : SIO)(950)로 전달한다.
데이터 송신부(910)는 버스 아비터(940)로부터 전달되는 인에이블 제어 신호(942)의 제어하에 SIO(950)로부터 출력되는 데이터 신호(952)와 클럭 수신부(920)로부터 전달되는 송신 클럭 신호(922)를 RS485 방식으로 변환하여 시리얼 버스(508)를 통해 통신 제어 회로팩(510)으로 전송한다.
클럭 수신부(920)는 버스(508)상의 신호중 아비터 클럭/프레임 신호 및 송신 데이터 클럭 신호를 수신하여 아비터 클럭/프레임 신호(924)는 버스 아비터(940)로 전달하고, 데이터 클럭(922)는 데이터 송신부(910)와 SIO(950)로 제공한다.
버스 아비터(940)는 여러개의 신호 회로팩에 대한 송신 순서를 결정하는 기능을 수행한다. 먼저 각각의 신호 회로팩으로부터 수신되는 자기 순서 계수 신호인 ID 신호(948)와 송신 마스터 신호(722)를 수신하면 송신 요구 신호(934)를 통신 제어 회로팩(510)으로 발생하는 동시에 데이터 송신 인에이블 신호(942)를 데이터 송신부(910)로 발생한다. 또한 어느 하나의 신호 회로팩이 데이터 송신중임을 알리는 지연 요청 신호(634)를 통신 제어 회로팩(510)으로 발생하여 다른 신호 처리팩의 아비터 기능을 일시 정지 요구하여 통신 제어 회로팩(510)으로 하여금 아비터 프레임의 발생 지연을 요구한다.
이상 설명한 바와 같이, 본 발명에 따라서 통신 제어 회로팩이 항시 신호 회로팩과의 통신이 가능해지며, 신호 회로팩에서는 물리적으로 하나의 시리얼 버스와 정합하기 때문에 구조가 간단해진다.
또한 이중화 통신 제어 회로팩은 송신이 가능한 시점에 무관하게 데이터를 전송하고 상대편의 통신 제어 회로팩은 송신 가능 시점을 검출하여 데이터를 전송하게 됨으로써 소프트웨어적인 손실도 줄일 수 있는 장점이 제공된다.

Claims (10)

  1. 통신 제어 장치에 있어서,
    상위 제어 회로팩;
    제1시리얼 통신 버스;
    상기 제1시리얼 통신 버스를 통하여 통신하며, 상기 상위 제어 회로팩에 의해 제어되는 이중화 구조의 한쌍의 통신 제어 회로팩으로서, 각각의 통신 제어 회로팩은 상대편 통신 제어 회로팩으로부터의 송신 마스터 신호에 따라 액티브 상태로 동작하는 상기 한쌍의 통신 제어 회로팩;
    상기 이중화 통신 제어 회로팩들간에 연결되어 장애 신호를 상호 교환하기 위한 이중화 제어 신호선;
    상기 이중화 통신 제어 회로팩들간에 연결되어 상기 송신 마스터 신호를 상호 교환하는 로컬 시리얼 통신버스;
    상기 각각의 통신 제어 회로팩에 의해 제어되는 일군의 신호 회로팩;
    상기 이중화 통신 제어 회로팩과 상기 일군의 신호 처리 회로팩 사이에 연결되어 상기 각각의 통신 제어 회로팩과 상기 일군의 신호 회로팩사이의 신호를 전달하는 로컬 시리얼 공통 버스를 포함하는 것을 특징으로 하는 이중화 통신 제어 장치.
  2. 제1항에 있어서,
    상기 각각의 통신 제어 회로팩은;
    상기 각각의 신호 회로팩으로부터 송신 및 그로부터 수신되는 데이터를 가지고 있는 시리얼 데이터 송수신부;
    상기 시리얼 데이터 송수신부로부터에서 출력되는 송신 데이터를 임시 저장하며 상대편의 통신 제어 회로팩의 상기 로컬 시리얼 공통 버스를 통하여 전달되는 상기 송신 버스 마스터 신호를 감시하여 송신 상태가 아니면 상기 임시 저장된 데이터를 전송하는 임시 저장 송신 제어부를 구비하는 것을 특징으로 하는 이중화 통신 제어 장치.
  3. 제2항에 있어서,
    상기 각각의 통신 제어 회로팩은;
    각각의 신호 회로팩의 장애 여부를 판단하며, 장애가 없을 때 상대편 통신 제어 회로팩으로부터 상기 이중화 제어 신호선을 통해 수신되는 액티브 인식 신호를 감시하여 자신이 액티브 상태로 동작 가능할 때 액티브 인식 신호를 상기 상대편 통신 제어 회로팩으로 제공하여 상기 송신 버스 마스터권을 획득하는 이중화 제어부를 더 구비하는 것을 특징으로 하는 이중화 통신 제어 장치.
  4. 제2항에 있어서,
    상기 임시 저장 송신 제어부는;
    상기 시리얼 데이터 송수신부에서 출력되는 송신 데이터의 수를 다운 카운터하는 방식으로 계수하여 송신할 데이터 메시지가 존재할 경우 송신 마스터 요구신호를 발생하며, 데이터의 종료를 알리는 신호의 수신시 이를 알리는 종료 프레임 신호를 발생하는 데이터 카운터부;
    상기 시리얼 데이터 송수신부로부터의 송신 데이터를 임시 저장하며, 상기 임시 저장된 데이터를 상기 각각의 신호 회로팩으로 전송하는 데이터 임시 저장부;
    상기 데이터 카운터부로부터 상기 송신 마스터 요구 신호에 따라 송신 가능한 상태를 나타내는 송신 마스터 신호를 발생하는 송신 마스터 제어부;
    상기 메시지 카운터로부터 출력되는 상기 프레임 종료 신호에 응답하여 상기 시리얼 송신부로부터의 데이터의 임시 저장을 중지하도록하는 제어하며, 상기 송신 마스터 제어부로부터 송신 마스터 신호를 수신하여 상기 임시 저장부에 저장된 데이터를 출력시키는 데이터 출력 제어 신호를 출력하는 임시 저장 제어부를 구비하는 것을 특징으로 하는 이중화 통신 제어 장치.
  5. 제4항에 있어서,
    상기 임시 저장 송신 제어부는;
    상기 데이터 임시 저장부에서 출력되는 데이터를 감시하여 송신 데이터의 시작 프레임과 종료 프레임을 검출할 때마다 하나의 데이터 메시지가 송출완료되었음을 알리는 송신 완료 신호를 발생하는 송신 완료 검출부를 더 구비하며, 상기 송신 마스터 제어부는 상기 송신 완료 검출부로부터 출력되는 송신 완료 신호에 따라 상기 송신 마스터 신호를 클리어하는 것을 특징으로 하는 이중화 통신 제어 장치.
  6. 제4항에 있어서,
    상기 데이터 카운터부는;
    상기 시리얼 데이터 송수신부로부터의 전송 데이터로부터 데이터의 시작임을 나타내는 시작 프레임을 검출하여 시작 플래그 신호를 발생하는 시작 플래그 검출기;
    상기 시작 플래그 검출기로부터의 상기 플래그 신호에 응답하여, 전송 데이터의 종료를 나타내는 종료 프레임을 검출하여 종료 플래그 신호를 발생하는 시작 플래그 검출기;
    상기 종료 플래그 검출기로부터의 상기 종료 플래그 신호를 수신할 때마다 상기 데이터 임시 저장부에 하나의 메시지가 저장되었음을 인식하여 카운터를 하나(1)씩 증가하며, 상기 송신 완료 검출부로부터 발생하는 상기 송신 완료 신호를 수신할 때마다 카운터를 하나씩 감소하는 메시지 카운터;
    상기 메시지 카운터에 의해 카운트된 값이 제로(0)이 아니면, 상기 송신 마스터 제어부로 상기 송신 마스터 요구 신호를 출력하는 비교기를 구비하는 것을 특징으로 하는 이중화 통신 제어 장치.
  7. 제6항에 있어서,
    상기 시작 플래그 검출기는 상기 종료 플래그 검출 신호에 응답하여 상기 데이터의 시작 프레임 검출을 개시하는 것을 특징으로 하는 이중화 통신 제어 장치.
  8. 제4항에 있어서,
    상기 송신 마스터 제어부는;
    상기 메시지 카운터로부터의 상기 송신 마스터 요구 신호를 수신하여 버스 마스터 요구 신호를 발생하는 버스 마스터 요구부;
    상기 버스 마스터 요구 신호가 인가될 때, 상대편 통신 제어 회로팩이 송신 상태가 아니면, 상기 송신 마스터 신호를 상기 임시 저장 제어부로 출력하는 버스 마스터 제어부를 구비하는 것을 특징으로 하는 이중화 통신 제어 장치.
  9. 제8항에 있어서,
    상기 버스 마스터 요구부는 상기 송신 완료 검출부로부터 상기 송신 완료 검출 신호를 수신할 때 상기 버스 마스터 요구 신호를 클리어하는 것을 특징으로 하는 이중화 통신 제어 장치.
  10. 제1항에 있어서, 상기 각각의 신호 회로팩은;
    상기 각각의 통신 제어 회로팩의 상기 시리얼 데이터 송수신부로부터 출력되는 상기 송신 데이터와 상기 통신 제어 회로팩으로 전송될 데이터를 가지고 있는 SIO;
    상기 통신 제어 회로팩으로부터 송신된 RS485 방식의 데이터 신호를 수신하며, 상기 수신된 데이터를 상기 SIO로 전달하는 데이터 수신부;
    상기 통신 제어 회로팩으로 전송될 상기 데이터를 RS485 방식으로 변환하여 상기 통신 제어 회로팩으로 전송하는 데이터 송신부;
    상기 통신 제어 회로팩으로 데이터의 송신 가능함을 알리는 송신 요구 신호를 상기 통신 제어 회로팩으로 발생하고, 데이터 송신 인에이블 신호를 상기 데이터 송신부로 발생하여 데이터가 전송되게 하며, 현재 데이터 송신중임을 알리는 지연 요청 신호를 상기 통신 제어 회로팩으로 발생하여 다른 신호 처리팩의 아비터 기능을 일시 정지 요구하는 버스 아비터를 구비하는 것을 특징으로 하는 이중화 통신 제어 장치.
KR1019960081243A 1996-12-31 1996-12-31 이중화 데이터 통신 제어 장치 KR100229434B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960081243A KR100229434B1 (ko) 1996-12-31 1996-12-31 이중화 데이터 통신 제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960081243A KR100229434B1 (ko) 1996-12-31 1996-12-31 이중화 데이터 통신 제어 장치

Publications (2)

Publication Number Publication Date
KR19980061866A true KR19980061866A (ko) 1998-10-07
KR100229434B1 KR100229434B1 (ko) 1999-11-01

Family

ID=19493877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960081243A KR100229434B1 (ko) 1996-12-31 1996-12-31 이중화 데이터 통신 제어 장치

Country Status (1)

Country Link
KR (1) KR100229434B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290656B1 (ko) * 1999-03-18 2001-05-15 박종섭 Ｉｓｄｎ 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터퓨징장치 및 그 제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290656B1 (ko) * 1999-03-18 2001-05-15 박종섭 Ｉｓｄｎ 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터퓨징장치 및 그 제어방법

Also Published As

Publication number Publication date
KR100229434B1 (ko) 1999-11-01

Similar Documents

Publication Publication Date Title
US5475696A (en) Remote alarm transfer method and system
US6112230A (en) Communication system for information exchange between master and slave stations using frames having organization, request and communication channels
KR100229434B1 (ko) 이중화 데이터 통신 제어 장치
KR100214146B1 (ko) 이중화 데이터 통신 제어 장치
JP2000228670A (ja) 単位ネットワーク間のループバック迂回方式
JP3777809B2 (ja) 二重化通信システムの回線異常検出方法
JP3174663B2 (ja) 多重化サーバ方式における通信システム
JPS59191960A (ja) 通信システム
JPH10327150A (ja) 網管理システムにおける監視データの二重化方式
JP3082425B2 (ja) データ通信システムの伝送路制御方法
JP3012584B2 (ja) Ｓｔｍ交換機の迂回路制御方式とその方法
JPS5821251Y2 (ja) 二重化方式デ−タ伝送装置
JP3100464B2 (ja) パケット交換機
KR960011705B1 (ko) 공통선 신호장치의 신호단말 그룹 관리 프로세서 장치
JP2695867B2 (ja) エレベーター装置
JPH06152570A (ja) 二重化データ処理装置における系切替え処理方式
JPH0223740A (ja) 通信ネットワークシステム
JPS58173941A (ja) 通信装置ヘルスチエツク方式
JPH0453471B2 (ko)
JPS58206269A (ja) 外部監視方式
KR0136396B1 (ko) 전전자 교환기의 프로세서간 메세지 복구 버스구조 및 억세스 방법
JPH06187276A (ja) 多重化サーバシステムにおける通信方式
JPS63288336A (ja) データ２重化処理システム
JPH0470231A (ja) ネットワークの二重化システム
JPS6173455A (ja) バツクアツプシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020813

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee