KR19980059328A - 액정 표시 장치의 4분주 데이타를 위한 메모리 장치 - Google Patents

액정 표시 장치의 4분주 데이타를 위한 메모리 장치 Download PDF

Info

Publication number
KR19980059328A
KR19980059328A KR1019960078666A KR19960078666A KR19980059328A KR 19980059328 A KR19980059328 A KR 19980059328A KR 1019960078666 A KR1019960078666 A KR 1019960078666A KR 19960078666 A KR19960078666 A KR 19960078666A KR 19980059328 A KR19980059328 A KR 19980059328A
Authority
KR
South Korea
Prior art keywords
data
memory
signal
input
division
Prior art date
Application number
KR1019960078666A
Other languages
English (en)
Other versions
KR100206580B1 (ko
Inventor
최원준
신혁상
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960078666A priority Critical patent/KR100206580B1/ko
Publication of KR19980059328A publication Critical patent/KR19980059328A/ko
Application granted granted Critical
Publication of KR100206580B1 publication Critical patent/KR100206580B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

이 발명은 액정 표시 장치에서 사용되는 4분주 데이타를 위한 메모리 장치에 관한 것으로서, 내부에 4개의 메모리 영역을 가지는 메모리 블럭을 이용하여 입력 데이타를 4분주하여 저장하며, 소정의 선택신호에 따라 상기 메모리 블럭의 출력을 순차적으로 선택하는 멀티플렉서를 이용하여 상기 저장된 4분주 데이타를 원래의 데이타로 변환할 수 있으며, 이로 인해 고속으로 동작하는 메모리를 사용하지 않고 고주파의 데이타를 처리할 수 있다.

Description

액정 표시 장치의 4분주 데이타를 위한 메모리 장치
이 발명은 액정 표시 장치에서 사용되는 4분주 데이타를 위한 메모리 장치에 관한 것으로서, 더욱 상세하게 말하자면 데이타를 라이트(write)할 때에는 4분주시켜 저장하고, 데이타를 리드(read)할 때에는 원래의 데이타로 변환하여 출력하는 메모리 장치에 관한 것이다.
박막 트랜지스터 액정 표시 장치는 각 화소의 데이타 기록 동작을 박막 트랜지스터에 의해 제어되도록 한 표시장치로서, 음극선관(CRT : Cathod Ray Tube) 모니터를 대체할 표시장치로서 각광받고 있다.
상기 액정 표시 장치는 타이밍 제어회로, 구동회로 및 액정 패널을 구비하며, 상기 타이밍 제어회로와 구동회로는 외부에서 제공되는 데이타 신호(RGB data), 동기신호(Hsync, Vsync) 및 클럭신호(main clk)에 따라 액정 패널을 구동하기 위한 신호를 생성한다. 이때, 상기 데이타 신호는 액정 표시 장치의 해상도에 따라 데이타 포맷(data format)이 결정되는데, 예를 들어, 상기 해상도는 VGA, SVGA, XGA, EWS급 등으로 구분된다. 최근에는 높은 화질을 보장하기 위하여, 점점 고해상도가 요구되고 있으며, 필연적으로 고주파 데이타를 처리함에 있어서 메모리의 억세스(access) 속도가 이를 뒷받침하지 못하는 문제가 발생하고 있다.
이러한 문제점을 해결하기 위하여, 데이타를 메모리에 라이트(write)할 때에는 데이타를 미리 분주하여 저장하고, 데이타를 리드(read)할 때에는 저장된 데이타의 주파수를 원래의 것으로 변환하여 출력하는 방법이 사용되고 있다.
이러한 분주 기법에 따르면, 메모리 장치에 사용되는 신호의 주파수가 입출력 데이타의 주파수에 의존하므로, 데이타 분주에 의해 메모리 억세스에 필요한 신호의 주파수가 더 낮아질 수 있으며, 이로 인해 저속의 메모리 장치로서 고주파 데이타를 처리하는 것을 가능하게 한다.
이 발명은 상기한 기술적 배경 하에 도출된 것으로서, 데이타 라이트(write) 시에는 입력 데이타를 4분주하여 저장하며, 데이타 리드(read) 시에는 상기 4분주 데이타를 원래의 데이타로 변환하며, 데이타 입력순서와 동일하게 배열하여 출력시키는 메모리 장치를 제공하는 데 그 목적이 있다.
도1은 이 발명의 실시예에 따른 메모리 장치의 구성도.
도2는 상기 도1에 도시된 메모리 장치의 메모리 블럭을 상세하게 도시한 회로.
도3은 상기 도1의 메모리 장치에서 데이타 출력과정을 설명하는 주요 신호의 파형.
상기한 목적을 달성하기 위하여, 이 발명에 따른 4분주 데이타를 위한 메모리 장치는, 입력데이타를 4분주시키고, 각 4분주 데이타를 4개의 신호선에 할당하여 출력시키는 데이타 4분주 회로 상기 4분주 데이타와 동기인 라이트 클럭신호와 라이트 인에이블 신호를 생성하며, 상기 라이트 인에이블 신호는 순차적인 액티브 구간을 가지도록 하는 메모리 입력 제어회로, 상기 4분주 데이타와 동기인 리드 클럭신호와 리드 인에이블 신호를 생성하는 메모리 출력 제어회로, 4개로 분할된 메모리 영역을 가지며, 데이타를 라이트할 때에는 상기 4분주 데이타를 상기 라이트 클럭신호와 라이트 인에이블 신호에 따라 상기 각 메모리 영역에 순차적으로 저장하며, 데이타를 리드할 때에는 상기 리드 클럭신호와 리드 인에이블 신호에 따라 상기 각 메모리 영역으로부터 동시에 데이타를 출력시키는 메모리 블럭 및 상기 입력데이타의 2분주 신호 및 4분주 신호에 각각 동기인 두 개의 선택신호를 입력받으며, 상기 두 선택신호의 조합으로 만들어지는 각 상태에서 상기 메모리 블럭의 4개의 영역에서 출력되는 데이타를 순차적으로 선택하여 출력데이타를 생성하는 멀티플렉서를 포함한다.
상기한 이 발명에 따르면, 메모리 블럭에 데이타가 라이트될 때에는 입력데이타를 4분주하여 저장하고, 메모리 블럭으로부터 리드된 데이타는 멀티플렉서의 선택동작에 의해 순차적인 배열을 가지는 원래의 입력데이타로 변환된다. 상기 멀티플렉서는 입력데이타의 2분주 신호와 4분주 신호에 각각 동기인 두 개의 선택신호를 이용하고 있으며, 상기 두 선택신호의 조합은 4개의 상태를 가진다. 그리고, 이 4개의 상태는 입력데이타의 4분주 신호의 1펄스 동안 순차적으로 나타난다. 따라서, 4분주 데이타는 상기 1펄스 동안 4번의 선택동작에 의해 원래의 데이타와 동일한 배열을 가지는 데이타로 변환될 수 있다.
이때, 상기 메모리 블럭을 억세스하기 위한 라이트 클럭신호와 리드 클럭신호는 4분주 데이타와 동기이므로, 입력데이타의 4분주 신호와 동기이다. 그러므로, 이 발명에 따른 메모리 장치는 입력데이타 주파수의 1/4에 해당하는 억세스 속도를 가지는 메모리만으로도 구현될 수 있으며, 저속의 메모리 장치로도 고속의 데이타를 처리할 수 있다.
상기한 이 발명의 목적, 특징 및 잇점은 도면을 참조한 아래의 상세한 실시예 설명으로부터 보다 명백해질 것이다.
이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 상세히 설명한다.
도1은 이 발명의 실시예에 따른 메모리 장치의 구성도이고, 도2는 상기 도1에 도시된 메모리 장치의 메모리 블럭을 상세하게 도시한 회로이고, 도3은 상기 도1의 메모리 장치에서 데이타 출력과정을 설명하는 주요 신호의 파형이다.
먼저, 도1을 참조하면, 이 발명의 실시예에 따른 메모리 장치는 데이타 4분주 회로(1), 메모리 입력 제어회로(2), 메모리 출력 제어회로(3), 메모리 블럭(4) 및 멀티플렉서(5)로 구성된다.
입력 데이타(Din)와 클럭신호(CLK)가 상기 데이타 4분주 회로(1)에 입력되며, 상기 데이타 4분주 회로(1)는 4개의 데이타 출력단자(D1∼D4)를 가진다. 상기 클럭신호(CLK)는 상기 메모리 입력 제어회로(2)에 입력되며, 상기 메모리 입력 제어회로(2)는 라이트 클럭신호와 4개의 라이트 인에이블 신호를 출력한다.
메모리 출력 제어회로(3)는 상기 메모리 입력 제어회로(2)의 라이트 클럭신호를 입력받으며, 리드 클럭신호와 리드 인에이블 신호를 출력한다. 상기 메모리 블럭(4)은 라이트 클럭단자(WCLK)의 신호와 라이트 인에이블 단자(WE1, WE2, WE3, WE4)의 신호에 따라 상기 데이타 4분주 회로(1)에서 출력되는 데이타(D1, D2, D3, D4)를 입력받으며, 리드 클럭단자(RCLK)와 리드 인에이블 단자(RE)의 신호에 따라 4개의 데이타 신호선을 통해 데이타를 출력한다.
멀티플렉서(5)는 2비트의 선택신호(S0, S1)에 따라 상기 메모리 블럭(4)에서 출력되는 데이타를 합성하여 최종적인 출력데이타(Dout)를 제공한다.
입력데이타(Din)는 클럭신호(CLK)에 동기되어 있으며, 데이타 4분주 회로(1)는 상기 입력데이타(Din)를 차례로 4분주하며, 4분주 데이타를 상기 4개의 신호선(D1∼D4)을 통해 출력한다. 메모리 입력 제어회로(2)는 상기 클럭신호(CLK)를 4분주하여 라이트 클럭신호(WCLK)를 생성하며, 순차적으로 액티브(active)되는 4개의 라이트 인에이블 신호(WE1∼WE4)를 생성한다. 라이트 클럭신호(WCLK)의 1펄스 구간에 4개의 라이트 인에이블 신호(WE1∼WE4) 중 오직 하나만이 액티브 상태를 가지며, 이러한 액티브 상태는 4개의 라이트 인에이블 신호(WE1∼WE4)에서 차례로 나타난다.
메모리 블럭(4)은 상기 라이트 클럭신호(WCLK)와 라이트 인에이블 신호(WE1∼WE4)에 따라 데이타 4분주 회로(1)에서 출력되는 데이타(D1∼D4)를 차례로 입력한다. 특히, 각 데이타 신호(D1∼D4)는 라이트 인에이블 신호(WE1∼WE4)에 대응하며, 대응하는 라이트 인에이블 신호가 액티브 상태일 때 데이타가 라이트 클럭신호(WCLK)에 따라 메모리 블럭(4)에 입력된다. 예를 들어, 라이트 인에이블 신호(WE1)가 액티브 상태일 때, 신호선(D1)의 데이타가 메모리 블럭(4)에 입력된다. 상기 메모리 블럭(4)은 내부에 4개의 메모리 영역을 가지며, 상기 입력되는 데이타를 차례로 내부의 메모리 영역에 저장한다.
메모리 출력 제어회로(3)는 상기 메모리 입력 제어회로(2)에서 생성되는 라이트 클럭신호(WCLK)로부터 리드 클럭신호(RCLK)와 리드 인에이블 신호(RE)를 생성한다. 여기서, 상기 리드 클럭신호(RCLK)는 라이트 클럭신호(WCLK)와 동일한 주파수를 가진다.
따라서, 메모리 블럭(4)은 내부의 4개의 메모리 영역에 저장되어 있는 4분주 데이타를 상기 리드 클럭신호(RCLK)와 리드 인에이블 신호(RE)에 따라 동시에 출력한다.
상기 멀티플렉서(5)의 선택신호(S0, S1)는 클럭신호(CLK)를 2분주한 신호와 4분주한 신호이다. 따라서, 4분주 데이타의 1데이타 구간동안 상기 두 선택신호(S0, S1)의 조합은 4개의 상태를 가진다. 상기 각 상태에서 멀티플렉서(5)에 입력되는 4개의 데이타(D1∼D4)가 순서대로 선택되며, 4분주 데이타의 1 데이타 구간 동안 4번의 선택 동작이 일어나므로, 4분주 데이타는 원래의 데이타로 변환될 수 있다.
도2에는 상기 메모리 블럭(4)이 보다 상세하게 도시되어 있다.
상기 도2를 참조하면, 메모리 블럭(4)은 4개의 메모리(41∼44)로 구성된다. 각 메모리(41∼44)는 데이타 입력단자(DIN), 라이트 인에이블 단자(WE), 라이트 클럭단자(WCLK), 데이타 출력단자(DOUT), 리드 인에이블 단자(RE), 리드 클럭단자(RCLK)를 가진다.
상기 데이타 4분주 회로(1)에서 출력되는 4개의 데이타(D1∼D4)는 각 메모리(41∼44)의 데이타 입력단자(DIN)에 각각 입력되며, 메모리 입력 제어회로(2)에서 출력되는 4개의 라이트 인에이블 신호(WE1∼WE4)는 각 메모리(41∼44)의 라이트 인에이블 단자(WE)에 각각 입력된다. 메모리 입력 제어회로(2)에서 출력되는 라이트 클럭신호(WCLK)는 각 메모리(41∼44)에 공통으로 입력되며, 메모리 출력 제어회로(3)에서 출력되는 리드 인에이블 신호(RE)와 리드 클럭신호(RCLK)도 각 메모리(41∼44)의 리드 인에이블 단자와 리드 클럭단자에 공통으로 입력된다. 각 메모리(41∼44)의 데이타 출력단자(DOUT)의 신호는 메모리 블럭(4)의 출력신호(D1∼D4)로서 외부에 제공된다.
이미 설명한 바와 같이, 4개의 라이트 인에이블 신호(WE1∼WE4)는 액티브 구간이 서로 순차적으로 배열되어 있다. 따라서, 4분주 데이타는 순차적으로 상기 메모리(41∼44)에 차례로 저장된다. 그러나, 데이타 리드시에는 리드 인에이블 신호가 각 메모리(41∼44)에 공통으로 입력되므로, 각 메모리(41∼44)에 저장되어 있는 4분주 데이타가 동시에 출력된다.
도3은 메모리 블럭(4)에서 출력된 데이타가 상기 멀티플렉서(5)에 의해 처리되는 과정을 설명하는 파형이다.
상기 도3에 도시된 바와 같이, 상기 멀티플렉서(5)에 입력되는 선택신호(S0)는 클럭신호(CLK)를 2분주한 신호이며, 선택신호(S1)는 클럭신호(CLK)를 4분주한 신호이다. 그리고, 리드 클럭신호(RCLK)는 클럭신호(CLK)를 4분주한 신호이므로, 리드 클럭신호(RCLK)의 1펄스 동안 상기 두 선택신호(S0, S1)의 조합으로 4개의 상태가 존재한다. 상기 멀티플렉서(5)는 상기 두 선택신호(S0, S1)의 조합으로 인한 각 상태에서 4개의 입력 중 하나를 선택하며, 이러한 선택동작에 의해 리드 클럭신호(RCLK)의 1펄스 동안 4개의 데이타를 출력할 수 있다. 도3을 참조하면, 두 선택신호(S0, S1)의 조합 중 (0, 1) 상태에서 데이타(D1)가 선택되며, (1, 1) 상태에서 데이타(D2)가 선택되며, (0, 0) 상태에서 데이타(D3)가 선택되며, (1, 0) 상태에서 데이타(D4)가 선택된다. 상기 선택동작에 의해 순서대로 데이타가 합성될 수 있으며, 최종 출력 데이타(Dout)는 입력 데이타와 마찬가지의 주파수를 가진다.
상기 설명된 메모리 장치는 액정 표시 장치에서 색신호의 데이타를 일시 저장하였다가 구동회로에 제공할 때 사용된다.
전술한 바와 같이, 이 발명에 따른 메모리 장치는 입력 데이타를 4분주하여 저장하였다가, 저장된 4분주 데이타를 소정의 선택수단을 이용하여 원래의 주파수를 가지는 데이타 신호로 변환할 수 있다. 이에 따라, 고속으로 동작하는 메모리를 사용하지 않고 고주파의 데이타를 저장할 수 있다.
비록 이 발명은 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 청구의 범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.

Claims (4)

  1. 입력데이타를 4분주시키고, 각 4분주 데이타를 4개의 신호선에 할당하여 출력시키는 데이타 4분주 회로, 상기 4분주 데이타와 동기인 라이트 클럭신호와 라이트 인에이블 신호를 생성하며, 상기 라이트 인에이블 신호는 순차적인 액티브 구간을 가지도록 하는 메모리 입력 제어회로, 상기 4분주 데이타와 동기인 리드 클럭신호와 리드 인에이블 신호를 생성하는 메모리 출력 제어회로, 4개로 분할된 메모리 영역을 가지며, 데이타를 라이트할 때에는 상기 4분주 데이타를 상기 라이트 클럭신호와 라이트 인에이블 신호에 따라 상기 각 메모리 영역에 순차적으로 저장하며, 데이타를 리드할 때에는 상기 리드 클럭신호와 리드 인에이블 신호에 따라 상기 각 메모리 영역으로부터 동시에 데이타를 출력시키는 메모리 블럭 및 상기 입력데이타의 2분주 신호 및 4분주 신호에 각각 동기인 두 개의 선택신호를 입력받으며, 상기 두 선택신호의 조합으로 만들어지는 각 상태에서 상기 메모리 블럭의 4개의 영역에서 출력되는 데이타를 순차적으로 선택하여 출력데이타를 생성하는 멀티플렉서를 포함하는, 액정 표시 장치의 4분주 데이타를 위한 메모리 장치.
  2. 제1항에 있어서, 상기 라이트 인에이블 신호는 4개의 신호이며, 상기 액티브 구간은 상기 각 라이트 인에이블 신호에서 순차적으로 나타나는, 액정 표시 장치의 4분주 데이타를 위한 메모리 장치.
  3. 제2항에 있어서, 상기한 메모리 블럭은, 4개의 메모리로 구성되며, 각 메모리에는 상기 4개의 라이트 인에이블 신호가 하나씩 입력되고, 상기 라이트 클럭신호, 리드 클럭신호 및 리드 인에이블 신호는 상기 각 메모리에 공통으로 입력되며, 각 메모리는 데이타 입력단자와 데이타 출력단자를 가지는, 액정 표시 장치의 4분주 데이타를 위한 메모리 장치.
  4. 제3항에 있어서, 상기한 두 선택신호에 의해 만들어지는 4개의 조합은 상기 입력데이타의 4분주 신호의 1펄스 동안 상기 멀티플렉서가 상기 4개의 메모리로부터의 데이타를 순차적으로 선택하도록 배열되는, 액정 표시 장치의 4분주 데이타를 위한 메모리 장치.
KR1019960078666A 1996-12-31 1996-12-31 액정 표시 장치의 4분주 데이타를 위한 메모리 장치 KR100206580B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960078666A KR100206580B1 (ko) 1996-12-31 1996-12-31 액정 표시 장치의 4분주 데이타를 위한 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960078666A KR100206580B1 (ko) 1996-12-31 1996-12-31 액정 표시 장치의 4분주 데이타를 위한 메모리 장치

Publications (2)

Publication Number Publication Date
KR19980059328A true KR19980059328A (ko) 1998-10-07
KR100206580B1 KR100206580B1 (ko) 1999-07-01

Family

ID=19492942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960078666A KR100206580B1 (ko) 1996-12-31 1996-12-31 액정 표시 장치의 4분주 데이타를 위한 메모리 장치

Country Status (1)

Country Link
KR (1) KR100206580B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698241B1 (ko) * 2000-12-29 2007-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법

Also Published As

Publication number Publication date
KR100206580B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
USRE42656E1 (en) Method and apparatus for scaling up and down a video image
KR100236333B1 (ko) 액정표시장치의 데이터 구동 장치 및 구동 방법
US5247612A (en) Pixel display apparatus and method using a first-in, first-out buffer
KR960035628A (ko) 메모리 인터페이스 회로 및 액세스 방법
KR970073058A (ko) 비디오신호 변환장치 및 그 장치를 구비한 표시장치(a video signal conversion device and a display device having the same)
KR950003981B1 (ko) 플랫 디스플레이용 표시 제어 장치
EP0525986B1 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
KR960003396B1 (ko) 모니터 제어회로
US5736972A (en) Liquid crystal display apparatus capable of displaying a complete picture in response to an insufficient video signal
US5339160A (en) Character display device for synchronizing operation of video ram to operation of CPU
JPH05297827A (ja) 液晶表示装置
US6236392B1 (en) Display control circuit
KR100206580B1 (ko) 액정 표시 장치의 4분주 데이타를 위한 메모리 장치
JPS6016634B2 (ja) デイスプレイ装置における図形発生方式
US6943783B1 (en) LCD controller which supports a no-scaling image without a frame buffer
KR100492951B1 (ko) 에이씨 피디피 구동장치의 데이터 정렬회로
US4707690A (en) Video display control method and apparatus having video data storage
US6339452B1 (en) Image display device and image displaying method
KR0138935B1 (ko) 씨알티및 엘씨디를동시에제어하기위한 이중패널이중드라이브그래픽제어장치
US7006713B1 (en) Image-processing apparatus and image-displaying apparatus
JPH1069253A (ja) 液晶表示装置
JPH0443594B2 (ko)
JPH09130710A (ja) 液晶表示映像信号生成装置
KR100594197B1 (ko) 문자형 액정구동장치
KR100256498B1 (ko) 피디피 텔레비전의 동적램 인터페이스 장치에 있어서 프레임버퍼 제어장치.

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080328

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee