KR19980053396A - 반도체 제조방법 - Google Patents
반도체 제조방법 Download PDFInfo
- Publication number
- KR19980053396A KR19980053396A KR1019960072495A KR19960072495A KR19980053396A KR 19980053396 A KR19980053396 A KR 19980053396A KR 1019960072495 A KR1019960072495 A KR 1019960072495A KR 19960072495 A KR19960072495 A KR 19960072495A KR 19980053396 A KR19980053396 A KR 19980053396A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- exposure
- semiconductor manufacturing
- heated
- alignment
- Prior art date
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명의 반도체 제조방법은 감광막이 도포된 웨이퍼에 소프트베이킹 공정을 실시하는 단계와, 소프트베이킹 공정으로 가열된 웨이퍼를 냉각시키는 단계와, 냉각된 웨이퍼에 정렬 및 노광을 실시히는 단계를 거쳐서 소프트베이킹 공정으로 가열된 웨이퍼를 상온으로 냉각시킨 후, 상온으로 충분히 냉각된 웨이퍼에 정렬 및 노광공정을 실시한다.
Description
제 1도는 종래의 반도체 제조방법을 도시한 도면이고,
제 2도와 제 3도는 본 발명의 반도체 제조방법 및 그 실시예를 도시한 도면이도,
제 4도와 제 5도는 90℃와 140℃의 온도범위에서 각각 소프트베이크한 후 냉각시간에 따른 웨이퍼와 샷의 증감분을 비교한 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
10,20,30 : 트랙장치11,21,31 : 노광장치.
본 발명은 반도체 제조방법에 관한 것으로, 특히 반도체 제조공정인 포토공정에서 감광제(PHOTORESIST) 도포와 소프트베이크(SOFT BAKE)를 실시한 웨이퍼에 노광공정을 실시하기 이전단계로, 소프트베이크 후 가열된 웨이퍼를 효과적으로 냉각시키기에 적당한 반도체 제조방법에 관한 것이다.
포토공정이 진행되는 반도체 제조장치는 감광제 도포, 베이크, 현상공정이 진행되는 트랙장치와 감광막이 도포된 웨이퍼 정렬 및 노광공정이 진행되는 노광장치로 구성되며, 감광제 도포, 노광, 현상이 연속적으로 시행되도록 연결되어(IN-LINE) 사용된다.
제 1도는 종래의 반도체 제조방법을 도시한 도면으로, 첨부된 도면을 참조하여 설명하겠다.
종래의 포토공정이 진행되는 반도체 제조장비는 제 1도를 참조하면, 웨이퍼 상에 감광막 도포, 소프트베이킹(SOFT BAKING), 현상공정이 실시되는 트랙장치(10)와 트랙장비에서 감광막이 도포되어 소프트베이킹된 웨이퍼가 이송되어 정렬 및 노광공정이 실시되는 노광장치로 구성된다.
상기와 같은 구성을 갖는 종래의 반도체 제조장비 내에서 포토공정이 진행되는 반도체 제조과정을 살펴보면 다음과 같다.
우선, 웨이퍼 상에 밀착향상제를 도포하는데, 이는 SiO₂막 위에의 밀착성이 충분치 않고, 현상 이후의 과정에서 표면으로부터 박리되어서 패턴가공을 할 수 없게 되는 경우 감광막 도포 이전에 SiO₂표면에 밀착향상제를 바르면 유효한 효과를 얻을 수 있다.
이어서 밀착향상제가 도포된 웨이퍼를 냉각시킨 후, 감광막을 도포한다.
이때, 웨이퍼 상에 감광막 도포에는 스핀코트, 스프레이코트, 딥코트 등의 방법이 있는데, 이 중 웨이퍼를 진공으로 척해서 고속회전시키면서 도포하는 스핀코트가 안정성, 균일성의 점에서 가장 일반적이다.
그리고 감광막이 도포된 웨이퍼는 오븐에서 소프트베이킹 공정이 진행되는데, 이는 감광막 성분 중 유기용제를 휘발시키기 위한 공정으로 약 80℃∼140℃ 전후의 비교적 저온에서 진행되기 때문에 소프트베이크라고 한다.
이러한 소프트베이크는 시간이나 온도의 팩터가 화학변화를 촉진시키기 때문에 감광막의 감도에 영향을 준다.
이어서 소프트베이킹 공정이 진행된 웨이퍼는 노광장치로 이송된 후, (감광막을 도포된) 웨이퍼 위에 마스크를 올려 놓고, 자외선을 조사하여 패턴을 인화시키는 마스크정렬 및 노광공정이 진행된다. 그리고 웨이퍼 상에 노광공정이 완료된 후, 다시 트랙장치로 옮겨와 현상공정이 실시된다.
이때, 현상은 웨이퍼 상의 노광부위와 비노광부위의 용해도차를 이용해서 패턴을 얻으려는 것으로, 현상방법으로는 침지(沈漬)에 의한 것이 있고 스프레이에 의한 것이 있으며, 보통 스프레이 방식으로 인라인화한 장치가 일반적이다.
그리고 현상이 완료된 웨이퍼는 현상에 의해서 결정된 감광막패턴을 인화하기 위한 공정으로 하드베이킹(HARD BAKING)공정을 실시한다.
노광, 현상 후의 감광막패턴은 아직 증발하지 않은 유기성분이나 경화하지 않은 부분이 남아 있기 때문에 150∼200℃ 정도의 고온으로 열처리를 한다.
이 경우에는 웨이퍼와의 밀착성도 향상되고 내에칭성도 증대한다.
그러나 종래의 반도체 제조방법에서는 노광장치에서 웨이퍼 정렬시, 트랙장치 내에서 소프트베이크공정으로 가열된 웨이퍼가 제대로 냉각되지 않은 상태에서 노광장치로 옮겨져 노광이 진행되는 문제점이 발생된다.
즉, 소프트베이킹 공정 후, 가열된 웨이퍼는 충분히 상온으로 떨어지지 않아 팽창된 상태에서 노광장치 내에서 정렬을 하게 되고, 그에 따라 웨이퍼나 칩의 크기를 실제보다 크다고 판단하고 노광을 하게 된다.
노광장치 내로 옮겨진 웨이퍼는 보통 여러장이 한꺼번에 진행되기 때문에 첫 번째 웨이퍼와 마지막 웨이퍼와는 정렬까지 걸리는 시간이 상당히 차이가 나는데, 여기에서 첫 번째 웨이퍼는 정렬하는 데 걸리는 대기시간이 없지만 나머지 웨이퍼는 대기시간을 갖는다. 따라서 웨이퍼마다 정렬도가 다른 경향이 있다.
또한, 웨이퍼가 노광척 위에 안착된 후, 정렬을 먼저 하고 계산을 한 후, 한샷씩 약 1∼2 분에 걸쳐서 노광을 하게 되는 데, 정렬시의 웨이퍼 온도와 노광 시의 웨이퍼 온도에는 상당한 차이가 발생되어 샷마다 다른 정렬도를 보인다.
본 발명은 이러한 문제점을 해결하고자 안출된 것으로, 소프트베이킹 공정으로 인하여 가열된 웨이퍼를 효과적으로 상온으로 냉각시킨 후, 정렬 및 노광을 하도록 한 반도체 제조방법을 목적으로 한다.
상기의 목적을 달성하고자 본 발명의 반도체 제조방법으로는 우선, 감광막이 도포된 웨이퍼에 소프트베이킹 공정을 실시하는 단계와, 소프트베이킹 공정으로 가열된 웨이퍼를 냉각시키는 단계와, 냉각된 웨이퍼에 정렬 및 노광을 실시하는 단계를 거쳐서 소프트베이킹 공정으로 가열된 웨이퍼를 상온으로 냉각시킨 후, 상온으로 충분히 냉각된 웨이퍼에 정렬 및 노광공정을 실시한다.
제 2도는 본 발명의 반도체 제조방법을 설명하기 위하여 각각의 과정을 도시한 도면이고, 제 3도는 본 발명의 다른 실시예를 도시한 도면이고, 제 4도와 제 5도는 90℃와 140℃의 온도범위에서 각각 소프트베이크한 후 냉각시간에 따른 웨이퍼와 샷의 증감분을 비교한 도면으로, 이하 첨부된 도면을 참조하여 설명하겠다.
포토공정이 진행되는 반도체 제조장비는 제 2도와 같이, 포토공정에서 감광제를 도포, 소프트베이크, 현상공정이 실시되는 트랙장치(20)와, 감광막이 도포된 웨이퍼의 정렬과 노광공정이 진행되는 노강장치(21)와, 가열된 웨이퍼를 냉각시키는 냉각수단으로 구성되며, 감광제도포, 노광, 현상이 연속적으로 시행되도록 연결되어(IN-LINE) 사용된다.
이때, 냉각수단으로는 트랙장치에 냉각팬을 설치하여서 소프트베이킹 공정으로 가열된 웨이퍼를 상온으로 충분히 냉각시키는 냉각과정을 거친 후, 노광장치로 옮겨 웨이퍼 정렬 및 노광공정을 진행하도록 한다.
상기와 같은 구성을 갖는 트랙 및 노광장비에서 포토공정이 진행되는 반도체 제조방법을 살펴보면 다음과 같다.
우선, 웨이퍼는 트랙장치(20)로 이송되어, 웨이퍼 상에 밀착향상제를 도포시킨 후, 감광막을 도포한다.
그리고 감광막이 도포된 웨이퍼는 오븐에서 소프트베이킹 공정이 진행되는데, 이는 감광막 성분 중 유기용제를 휘발시키기 위한 공정으로 약 80℃∼140℃ 전후의 비교적 저온에서 진행된다.
이어서 소프트베이킹 공정으로 가열되어 팽창된 웨이퍼를 냉각팬을 이용하여 상온으로 냉각시킨다.
이때, 가열된 웨이퍼를 냉각시키는 시간은 30 초 이상 60초 이하로 한다.
그리고 상온으로 냉각된 웨이퍼는 노광장치(20)로 이송된 후, (감광막을 도포된) 웨이퍼 위에 마스크를 올려 놓고, 자외선을 조사하여 패턴을 인화시키는 마스크정렬 및 노광공정이 진행된다. 그리고 웨이퍼 상에 노광공정이 완료된 후, 다시 트랙장치로 옮겨와 현상공정이 실시된다.
이어서 현상이 완료된 웨이퍼는 현상에 의해서 결정된 감광막패턴을 인화하기 위한 공정으로 하드베이킹(HARD BAKING)공정을 실시한다.
본 발명의 다른 실시예로, 제 3도와 같이, 노광장치(31)에 별도의 냉각팬을 설치하여 가열된 웨이퍼를 한 번 더 냉각시킨다.
즉, 트랙장치(30)에서 도포향상제 및 감광막을 순차적으로 도포시킨 후, 감광막의 유기성분을 제거하기 위하여 소프트베이킹 공정을 실시하며, 소프트베이킹 공정으로 가열된 웨이퍼를 냉각팬으로 냉각시킨다.
이어서 냉각된 웨이퍼를 노광장치로 옮기어 다시 한 번 냉각팬으로 냉각시킨 후, 웨이퍼 정렬 및 노광공정을 진행시킨다.
다음은 제 4도와 제 5도를 참조하여 소프트베이킹 공정으로 가열된 웨이퍼를 냉각팬으로 냉각시키는 시간에 따른 웨이퍼 및 샷의 증감정도를 살펴보겠다.
소프트베이크공정으로 가열된 웨이퍼를 5초간 냉각시켰을 경우, 팽창된 웨이퍼는 실제보다 약 4 ppm 정도 웨이퍼증감분과 샷증감분을 유발한다.
이 수치는 22×22 mm 샷을 기준으로, 한샷에서 약 0.08㎛ 정도의 오차를 유발하여, 웨이퍼 증감분의 경우 8인치(inch) 웨이퍼를 기준으로 했을 경우 무려 0.60㎛ 의 오차를 유발한다.
참고로 상온의 웨이퍼 정렬도 spec은 0.10㎛ 이하이다.
제 4도와 같이, 90℃에서 소프트베이킹공정을 거친 경우 약 30초 이상이면 상온으로 냉각된다. 따라서 팽창된 웨이퍼는 원상태의 크기로 어느정도 복귀됨을 알 수 있다.
제 5도와 같이, 140℃에서 소프트베이크공정을 거친 경우 약 45초 냉각하면 팽창된 웨이퍼가 원상태의 크기로 어느 정도 복귀됨을 할 수 있다.
따라서 가열된 웨이퍼를 30초 이상 60 초 이하의 시간동안 냉각시키는 것이 가장 효과적임을 알 수 있다.
본 발명의 반도체 제조방법에서는 가열되어 온도가 상승됨으로써 그 부피가 팽창된 웨이퍼를 상온으로 충분히 냉각시킨 후, 정렬 및 노광공정을 실시하므로, 노광정렬도의 문제를 해결하여 웨이퍼에서 웨이퍼 또는 샷에서 샷 노광정렬도의 개선을 이룰 수 있따.
즉, 온도가 높아지면 웨이퍼가 팽창하여 웨이퍼 증감분과 샷증감분이 증가하게 되는데, 본 발명의 반도체 제조방법에서는 가열된 웨이퍼를 30 초에서 60초 동안 충분히 냉각시키는 과정을 둠에 따라 웨이퍼증감분과 샷증감분으로 인한 정렬도 오차발생을 최소화할 수 있다.
Claims (3)
- 감광막이 도포된 웨이퍼에 소프트베이킹고정을 실시하는 단계와,상기 소프트베이킹 공정으로 가열된 상기 웨이퍼를 냉각시키는 단계와,상기 냉각된 웨이퍼에 정렬 및 노광을 실시하는 단계를 포함하여 이루어지는 반도체 제조방법.
- 제 1 항에 있어서,상기 가열된 웨이퍼를 상온으로 30초∼60초 냉각시키는 것을 특징으로 하는 반도체 제조방법.
- 제 1항에 있어서,상기 정렬 및 노광을 실시하기 이전에 상기 웨이퍼를 다시 냉각하는 단계를 더 포함하는 것이 특징인 반도체 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960072495A KR19980053396A (ko) | 1996-12-26 | 1996-12-26 | 반도체 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960072495A KR19980053396A (ko) | 1996-12-26 | 1996-12-26 | 반도체 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980053396A true KR19980053396A (ko) | 1998-09-25 |
Family
ID=66381837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960072495A KR19980053396A (ko) | 1996-12-26 | 1996-12-26 | 반도체 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980053396A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100309906B1 (ko) * | 1998-10-29 | 2001-11-30 | 박종섭 | 포토레지스트의 건식 내에칭성 향상방법 |
KR100618108B1 (ko) * | 1999-06-11 | 2006-08-30 | 동경 엘렉트론 주식회사 | 기판처리장치 |
-
1996
- 1996-12-26 KR KR1019960072495A patent/KR19980053396A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100309906B1 (ko) * | 1998-10-29 | 2001-11-30 | 박종섭 | 포토레지스트의 건식 내에칭성 향상방법 |
KR100618108B1 (ko) * | 1999-06-11 | 2006-08-30 | 동경 엘렉트론 주식회사 | 기판처리장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960010727B1 (ko) | 반도체 제조용 포토레지스트 제거방법 | |
US6240874B1 (en) | Integrated edge exposure and hot/cool plate for a wafer track system | |
US6210846B1 (en) | Exposure during rework for enhanced resist removal | |
US6087076A (en) | Method of manufacturing semiconductor devices by performing coating, heating, exposing and developing in a low-oxygen or oxygen free controlled environment | |
JPH097924A (ja) | 半導体装置の製造装置及び半導体装置の製造方法 | |
US6768538B2 (en) | Photolithography system to increase overlay accuracy | |
KR19980053396A (ko) | 반도체 제조방법 | |
US6162591A (en) | Photolithography process with gas-phase pretreatment | |
JPH07142356A (ja) | レジスト・パターン形成方法およびこれに用いるレジスト・パターン形成システム | |
US10768532B2 (en) | Co-optimization of lithographic and etching processes with complementary post exposure bake by laser annealing | |
US7268853B2 (en) | Exposing systems providing post exposure baking and related methods | |
JP2000100689A (ja) | 気相前処理を用いる光リソグラフィー法 | |
KR100883808B1 (ko) | 듀얼 포토레지스트층을 통한 선택적 이미지화 방법 | |
KR100286348B1 (ko) | 반도체 포토공정의 노광방법 | |
KR20040098435A (ko) | 웨이퍼 베이킹 공정 불량을 방지하는 스피너설비 및 그스피너설비에서 패턴형방법 | |
JP2000031001A (ja) | 半導体素子の製造装備、これを利用した半導体素子のパタ―ン形成方法及びこれを適用した半導体素子製造用フォトレジスト | |
KR20060109128A (ko) | 회전하는 플레이트를 갖춘 베이크 장비 | |
KR100215899B1 (ko) | 반도체 소자의 콘택 형성방법 | |
JP4121770B2 (ja) | フォトマスク製造用べーキング装置 | |
KR100269616B1 (ko) | 레지스트패턴형성방법 | |
JPH06283411A (ja) | 半導体基板の処理方法及び半導体装置の処理装置 | |
KR20070051008A (ko) | 포토레지스트 패턴 형성 방법 | |
KR19980020620A (ko) | 반도체소자 제조장치 및 이를 이용한 반도체 소자 제조방법 | |
KR100497197B1 (ko) | 반도체 웨이퍼의 노광방법 | |
JPS6222431A (ja) | レジストパタ−ン形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |