KR100309906B1 - 포토레지스트의 건식 내에칭성 향상방법 - Google Patents

포토레지스트의 건식 내에칭성 향상방법 Download PDF

Info

Publication number
KR100309906B1
KR100309906B1 KR1019980045831A KR19980045831A KR100309906B1 KR 100309906 B1 KR100309906 B1 KR 100309906B1 KR 1019980045831 A KR1019980045831 A KR 1019980045831A KR 19980045831 A KR19980045831 A KR 19980045831A KR 100309906 B1 KR100309906 B1 KR 100309906B1
Authority
KR
South Korea
Prior art keywords
photoresist
dry etching
cooling
etching resistance
rate
Prior art date
Application number
KR1019980045831A
Other languages
English (en)
Other versions
KR20000027803A (ko
Inventor
김명수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980045831A priority Critical patent/KR100309906B1/ko
Publication of KR20000027803A publication Critical patent/KR20000027803A/ko
Application granted granted Critical
Publication of KR100309906B1 publication Critical patent/KR100309906B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G03F7/0381—Macromolecular compounds which are rendered insoluble or differentially wettable using a combination of a phenolic resin and a polyoxyethylene resin
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G03F7/0385—Macromolecular compounds which are rendered insoluble or differentially wettable using epoxidised novolak resin

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 포토레지스트의 건식내에칭성 향상방법에 관한 것으로서, 포토레지스트의 코팅, 베이크 후 웨이퍼를 서행 냉각 시킴으로써 포토레지스트의 건식 에칭 내성을 증가시킬 수 있는데 이와 같은 방식을 이용하여 형성된 미세 패턴은 균일한 CD을 얻을 수 있으며 점차 얇아지는 포토레지스트에 대하여 그에 상응하는 건식 에칭 내성을 부여함으로써 향후 1G, 4G, DRAM의 반도체 제조 공정을 안정화시켜 소자의 고집적화에 유리하고, 공정여유도가 증가되어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.

Description

포토레지스트의 건식 내에칭성 향상방법
본 발명은 포토레지스트의 건식내에칭성 향상방법에 관한 것으로서, 특히 포토레지스트 코팅 후 진행되는 베이크 공정후의 냉각 공정을 서행 진행하여 포토레지스트의 수지의 체인이 결정 방향으로 재배열되도록하여 건식식각에 대한 내에칭성을 종래 급속 냉각에 의한 비정질 상태에서 보다 향상시켜 CD를 균일하게 하고, 포토레지스트의 도포 두께를 감소시킬 수 있어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 포토레지스트의 건식내에칭성 향상방법에 관한 것이다.
최근, 반도체 장치는 적은 면적에 많은 회로소자들을 수용하여 좀 더 많은 정보를 처리 및 저장할 수 있도록 고집적화되고 있다. 상기 반도체장치의 고집적화는 회로소자 및 상기 회로소자들을 접속시키기 위한 배선들을 되도록 좁은 영역에 정확하게 형성하는가에 좌우되며, 이러한 회로소자들 및 배선들 등을 정밀하게 형성하기 위해서는 식각 공정에서 식각장벽으로 이용되는 포토레지스트패턴을 미세하게 형성하여야 한다.
상기 포토레지스트패턴은, 통상적으로 포토레지스트의 도포, 노광, 및 현상의 공정에 의하여 형성된다. 상기 노광공정은 노광마스크에 의하여 투과되는 빛이 선택적으로 노출되어 포토레지스트의 표면에 광을 조사하는 사진 전사 장치 또는 축소 노광 장치(Step and Repeat; 이하 "스테퍼" 라 함)에 의하여 수행된다. 상기 스테퍼는 상기 포토레지스트패턴를 미세하게 구분하는 중요한 요소가 되며, 상기 스테퍼가 얼마 만큼 미세하게 형성할 수 있는가의 척도를 스테퍼의 분해능 이라 한다. 상기 스테퍼의 분해능 R은
R = k×λ/NA
으로 표현되며, 여기서 k는 공정 상수,λ는 광원의 광파장 그리고 NA(Numarical Aperture)는 스테퍼에서 랜즈를 통과하는 빛의 구경에 관계되는 상수 이다. 상기 식에서 나타난 광의 파장, 랜즈 구경 및 공정 상수은 일정 한계 이하로 조절될 수 없으며, 이로 인하여 상기 스테퍼의 분해능은 일정 한계 이하의 값을 가질수 없다. 예를들어, 파장이 각각 436,365 및 248nm인 G-라인, i-라인 및 엑시머 레이저를 광원으로하는 스테퍼의 광 분해능으로는 약 0.5, 0.35 또는 0.2μm 정도 크기의 패턴 형성이 한계이다.
그리고 상기 노광마스크는 상기 스테퍼의 광분해능 보다 큰 이격 거리에 배열된 광차단패턴들을 구비하여야 한다. 이는 상기 광차단패턴들간의 거리(스페이스)가 작은 사이즈인 경우 광의 회절에 의하여 포토레지스트의 표면에 원하는 영역 보다 더 크게 노광되어 콘트라스트를 저하시키기 때문이다. 이로 인하여, 종래의 미세패턴 형성방법은 i라인(λ=365㎚) 스테퍼로 0.3 ㎛ 이하의 미세한 패턴을 형성할 수 없고 1 GDRAM(Giga Dynamic Random Access Memory) 이상의 집적도를 갖는 반도체 장치의 개발을 곤란하게 하였다.
따라서 장비의 개발 뿐만 아니라 포토레지스트 자체의 개발도 병행되고 있다.
일반적으로 포토레지스트는 우수한 에칭 내성과 내열성 및 접착성이 요구되며, 그 외에도 KrF나 ArF 포토레지스트으로 사용되는 포토레지스트는 2.38 % 테트라메틸암모늄하이드록사이드(TMAH) 수용액에 현상가능하여야 하나, 상기의 모든 성질을 만족하는 중합체를 합성하기는 매우 어렵다.
예를들어, 주쇄가 폴리(아크릴레이트)계인 수지는 그 합성은 쉬우나 에칭내성의 확보 및 현상 공정에 문제가 있다.
또한 반도체 제조 공정중 193nm 리소그래피 공정에서 초 미세 패턴을 형성한 후 피식각층을 건식 에칭하여야 하는데 이때 포토레지스트의 내에칭성을 증가시키면 포토레지스트의 도포 두께를 얇게 할 수 있어 노광 공정시의 공정여유도가 증가되어 에칭 공정시에 보다 안정된 공정을 실시할 수 있다.
반도체 제조의 193nm ArF 공정으로 0.13㎛ 이하의 고해상도를 얻기위해서는 높은 투과도가 요구되는데, KrF용 포토레지스트로 사용되는 노보락계 수지는 193nm에서 높은 흡광도를 보이기 때문에 이들 노보락계의 수지는 ArF 리소그래피 공정에서 사용할 수 없고, 높은 투과도를 보이는 아크릴레이트 계통의 지방족 수지들이 연구되어왔다. 그러나 이들 지방족 수지들은 고밀도 플라즈마를 사용하는 건식 에칭에 대하여 에칭 내성이 떨어지는데, 이를 보완하기 위하여 분자구조 설계시 방향족 링을 함유하지 않는 노르보넨계 또는 아다맨탄계와 같은 아릴싸이클릭계의 폴리머가 도입되었다. 여기서 방향족계 분자들은 ArF 레이저에 노광시 흡광도가 높기 때문에 ArF용 포토레지스트로 도입하지 못한다.
더욱이 고밀도 프라즈마 에칭시에는 포토레지스트의 높은 종횡비(aspect ratio)와 높은 선택비가 요구되어 포토레지스트의 분자구조 설계시에 에칭 내성이 강한 분자를 도입하여 이를 보완할 수 있으나, 이러한 방법은 에칭 내성 향상에 한계가 있으며, 신규한 물질의 사용을 위해서는 많은 연구가 진행되어야하므로 비용이 증가되는 문제점이 있다.
도 1a 내지 도 1c는 일반적인 포토리소그래피 공정을 설명하기 위한 공정도이다.
먼저, 반도체기판(10)상에 피식각층(12)을 실리콘층이나 금속층등의 도전층이나 질화막, 산화막 또는 비.피.에스.지(Boro Phosphor Silicate Glass; 이하 BPSG라 칭함)등의 절연막으로 형성하고, 상기 피tlr각층(12)상에 포토레지스트 패턴(14)을 형성하고, (도 1a 참조), 상기 포토레지스트 패턴(14)을 건식 에칭시 장벽층으로 사용하여 노출되어있는 피식각층(12)을 식각하여 피식각층(12) 패턴을 형성하게된다. (도 1b 및 도 1c 참조).
상기와 같은 종래 기술에 따른 반도체소자의 미세패턴 형성 공정에서는 상기 포토레지스트 패턴이 높은 내에칭성을 가지면, 포토레지스트 패턴이 피식각층 식각후에까지 남아있게 되어 보다 안정된 건식 에칭 공정을 확보할 수 있다.
그러나 실제 공정에서 포토레지스트에 따라 기판 에칭시 포토레지스트가 쉽게 에칭되는 현상이 일어나서 피식각층 에칭에 대한 적절한 에칭 선택비를 얻을 수 없어 불량 발생의 원인이되고, 초 미세 패턴의 해상력 증가와 임계크기(critical Dimension; CD)의 균일성을 얻기 위하여 점차로 포토레지스트를 얇은 두께로 형성하여 미세패턴을 형성하는 추세에서는 포토레지스트의 더욱 높은 에칭 내성이 요구되고 있으나, 이는 포토레지스트 자체의 성질로 조절하기에는 한계가 있어 소자의 고집적화를 방해하는 문제점이 있다.
상기에서 포토레지스트는 도포후에 실시하는 소프트 베이크(soft bake)와 노광후에 실시하는 포스트 노광베이크(post exposure bake; 이하 PEB라 칭함)를 거쳐 현상하여 포토레지스트 패턴을 형성하게 되는데, 종래에는 PEB 공정이 끝난 후 웨이퍼를 냉각시키기 위하여 베이크 챔버에서 웨이퍼의 베이크 후 이동 암(Arm)에 의하여 즉각적으로 정해진 낮은 온도로 이동이 되어 빠르게 냉각 된다.
여기서 상기의 PEB 온도는 포토레지스트의 유리전이 온도(Tg ; Glass Transistion Temperature) 이상 또는 이 온도 근처에서 이루어지게 되는데 PEB 공정시 포토레지스트의 고분자체인(Chain)들은 비정질(Amorphous)에 가까운 상태로 있게되고, 종래 웨이퍼를 PEB 후에 즉각적으로 정해진 낮은 온도의 챔버에서 냉각 하는 급속냉각 방법에서는 상기 비정질 상태의 폴리머 체인들이 냉각 후에도 실온 상태에서 대개 비정질에 가까운 상태로 유지된다.
따라서 본 발명자는 PEB 후 폴리머 체인들이 서서히 냉각 됨으로써 비정질 상태의 폴리머 체인들이 결정 방향으로 배열하게 되어 폴리머 체인들이 결정성을 갖게되는 성질이 있고, 이러한 결정성을 가진 폴리머 체인은 비정질의 상태로 나열된 폴리머 체인에 비해 에칭 내성이 증가되어 에칭에 의한 자체 식각 속도가 작아지는 특성을 발견하게 되었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 노광 후 실시하는 베이크 공정후에 기판의 현상을 위한 냉각 공정시 냉각 속도를 상기 포토레지스트가 화학 반응하여 서로 결합하기에 충분한 시간이 되도록 냉각속도를 늦추어 주어 현상후에 형성되는 포토레지스트 패턴의 내에칭성을 향상시켜, 얇은 두께의 포토레지스트로도 피식각층의 식각에 충분한 선택비를 가지도록하여 임계크기의 균일성을 향상시켜 소자의 고집적화에 유리하고 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 포토레지스트의 건식내에칭성 향상방법을 제공함에 있다.
도 1a 내지 도 1c는 일반적인 포토레지스트를 이용한 식각 공정도.
도 2는 기판상에 포토레지스트가 도포된 상태의 단면도.
도 3은 도2의 기판을 서행 냉각하여 건식 식각한 상태의 단면도.
도 4는 도2의 기판을 급속 냉각하여 건식 식각한 상태의 단면도.
<도면의 주요부분에 대한 부호 설명>
10 : 반도체기판 12 : 피식각층
14 : 포토레지스트 패턴 20 : 실리콘 웨이퍼
22 : Plasma 305U 포토레지스트
상기와 같은 목적을 달성하기 위한 본 발명에 따른 포토레지스트의 건식내에칭성 향상방법은,
피식각층상에 포토레지스트를 도포하는 공정과,
상기 포토레지스트를 선택 노광하는 공정과,
상기 포토레지스트를 PEB하는 공정과,
상기 포토레지스트를 실온으로 냉각하되, 냉각 속도가 상기 포토레지스트의 분자간 결합을 하는데 필요한 시간을 가질 수 있는 속도로 실시하는 공정과,
상기 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 공정과,
상기 포토레지스트 패턴에 의해 노출되어있는 피식각층을 건식식각하여 피식각층 패턴을 형성하는 공정을 구비함에 있다.
이하, 본 발명에 따른 포토레지스트의 건식내에칭성 향상방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.
먼저, 도 1a 내지 도 1c에서 살펴본 바와 같이, 반도체기판(10)에 도포된 피식각층(12)상에 포토레지스트를 0.3∼1.5㎛ 정도의 두께로 형성하고, 포토레지스트 패턴을 이용하되, 소프트 베이크나 PEB 후에 낮은 온도, 예를들어 20∼40℃ 정도의 온도로 냉각할 때, 0.1∼20℃/min로 서행 냉각 속도를 달리하여 실험하여 본 바, 웨이퍼를 리소그래피 공정에서 베이크 후 냉각 공정을 가능한 한 느린 속도로 진행시키면 빠른 냉각 에 비해 증가된 에칭 내성을 얻을 수 있었다. 이는 서행 냉각 방식에 의하여 에칭 속도에 영향을 받는 포토레지스트는 포토레지스트의 Tg와 코팅 후 베이크 온도와의 차이가 많이 나는 경우, 예를들어 10℃ 이상 나는 경우에 더욱 민감하였다. 즉 온도차이가 많이 날수록 더욱 서서히 냉각 시킨다면 더욱 증가된 에칭 내성의 결과를 얻을 수 있다.
또한 느린 냉각 시에는 베이크시 유발되는 포토레지스트의 흐름을 최소화함으로써 형성된 초 미세 패턴의 균일한 critical Dimension(CD)를 얻을 수 있었다.
이에 비해 느린 냉각 시킴으로써 베이크 후 비정질 상태로 있던 폴리머 체인들이 결정방향으로 배열하게 되어 인위적으로 결정성을 갖게끔한다. 이처럼 웨이퍼를 리소그래피 공정에서 베이크 후 냉각 공정을 가능한 한 느린 속도로 진행시키면 빠른 냉각에 비해 증가된 포토레지스트의 건식 에칭내성을 얻을 수 있다. 이러한 서행 냉각 방식을 이행함으로써 기판 에칭시 포토레지스트의 피식각층에 대해 증가된 건식 에칭 선택비를 얻을 수 있다.
여기서 상기 피식각층은 다결정실리콘, 비정질실리콘, 기판등의 실리콘이거나, Al등의 금속층과 같은 도전층이나 질화막, 산화막 또는 BPSG등의 절연막이며,
포토레지스트는 노볼락계, 폴리비닐 페놀계, 폴리 하이드록시 스타이렌계, 노보넨계, 아다맨탄계의 중합체로서 KrF, ArF, EUV, E-빔 또는 X-선용 포토레지스트이고, 광산 발생제를 함유할 수 있으며, 건식 에칭용 가스는 일반적으로 사용되는 플루오린계, 염소계 산소계, 아르곤계 또는 이산화탄소계 등의 가스가 혼합되어 사용되고 있다.
본 발명자의 실험 결과에 따르면, Tg가 120℃인 노볼락계의 Plasma 305U 포토레지스트를 실리콘웨이퍼에 코팅하여 130℃에서 90초 동안 베이크 시킨 후 2000℃/min 의 속도로 급속 냉각 시킨 후, 풀루오르-탄소계의 혼합 플라즈마로 건식 에칭 시켰을 경우에 1300Å/min 의 에칭 속도를 얻었으나, 동일한 베이크 공정 후에 0.3℃/min 의 속도로 서행 냉각 후 풀루오르-탄소계의 혼합 플라즈마로 건식 에칭 시켰을 경우에 800Å/min의 에칭 속도를 얻었다. 이때 톱파워는 100∼200W이고, 버툼파워는 10∼50W의 조건으로 진행하되, 바람직하게는 각각 150W 및 25W에서 진행한다.
따라서 포토레지스트의 베이크 후 서행 냉각 방식이 급속 냉각 방식에 비하여 포토레지스트 건식 에칭 속도가 낮아 짐을 알수 있었다.
또한 다른 실험 결과에 따르면, Plasma 305U 포토레지스트(22)를 실리콘웨이퍼(20)에 코팅하고, (도 2 참조), 이를 170℃에서 베이크 시킨 후, 23℃로 0.3℃/min으로 속도로 서행 냉각시킨 시료와 8800℃/min 의 속도로 급속 냉각 시킨 시료를 각각 일반적인 산소 에칭가스인 Ar/CH3/O2로 동일 조건에서 건식 에칭 시켰을 경우에 각각 남아 있는 포토레지스트(22)의 두께가 각각 3900Å 및 2300Å 이었다. 이때의 톱파워는 100∼200W이고, 버툼파워는 10∼50W의 조건으로 진행하되, 바람직하게는 각각 125W 및 25W에서 진행한다. (도 3 및 도 4 참조).
이상에서 설명한 바와 같이, 본 발명에 따른 포토레지스트의 건식내에칭성 향상방법은 포토레지스트의 코팅, 베이크 후 웨이퍼를 서행 냉각 시킴으로써 포토레지스트의 건식 에칭 내성을 증가시킬 수 있는데 이와 같은 방식을 이용하여 형성된 미세 패턴은 균일한 CD을 얻을 수 있으며 점차 얇아지는 포토레지스트에 대하여 그에 상응하는 건식 에칭 내성을 부여함으로써 향후 1G, 4G, DRAM의 반도체 제조 공정을 안정화시켜 소자의 고집적화에 유리하고, 공정여유도가 증가되어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 이점이 잇다.

Claims (6)

  1. 피식각층상에 포토레지스트를 도포하는 공정과,
    상기 포토레지스트를 선택 노광하는 공정과,
    상기 포토레지스트를 포스터베이크하는 공정과,
    상기 포토레지스트를 실온으로 냉각하되, 냉각 속도가 상기 포토레지스트의 분자간 결합을 하는데 필요한 시간을 가질 수 있는 속도로 실시하는 공정과,
    상기 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 공정과,
    상기 포토레지스트 패턴에 의해 노출되어있는 피식각층을 건식식각하여 피식각층 패턴을 형성하는 공정을 구비하는 포토레지스트의 건식내에칭성 향상방법.
  2. 제 1 항에 있어서, 상기 피식각층은 다결정실리콘, 비정질실리콘, 기판등의 실리콘이거나, Al등의 금속층과 같은 도전층이나 질화막, 산화막 또는 BPSG등의 절연막으로 이루어지는 군에서 임의로 선택되는 하나의 물질로 형성하는 것을 특징으로하는 포토레지스트의 건식내에칭성 향상방법.,
  3. 제 1 항에 있어서, 상기 포토레지스트의 냉각 속도를 0.1∼20℃/min 으로 실시하는 것을 특징으로하는 포토레지스트의 건식내에칭성 향상방법.,
  4. 제 1 항에 있어서, 상기 포토레지스트의 Tg와 상기 포스터 베이크 온도가 10℃ 이상 차이 나는 것을 특징으로하는 포토레지스트의 건식내에칭성 향상방법.
  5. 제 1 항에 있어서, 상기 포토레지스트는 노볼락계, 폴리비닐 페놀계, 폴리 하이드록시 스타이렌계, 노보넨계 및 아다맨탄계 중 하나의 중합체이며, 상기 선택노광 공정은 KrF, ArF, EUV, E-빔 및 X-선 중 하나를 이용하여 수행되는 것을 특징으로하는 포토레지스트의 건식내에칭성 향상방법.
  6. 제 1 항에 있어서, 상기 선택 노광 공정전에 소프트 베이크 공정을 실시하고, 이어서 냉각 공정을 0.1∼20℃/min 속도로 실시하는 것을 특징으로하는 포토레지스트의 건식내에칭성 향상방법.
KR1019980045831A 1998-10-29 1998-10-29 포토레지스트의 건식 내에칭성 향상방법 KR100309906B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045831A KR100309906B1 (ko) 1998-10-29 1998-10-29 포토레지스트의 건식 내에칭성 향상방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045831A KR100309906B1 (ko) 1998-10-29 1998-10-29 포토레지스트의 건식 내에칭성 향상방법

Publications (2)

Publication Number Publication Date
KR20000027803A KR20000027803A (ko) 2000-05-15
KR100309906B1 true KR100309906B1 (ko) 2001-11-30

Family

ID=19556141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045831A KR100309906B1 (ko) 1998-10-29 1998-10-29 포토레지스트의 건식 내에칭성 향상방법

Country Status (1)

Country Link
KR (1) KR100309906B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102261233B1 (ko) 2018-10-31 2021-06-07 주식회사 엘지화학 광산발생기를 포함하는 중합체

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003412A (ko) * 1995-06-26 1997-01-28 김주용 반도체 소자의 미세패턴 형성방법
JPH0936094A (ja) * 1995-07-21 1997-02-07 Nissin Electric Co Ltd ドライエッチング装置
JPH1055951A (ja) * 1996-08-12 1998-02-24 Sony Corp ベーキング装置およびベーキング方法
JPH10247621A (ja) * 1997-03-05 1998-09-14 Tokyo Electron Ltd レジスト処理方法及びレジスト処理システム
KR19980053396A (ko) * 1996-12-26 1998-09-25 문정환 반도체 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003412A (ko) * 1995-06-26 1997-01-28 김주용 반도체 소자의 미세패턴 형성방법
JPH0936094A (ja) * 1995-07-21 1997-02-07 Nissin Electric Co Ltd ドライエッチング装置
JPH1055951A (ja) * 1996-08-12 1998-02-24 Sony Corp ベーキング装置およびベーキング方法
KR19980053396A (ko) * 1996-12-26 1998-09-25 문정환 반도체 제조방법
JPH10247621A (ja) * 1997-03-05 1998-09-14 Tokyo Electron Ltd レジスト処理方法及びレジスト処理システム

Also Published As

Publication number Publication date
KR20000027803A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
KR100479600B1 (ko) 콘택 형성 방법
US6869899B2 (en) Lateral-only photoresist trimming for sub-80 nm gate stack
US6630288B2 (en) Process for forming sub-lithographic photoresist features by modification of the photoresist surface
JP2004134553A (ja) レジストパターンの形成方法及び半導体装置の製造方法
KR100223329B1 (ko) 반도체 소자의 미세 패턴 제조방법
JP2013524517A (ja) リソグラフィ用途において放射線感受性を有する材料のラインを細くする方法
KR20070087356A (ko) 반도체 소자의 미세 패턴 형성 방법
JP2793251B2 (ja) パターン形成方法
KR100456312B1 (ko) 반도체 소자의 초미세 콘택홀 형성방법
US6602794B1 (en) Silylation process for forming contacts
US7172974B2 (en) Methods for forming fine pattern of semiconductor device
US8257911B2 (en) Method of process optimization for dual tone development
US6670106B2 (en) Formation method of pattern
KR100309906B1 (ko) 포토레지스트의 건식 내에칭성 향상방법
KR100291331B1 (ko) 반도체소자의제조장비및이를이용한반도체소자의패턴형성방법
US20020187434A1 (en) Process for device fabrication in which the size of lithographically produced features is subsequently reduced
JP3676947B2 (ja) 半導体素子の製造装備、これを利用した半導体素子のパターン形成方法及びこれを適用した半導体素子製造用フォトレジスト
US20060147846A1 (en) Method of forming photoresist pattern and semiconductor device employing the same
JP2004014652A (ja) 微細パターンの形成方法
US20100055624A1 (en) Method of patterning a substrate using dual tone development
US6156480A (en) Low defect thin resist processing for deep submicron lithography
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
JP2693805B2 (ja) レチクル及びこれを用いたパターン形成方法
KR100853461B1 (ko) 아르곤플로라이드 광원을 이용한 반도체 소자의 패턴형성방법
KR940011204B1 (ko) 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee