KR19980046320A - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- KR19980046320A KR19980046320A KR1019960064643A KR19960064643A KR19980046320A KR 19980046320 A KR19980046320 A KR 19980046320A KR 1019960064643 A KR1019960064643 A KR 1019960064643A KR 19960064643 A KR19960064643 A KR 19960064643A KR 19980046320 A KR19980046320 A KR 19980046320A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- semiconductor device
- contact hole
- oxide film
- forming
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 소자의 콘택 홀에 매립 될 금속을 콘택 홀이 형성되기 전에 형성하여 콘택 홀에 금속층이 매립되는 공정을 없앤다. 그 결과 공정이 간단해 지고 콘택 홀 형성을 위한 노광공정시 에너지를 줄여 생산성을 높일 수 있는 반도체 소자 제조방법.The metal to be embedded in the contact hole of the semiconductor device is formed before the contact hole is formed, thereby eliminating the process of embedding the metal layer in the contact hole. As a result, the semiconductor device manufacturing method can simplify the process and increase productivity by reducing energy during the exposure process for forming contact holes.
Description
본 발명은 반도체 소자 제조 방법으로 특히, 콘택 홀에 매립 될 금속을 콘택 홀이 형성되기 전에 형성하여 공정을 간단히 하고 생산성을 높일 수 있는 반도체 소자 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, in particular, a method of manufacturing a semiconductor device which can simplify a process and increase productivity by forming a metal to be filled in a contact hole before the contact hole is formed.
일반적으로 반도체 소자의 제조공정에서 금속층은 이중 또는 다중으로 형성되며, 금속층간에는 절연 및 평탄화를 위하여 금속층간 절연막이 형성된다. 또한 금속층간의 접속은 금속층간 절연막에 형성되는 콘택 홀을 통해 이루어진다. 종래 반도체 소자의 콘택 홀 형성방법을 도 1a 및 도 1e를 통해 설명하면 다음과 같다.In general, a metal layer is formed in a double or multiple layers in a semiconductor device manufacturing process, and an intermetallic insulating layer is formed between the metal layers for insulation and planarization. In addition, the connection between the metal layers is made through contact holes formed in the interlayer insulating film. A method of forming a contact hole of a conventional semiconductor device will be described with reference to FIGS. 1A and 1E as follows.
도 1a는 실리콘기판(1)상에 필드 산화막(2) 및 게이트전극(3)이 순차적으로 형성한 후 전체 상부면에 산화막(4)을 형성한 단면도이다.FIG. 1A is a cross-sectional view of the oxide film 4 being formed on the entire upper surface after the field oxide film 2 and the gate electrode 3 are sequentially formed on the silicon substrate 1.
도 1b는 상기 산화막(4)을 화학적 기계적 연마방법으로 연마한 다음 콘택 홀을 형성하기 위하여 감광막(5) 및 마스크(6)를 형성한 단면도이다.FIG. 1B is a cross-sectional view of the photosensitive film 5 and the mask 6 formed to grind the oxide film 4 by a chemical mechanical polishing method and then form contact holes.
도 1c는 상기 감광막(5)을 이용하여 식각공정을 실시하여 콘택 홀(A)을 형성한 상태의 단면도이다.FIG. 1C is a cross-sectional view of the contact hole A formed by performing an etching process using the photosensitive film 5.
도 1d는 패턴화된 상기 감광막(5)을 제거한 다음 전체 상부면에 배리어 금속층(7) 및 금속층(8)을 매립한 상태의 단면도이다.FIG. 1D is a cross-sectional view of the barrier metal layer 7 and the metal layer 8 embedded in the entire upper surface after removing the patterned photosensitive film 5.
도 1e는 상기 금속층(7)을 에치백(Etchback)공정 또는 화학적 기계적 연마방법으로 평탄화한 상태의 단면도이다.FIG. 1E is a cross-sectional view of the metal layer 7 flattened by an etchback process or a chemical mechanical polishing method.
상기와 같이 종래의 콘택 홀 형성방법은 첫째, 사진공정 측면에서 콘택 홀 마스크 공정시 노광에너지가 크기 때문에 따른 사진공정보다 생산성이 떨어지고, 둘째, 콘택 홀의 크기가 적어짐에 따라 종횡비(Aspect Ratio)가 커져 콘택 홀을 금속으로 매립시 스텝 커버리지(Step Coverage)가 좋은 공정을 이용해야 하는 문제점 등이 발생한다.As described above, the conventional method of forming a contact hole is, firstly, productivity is lower than that of the photo process due to the large exposure energy in the contact hole mask process, and secondly, the aspect ratio increases as the size of the contact hole decreases. When the contact hole is filled with metal, there is a problem in that a process having good step coverage must be used.
따라서, 본 발명은 콘택홀에 매립될 금속을 콘택 홀이 형성되기 전에 형성하여 상기 문제점들을 해소 할 수 있는 반도체 소자 제조방법을 제공하는데 목적이 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a semiconductor device capable of solving the above problems by forming a metal to be filled in the contact hole before the contact hole is formed.
상기 목적을 달성하기 위한 본 발명은 접합영역이 형성된 실리콘 기판상에 필드산화막 및 게이트전극을 순차적으로 형성한 후 전체 상부면에 배리어 금속층 및 금속층을 순차적으로 형성하는 단계와, 상기 금속층을 연마하여 평탄화하는 단계와, 상기 금속층 및 배리어 금속층을 패터닝하여 상기 접합영역과 연결되는 금속층 패턴 및 배리어 금속층 패턴을 형성하는 단계와, 실리콘기판 전체 상부면에 산화막을 형성한 후 상기 금속층 패턴이 노출되도록 상기 산화막을 연마하는 단계로 이루어지는 것을 특징으로 한다.The present invention for achieving the above object is a step of sequentially forming a field oxide film and a gate electrode on the silicon substrate on which the junction region is formed, sequentially forming a barrier metal layer and a metal layer on the entire upper surface, and polishing the metal layer to planarize Forming a metal layer pattern and a barrier metal layer pattern connected to the junction region by patterning the metal layer and the barrier metal layer, and forming an oxide film on the entire upper surface of a silicon substrate, and then exposing the metal layer pattern to expose the metal layer pattern. It is characterized by consisting of a step of polishing.
도 1a 내지 도 1e는 종래 반도체 소자의 콘택 홀 형성방법을 설명하기 위한 단면도.1A to 1E are cross-sectional views illustrating a method for forming a contact hole in a conventional semiconductor device.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자 제조방법을 설명하기 위한 단면도.2A to 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1 및 11 : 실리콘 기판2 및 12 : 필드 산화막1 and 11: silicon substrate 2 and 12: field oxide film
3 및 13 : 게이트 전극4 및 18 : 산화막3 and 13: gate electrode 4 and 18: oxide film
5 및 16 : 감광막6 및 17 : 마스크5 and 16: photosensitive film 6 and 17: mask
7 및 14 : 배리어 금속층8 및 15 : 금속층7 and 14: barrier metal layer 8 and 15: metal layer
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자 제조 방법을 설명하기 위한 단면도이다.2A to 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with the present invention.
도 2a는 실리콘기판(11)상에 게이트전극(13)을 형성한 후 전체 상부면에 배리어 금속층(14) 및 금속층(15)을 형성한 상태의 단면도이다.FIG. 2A is a cross-sectional view of the barrier metal layer 14 and the metal layer 15 formed on the entire upper surface after the gate electrode 13 is formed on the silicon substrate 11.
도 2b는 상기 금속층(15)의 단차를 제거하기 위하여 화학적 기계적 연마 방법으로 연마한 후 전체 상부면에 감광막(16) 및 마스크(17)를 형성한 상태의 단면도이다. 이때 상기 감광막(16)은 음성감광막 또는 양성감광막 중 어느 하나를 사용한다.FIG. 2B is a cross-sectional view of the photosensitive film 16 and the mask 17 formed on the entire upper surface after polishing by the chemical mechanical polishing method to remove the step of the metal layer 15. At this time, the photosensitive film 16 uses either a negative photosensitive film or a positive photosensitive film.
도 2c에 도시된 바와 같이 상기 마스크(17)를 이용하여 상기 감광막(16)을 패터닝한 후 노출된 상기 금속층(15) 및 배리어 금속층(14)을 식각하여 금속층 패턴(15A) 및 배리어 금속층 패턴(14A)을 형성한다. 상기 배리어 금속층 패턴(14A)은 접합영역(도시안됨)과 연결되게 된다.As illustrated in FIG. 2C, the photosensitive layer 16 is patterned using the mask 17, and then the exposed metal layer 15 and the barrier metal layer 14 are etched to form a metal layer pattern 15A and a barrier metal layer pattern ( 14A). The barrier metal layer pattern 14A is connected to the junction region (not shown).
도 2d에 도시된 바와 같이 상기 감광막(16)을 제거한 후 전체 상부면에 산화막(18)을 형성하고 상기 산화막을 화학적 기계적 연마방법으로 상기 금속층 패턴(15A)이 노출되도록 연마한다.As shown in FIG. 2D, after the photosensitive film 16 is removed, an oxide film 18 is formed on the entire upper surface, and the oxide film is polished to expose the metal layer pattern 15A by chemical mechanical polishing.
이상 상술한 바와 같이 콘택 홀에 매립될 금속을 콘택 홀이 형성되기 전에 형성하므로써 콘택 홀에 금속층을 매립하는 공정을 없앤다. 그 결과 공정이 간단해지고 노광에너지를 줄여 생산성을 높일 수 있는 효과가 있다.As described above, the metal to be embedded in the contact hole is formed before the contact hole is formed, thereby eliminating the process of embedding the metal layer in the contact hole. As a result, the process is simplified and the exposure energy can be reduced to increase productivity.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960064643A KR19980046320A (en) | 1996-12-12 | 1996-12-12 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960064643A KR19980046320A (en) | 1996-12-12 | 1996-12-12 | Semiconductor device manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980046320A true KR19980046320A (en) | 1998-09-15 |
Family
ID=66522653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960064643A KR19980046320A (en) | 1996-12-12 | 1996-12-12 | Semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980046320A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100560293B1 (en) * | 1998-12-28 | 2006-06-16 | 주식회사 하이닉스반도체 | Manufacturing Method of Semiconductor Device |
-
1996
- 1996-12-12 KR KR1019960064643A patent/KR19980046320A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100560293B1 (en) * | 1998-12-28 | 2006-06-16 | 주식회사 하이닉스반도체 | Manufacturing Method of Semiconductor Device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09107028A (en) | Element isolation method for semiconductor device | |
KR19980046320A (en) | Semiconductor device manufacturing method | |
KR19990057781A (en) | Method for forming polysilicon plug pad of semiconductor device | |
KR100587036B1 (en) | Contact formation method of semiconductor device | |
KR100208450B1 (en) | Method for forming metal wiring in semiconductor device | |
KR100475135B1 (en) | Method for Forming Contact of Semiconductor Device | |
KR100243739B1 (en) | Method of forming via hole for semiconductor device | |
KR0179000B1 (en) | Planary method of ic | |
KR100338948B1 (en) | Manufacturing method for isolation in semiconductor device | |
KR100349696B1 (en) | Method of forming damascene structure for metal interconnection of semiconductor device using chemical swelling process | |
KR100245301B1 (en) | Method of forming a trench isolation in a semiconductor device | |
KR0142984B1 (en) | Method of forming the elements isolation film on the semiconductor device | |
KR100712983B1 (en) | method for passvation of semiconductor device | |
KR100439477B1 (en) | Fabricating method of Tungsten plug in semiconductor device | |
KR100333378B1 (en) | Method of manufacturing semiconductor device | |
KR100285699B1 (en) | Manufacturing method of semiconductor device | |
KR100304967B1 (en) | Metal line of semiconductor device and method for fabricating the same | |
KR20010063771A (en) | A method for forming a field oxide of a semiconductor device | |
KR20070064092A (en) | Method for fabricating metal line of semiconductor device | |
KR20020002932A (en) | Method for forming gate electrode of semiconductor device | |
KR20020096683A (en) | Method For Forming The Self Align Contact | |
KR19980055917A (en) | Plug Formation Method for Semiconductor Devices | |
KR20020050480A (en) | method for planarization of semiconductor device | |
KR20040042562A (en) | Shallow trench isolation process | |
KR20010047659A (en) | Method for forming bit line in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |