KR19980037791U - 열방출형 반도체 패키지 - Google Patents

열방출형 반도체 패키지 Download PDF

Info

Publication number
KR19980037791U
KR19980037791U KR2019960050836U KR19960050836U KR19980037791U KR 19980037791 U KR19980037791 U KR 19980037791U KR 2019960050836 U KR2019960050836 U KR 2019960050836U KR 19960050836 U KR19960050836 U KR 19960050836U KR 19980037791 U KR19980037791 U KR 19980037791U
Authority
KR
South Korea
Prior art keywords
heat dissipation
semiconductor package
semiconductor chip
heat
lead frame
Prior art date
Application number
KR2019960050836U
Other languages
English (en)
Other versions
KR200154509Y1 (ko
Inventor
박용준
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR2019960050836U priority Critical patent/KR200154509Y1/ko
Publication of KR19980037791U publication Critical patent/KR19980037791U/ko
Application granted granted Critical
Publication of KR200154509Y1 publication Critical patent/KR200154509Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 고안은 반도체로부터 발생되는 열을 외부로 원활하게 방출할 수 있는 열방출형 반도체 패키지를 개시한다. 본 고안에 따르는 열방출형 반도체 패키지는 반도체 칩의 상부에 설치되어, 반도체 칩으로부터 발생하는 열을 외부로 방출하는 제 1 열 방출부와, 반도체 칩이 탑재되는 리드 프레임 패드와, 리드 프레임 패드의 하부면에 결합되어 반도체 칩으로부터 발생하는 열을 외부로 방출하는 제 2 열 방출부를 포함한다.

Description

열방출형 반도체 패키지
본 고안은 반도체 패키지에 관한 것으로서, 특히 열방출형 반도체 패키지에 관한 것이다.
일반적으로 반도체 소자의 칩 제조공정에서 설계된 단위셀을 배열하고 연결하기 위한 반도체 기판의 예정된 부분에 불순물의 선택적 도입공정, 절연층과 도전층을 적층하는 적층공정 및 패턴 마스크 공정등이 차례로 실행되어 각각의 칩에 집적회로가 형성된다.
이와 같이 형성된 집적회로 칩은 조립공정으로 보내져서 칩절단, 칩부착, 와이어 본딩, 몰드, 포밍, 트림공정 등의 순서를 진행하여 패키지화 된다.
도 1은 종래의 기술에 따른 반도체 패키지의 사시도이다.
도 1을 참조하면, 종래의 반도체 패키지의 리드 프레임 패드(1) 위에 접착제(2)를 도포하여 반도체 칩(3)을 그 위에 부착하고, 반도체 칩(3)의 패드와 리드 프레임의 인너 리드(Inner lead)를 와이어(4)에 의하여 본딩하며, 몰드 금형에서 플라스틱 수지(6)를 사용하여 몰딩한 다음, 몰드(6) 외부로 노출된 아웃 리드(Outer lead : 5)를 소정 형태로 포밍하는 공정을 통하여 제조된다.
그러나, 상기와 같은 종래의 반도체 패키지를 동작시, 반도체 칩으로부터 열이 발생하게 되는데, 이 열은 제품의 특성을 열화시키는 요인으로 작용한다. 그러므로, 이 열의 방출이 원활하지 않은 경우, 반도체 칩이 오동작을 하거나, 수명이 단축될 수 있다.
상기한 문제점을 해결하기 위하여 열방출이 용이한 금속 쿼드(Metal Quad)와 같은 패키지가 제시되었지만, 제조비용이 너무 높아서 상용화에는 어려움을 가진다.
따라서, 본 고안은 반도체 패키지의 구동시 발생되는 열을 외부로 손쉽게 방출시키므로써, 반도체 패키지의 수명을 연장하는 동시에, 열의 미방출로 인한 오동작을 방지할 수 있는 열방출형 반도체 패키지를 제공하는데 그 목적이 있다.
도 1은 종래의 기술에 따른 열방출형 반도체 패키지의 단면도.
도 2는 본 고안의 실시예에 따른 열방출형 반도체 패키지의 단면도.
도 3a와 도 3b는 도 2의 열방출형 반도체 패키지에서 제 1 열 방출부의 단면도 및 평면도.
제 4a ∼도 4c는 도 2의 열방출형 반도체 패키지에서 제 2 열 방출부의 평면도, 정면도 및 저면도.
*도면의 주요부분에 대한 부호의 설명*
11 : 인쇄회로기판12 : 제 2 열 방출부
13,18 : 양면 테이프14 : 리드 프레임 패드
15 : 접착제16 : 반도체 칩
17 : 와이어19 : 제 2 열 방출부
20 : 몰드
본 고안에 따르면, 열방출형 반도체 패키지는 반도체 칩의 상부에 설치되어, 반도체 칩으로부터 발생하는 열을 외부로 방출하는 제 1 열 방출부와, 반도체 칩이 탑재되는 리드 프레임 패드와, 리드 프레임 패드의 하부면에 결합되어 반도체 칩으로부터 발생하는 열을 외부로 방출하는 제 2 열 방출수단을 포함한다.
[실시예]
이하, 첨부한 도면을 참조하여 본 고안의 바람직한 실시예를 설명한다.
도 2는 본 고안의 실시예에 따른 열방출형 반도체 패키지의 단면도이고, 도 3a와 도 3b는 도 2의 열방출형 반도체 패키지에서 제 1 열방출부의 단면도 및 평면도이며, 도 4a ~ 도 4c는 도 2의 열방출형 반도체 패키지에서 제 2 열 방출부의 평면도, 정면도 및 저면도이다.
도 2 ~ 도 4을 참조하면, 본 고안의 열방출형 반도체 패키지에서, 리드 프레임 패드(14)위에 반도체 칩(16)이 접착제(15)에 의하여 부착되며, 반도체 칩(16)의 상부에는, 반도체 칩(16)으로부터 발생하는 열을 외부로 방출하는 제 1 열방출부(First heat spreader : 19)가 양면 테이프에 의하여 부착되고, 반도체 칩(16)의 패드는 인너 리드와 와이어(17)에 의하여 본딩된다. 그 후, 리드 프레임 패드(14)의 하부면이 노출되도록 몰드 금형에서 플라스틱 수지(20)로 몰딩되고, 몰드 외부로 노출된 아웃 리드는 원하는 형태로 포밍된다.
그런 다음, 노출된 리드 프레임 패드(14)의 하부면과 몰드의 밑면에 양면 테이프(13)을 부착하고, 요철 구조의 제 2 열 방출부(Second heat spreader : 12)를 테이프(13)에 접착시킨다. 그 후, 제 2 열방출부(12)와 아웃 리드는 인쇄회로 기판에 삽입 및 전기적으로 연결된다.
도 3a와 도 3b에 도시된 바와 같이, 제 1 열 방출부(19)는 사각형의 판과, 사각판의 각 모서리에 다리가 연결된 구조이고, 각 다리는 외부로 열을 방출할 수 있도록 사각형의 판에 대하여 소정 각만틈 경사지게 연결되어 있고, 각 다리는 몰드의 상부면 상에 그 단부가 노출되도록 1차 절곡된 구조를 가진다.
또한, 제 2 열 방출부(12)에서 리드 프레임 패드의 노출된 하부면에 부착되는 면을 도 4a와 같이, 평탄면이고, 평탄면의 반대측은 인쇄회로기판(11)에 형성된 홈에 삽입되는 것을 용이하게 하는 동시에 열 방출도 원활하게 하기 위하여도 4b와 같이, 요철 구조로 형성된다.
인쇄회로기판(11)에 삽입되는 요철 구조는 도 4c의 저면도에 도시된 것처럼, 단부의 폭이 상부에 비하여 좁아지는 형태를 가진다.
이상에서 설명한 바와 같이, 본 고안의 열방출형 반도체 패키지는 반도체 칩의 동작시 발생되는 열을 반도체 칩의 상 하부에 각각 열 방출부를 부착하여 주므로써, 적은 제조비용으로도 열 방출효과를 높힐 수 있다.
또한, 열 방출 기술을 인쇄회로기판의 영역에 까지 확대하는 효과를 제공한다.
여기에서는 본 고안의 특정 실시예에 대해서 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 실용신안등록 청구의 범위는 본 고안의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (8)

  1. 반도체 칩의 상부에 설치되어, 반도체 칩으로부터 발생하는 열을 외부로 방출하는 제 1 열 방출부와, 상기 반도체 칩이 탑재되는 리드 프레임 패드와, 상기 리드 프레임 패드의 하부면에 결합되어 상기 반도체 칩으로부터 발생하는 열을 외부로 방출하는 제 2 열 방출수단을 포함하는 열방출형 반도체 패키지.
  2. 제 1 항에 있어서, 상기 제 1 열방출수단은 사각형의 판과, 상기 사각판의 각 모서리에 연결된 다리를 포함하는 것을 특징으로 하는 열방출형 반도체 패키지.
  3. 제 2 항에 있어서, 상기 각 다리는 상기 사각형의 판에 대하여 소정 각을 가지면서 1차 절곡된 구조인 것을 특징으로 하는 열방출형 반도체 패키지.
  4. 제 1 항에 있어서, 상기 제 1 열방출수단은 접착수단에 의하여 상기 반도체 칩에 결합되는 것을 특징으로 하는 열방출형 반도체 패키지.
  5. 제 1 항에 있어서, 상기 제 2 열방출수단은 상기 반도체 패키지의 하부면에 부착되는 평탄면과, 상기 평탄면의 반대측에 구비되어 인쇄회로기판에 삽입되는 요철부를 갖는 것을 특징으로 하는 반도체 패키지.
  6. 제 5 항에 있어서, 상기 인쇄회로기판에 삽입되는 요철부분의 단부는 상기 인쇄회로기판의 하부면상에 노출되는 것을 특징으로 하는 반도체 패키지.
  7. 제 5 항에 있어서, 상기 제 2 열방출수단의 평탄면을 상기 반도체 패키지의 하부면과 접착수단에 의하여 결합된 것을 특징으로 하는 반도체 패키지.
  8. 제 1 항에 있어서, 상기 리드 프레임 패드가 상기 제 2 열방출수단과 결합되는 면은 상기 반도체 패키지의 몰드 외부로 노출된 것을 특징으로 하는 반도체 패키지.
KR2019960050836U 1996-12-18 1996-12-18 열방출형 반도체 패키지 KR200154509Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960050836U KR200154509Y1 (ko) 1996-12-18 1996-12-18 열방출형 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960050836U KR200154509Y1 (ko) 1996-12-18 1996-12-18 열방출형 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19980037791U true KR19980037791U (ko) 1998-09-15
KR200154509Y1 KR200154509Y1 (ko) 1999-08-16

Family

ID=19480169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960050836U KR200154509Y1 (ko) 1996-12-18 1996-12-18 열방출형 반도체 패키지

Country Status (1)

Country Link
KR (1) KR200154509Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160096510A (ko) * 2015-02-05 2016-08-16 삼성전자주식회사 전자 부품, 반도체 패키지 및 이를 이용한 전자 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10308927A1 (de) 2003-02-28 2004-09-16 Infineon Technologies Ag Integrierte Halbleiterschaltung mit einem Transistor und mit einer Leiterbahn

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160096510A (ko) * 2015-02-05 2016-08-16 삼성전자주식회사 전자 부품, 반도체 패키지 및 이를 이용한 전자 장치

Also Published As

Publication number Publication date
KR200154509Y1 (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
US5436500A (en) Surface mount semiconductor package
US5929514A (en) Thermally enhanced lead-under-paddle I.C. leadframe
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US4496965A (en) Stacked interdigitated lead frame assembly
TW477077B (en) Chip type electronic part
EP1187202A3 (en) Semiconductor package
US20170271254A1 (en) Electronic device with die being sunk in substrate
JP4010424B2 (ja) 側面型電子部品の電極構造及びその製造方法
KR0156622B1 (ko) 반도체 패키지,리드프레임 및 제조방법
KR200154509Y1 (ko) 열방출형 반도체 패키지
EP0436126A2 (en) Resin-encapsulated semiconductor device
JPH06302722A (ja) 放熱部材及びこの放熱部材を用いた半導体パッケージ
JPH11312770A (ja) 薄型ｉｃの放熱フィン
KR20020053663A (ko) 반도체 패키지
JPH1126658A (ja) Ｂｇａ型半導体装置のパッケージ構造
KR950006441Y1 (ko) 고 발열용 반도체 패키지
JP2501950B2 (ja) 半導体装置
JP3521931B2 (ja) 半導体装置及びその製造方法
JPS6242549Y2 (ko)
KR0156513B1 (ko) 반도체패키지
JP4649719B2 (ja) 電子部品搭載用基板
JP2504262Y2 (ja) 半導体モジュ―ル
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR100209761B1 (ko) 볼 그리드 어레이 패키지 및 그의 제조방법
KR100273226B1 (ko) 버텀리드패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee