KR19980034820A

KR19980034820A - 리던던시 단위셀을 가지는 반도체 메모리 장치

Info

Publication number: KR19980034820A
Application number: KR1019960052988A
Authority: KR
Inventors: 이윤상
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-11-08
Filing date: 1996-11-08
Publication date: 1998-08-05

Abstract

본 발명은 리던던시 단위셀을 가지는 반도체 메모리 장치에 관한 것으로, 그 리던던시 단위셀은 각각의 메모리 셀 어레이 블럭 마다 배열되고 그 리던던시 단위셀이 포함되는 상기 메모리 셀 어레이 블럭 뿐만 아니라 임의의 메모리 셀 어레이 블럭의 패일된 단위셀까지 리페어 동작을 수행하는 반도체 메모리 장치를 향한 것이다. 따라서, 각 메모리 셀 어레이 블럭은 동일한 동작 특성을 가지며 리페어 동작의 효율을 향상시킬 수 있는 효과가 있다.

Description

리던던시 단위셀을 가지는 반도체 메모리 장치

본 발명은 반도체 메모리 장치에 관한 것으로, 오동작하는 패일셀을 리페어하기 위한 리던던시 단위셀을 가지는 반도체 메모리 장치에 관한 것이다.

일반적으로, 반도체 메모리 장치는 일정 크기의 메모리 셀 어레이 블럭 MCAB마다 다수개의 리던던시 단위셀을 갖도록 설계되어진다. 이것은 공정이나 기타 주위의 환경에 의해 셀이 오동작 할 경우 그 오동작하는 셀을 상기 리던던시 단위셀로 대체 또는 리페어하기 위한 것인데 그 오동작하는 셀로 인해 칩 전체의 특성 저하 및 수율 감소의 비중이 매우 크기 때문에 반도체 메모리 장치에서는 상술한 리던던시 셀을 가진다.

도 1은 종래 기술의 일실시예에 따른 리던던시 단위셀을 가지는 반도체 메모리 장치의 레이아웃을 보인 도면이다. 도 1을 참조하면, 메모리 셀 어레이는 도시된 바와 같이 다수의 메모리 셀 어레이 블럭들 MCAB1, MCAB2, MCAB3, MCAB4…로 구성되며 그 블럭들 마다 리던던시 단위셀 영역 1을 가진다. 참조부호 3은 메모리 셀 어레이 블럭의 페일된 셀 부위 (빗금친 부분)를 대체하기 위한 경로를 보인 것이다. 도 2는 종래 기술의 또 다른 일실시예에 따른 리던던시 단위셀을 가지는 반도체 메모리 장치의 레이아웃을 보인 도면이다. 도 2를 참조하면, 리던던시 단위셀 영역 5가 일정한 메모리 셀 어레이 블럭 MCAB3에 형성되고 나머지의 메모리 셀 어레이 블럭에는 그 리던던시 셀 어레이 단위셀이 형성되어 있지 않은 구조를 나타낸다. 상기한 두 구조를 비교하면, 도 1의 레이아웃의 경우 모든 메모리 셀 어레이 블럭 마다 리던던시 단위셀 영역 1이 존재하여 그 블럭의 구조가 모두 동일하다. 따라서, 각각의 블럭이 동일한 동작 특성을 갖는 장점이 있다. 하지만, 각각의 메모리 셀 어레이 블럭에 포함되어 있는 리던던시 단위셀은 그 블럭에 한정되어 동작하기 때문에 만일 한개의 메모리 셀 어레이 블럭에서만 그 블럭에 포함되어 있는 리던던시 단위셀의 갯수 이상의 오동작 셀이 발생하였을 경우 실제 다른 메모리 셀 어레이 블럭에 다수의 리던던시 단위셀을 가지더라도 그 이용 가치가 없어지는 문제점이 있다. 이에 반해 도 2에 제시된 레이아웃에서는 상기 문제점을 해소는 하지만 리던던시 단위셀 영역이 포함되어 있는 메모리 셀 어레이 블럭 MCAB3은 다른 블럭에 비해 동작 특성이 저하되는 문제점이 있다.

상기한 바와 같은 문제점을 해소하기 위한 본 발명의 목적은 동작 특성이 향상되고 안정된 리페어 동작을 보장하기 위한 리던던시 단위셀을 가지는 반도체 메모리 장치를 제공함에 있다.

본 발명의 다른 목적은 리페어 동작의 효율을 향상시키기 위한 리던던시 단위셀을 가지는 반도체 메모리 장치를 제공함에 있다.

도 1은 종래 기술의 일실시예에 따른 리던던시 단위셀을 가지는 반도체 메모리 장치의 레이아웃을 보인 도면이고,

도 2는 종래 기술의 또 다른 일실시예에 따른 리던던시 단위셀을 가지는 반도체 메모리 장치의 레이아웃을 보인 도면이고,

그리고, 도 3은 본 발명의 일실시예에 따른 리던던시 단위셀을 가지는 반도체 메모리 장치의 레이아웃을 보인 도면이다.

이러한 본 발명의 목적들을 달성하기 위하여 본 발명에 따른 리던던시 단위셀은 메모리 셀 어레이 블럭 마다 형성되고, 그 리던던시 단위셀이 포함되는 메모리 셀 어레이 블럭 뿐만 아니라 임의의 메모리 셀 어레이 블럭의 패일된 단위셀 까지 리페어 동작을 수행하는 반도체 메모리 장치를 향한 것이다.

이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다. 도면들중 동일한 부품들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.

도 3은 본 발명의 일실시예에 따른 리던던시 단위셀을 가지는 반도체 메모리 장치의 레이아웃을 보인 도면이다. 도 3을 참조하여 설명한다. 각각의 메모리 셀 어레이 블럭들 MCAB1, MCAB2, MCAB3, MCAB3…에는 패일된 셀을 대체하기 위한 하나 또는 다수의 리던던시 단위셀을 포함하는 영역들 9가 형성된다. 즉, 그 구조는 도 1에 제시된 바와 같이 각 메모리 셀 어레이 블럭내에 리던던시 단위셀들이 배열되어 있다. 따라서, 각 블럭들은 동일한 구조와 더불어 동일한 동작 특성을 가진다. 또한, 레이아웃 측면에서 통일성을 기할 수 있다. 오동작하는 셀을 리페어하기 위한 동작은 도 2에 제시된 바와 같다. 즉, 모든 리던던시 단위셀은 그 자신이 포함되어 있는 메모리 셀 어레이 블럭 뿐만 아니라 다른 메모리 셀 블럭의 오동작 하는 셀도 대체하여 리페어할 수 있다. 참조부호 11은 이를 뒷받침하기 위한 리페어 동작을 보인 것이다. 따라서, 높은 리던던시 효율을 나타내며 칩 수율의 증가에도 역할을 한다.

상기한 바와 같은 본 발명에 따르는 리던던시 단위셀은 각각의 메모리 셀 어레이 블럭 마다 배열되고 그 리던던시 단위셀이 포함되는 상기 메모리 셀 어레이 블럭 뿐만 아니라 임의의 메모리 셀 어레이 블럭의 패일된 단위셀까지 리페어 동작을 수행한다. 따라서, 각 메모리 셀 어레이 블럭은 동일한 동작 특성을 가지며 리페어 동작의 효율을 향상시킬 수 있는 효과가 있다.

상기한 본 발명은 도면을 중심으로 예를들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 명백할 것이다.

Claims

다수의 메모리 셀 어레이 블럭으로 나누어지는 메모리 셀 어레이와, 상기 메모리 셀 어레이 블럭은 다수의 워드라인과 비트라인에 접속된 단위셀이 매트릭스 형태로 배열되고, 상기 각각의 메모리 셀 어레이 블럭 내에 패일된 단위셀을 리페어하기 위한 하나 이상의 리던던시 단위셀이 형성되는 반도체 메모리 장치에 있어서;

상기 리던던시 단위셀은 그 리던던시 단위셀이 포함되는 메모리 셀 어레이 블럭 뿐만 아니라 임의의 메모리 셀 어레이 블럭의 패일된 단위셀까지 리페어 동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치.