KR19980034226A - 마스크롬 데이타 프로그래밍방법 - Google Patents

마스크롬 데이타 프로그래밍방법 Download PDF

Info

Publication number
KR19980034226A
KR19980034226A KR1019960052214A KR19960052214A KR19980034226A KR 19980034226 A KR19980034226 A KR 19980034226A KR 1019960052214 A KR1019960052214 A KR 1019960052214A KR 19960052214 A KR19960052214 A KR 19960052214A KR 19980034226 A KR19980034226 A KR 19980034226A
Authority
KR
South Korea
Prior art keywords
impurity region
gate electrode
source
insulating film
mask rom
Prior art date
Application number
KR1019960052214A
Other languages
English (en)
Other versions
KR100209735B1 (ko
Inventor
이기직
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960052214A priority Critical patent/KR100209735B1/ko
Publication of KR19980034226A publication Critical patent/KR19980034226A/ko
Application granted granted Critical
Publication of KR100209735B1 publication Critical patent/KR100209735B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG

Abstract

본 발명은 마스크롬 제조방법에 관한 것으로서 공정수를 간략화하여 전체적으로 TAT를 크게 단축시키는데 적당한 마스크롬 데이타 프로그래밍방법을 제공하기 위한 것이다.
이를 위한 본 발명의 마스크롬 데이타 프로그램밍방법은 기판상에 측벽을 갖는 복수개의 게이트전극을 형성하고 상기 게이트전극의 양측 기판에 소오스/드레인 불순물영역을 형성하는 공정과, 상기 게이트전극을 포함한 기판전면에 제 1 절연막을 형성하고 상기 제 1 절연막상에 제 2 절연막을 차례로 형성하는 공정과, 상기 복수개의 게이트전극중 선택적으로 일 게이트전극 및 그 양측의 기판에 형성된 소오스/드레인불순물영역이 노출되도록 상기 제 1, 제 2 절연막을 패터닝하는 공정과, 상기 노출된 게이트전극 및 그 양측의 기판에 형성된 소오스불순물영역과 드레인불순물영역상에 금속을 증착하여 소오스불순물영역과 드레인불순물영역을 전기적으로 연결시키는 공정을 포함하여 이루어진다.

Description

마스크롬 데이타 프로그래밍방법
본 발명은 마스크롬에 관한 것으로 특히, 공정을 간소화하여 TAT(Turn Around Time)를 단축시키는데 적당하도록 한 마스크롬의 데이타 프로그래밍방법에 관한 것이다.
일반적으로 마스크롬(Mask ROM)의 단위 셀은 크게 데이타를 저장하기 위한 메인 셀부와, 메인 셀의 액티브 비트라인을 선택하기 위한 선택부로 나뉘어진다.
메인 셀부 및 선택부는 디플리션 트랜지스터(Depletion Transistor)와 인핸스먼트 트랜지스터(Eahancement Transistor)의 조합으로 이루어진다.
디플리션 트랜지스터는 디플리션 이온주입에 의해 부(-)문턱전압을 갖으며 게이트전극에 OV의 전압을 인가하면 온상태를 유지한다.
인핸스먼트 트랜지스터는 디플리션 트랜지스터를 코드(Code)이온주입으로 채널영역에 카운트-도핑(count-doping)하여 약 0.7V의 문턱전압을 갖도록 하므로 마스크롬 셀의 오프트랜지스터로 작용한다.
따라서 메인 셀부는 액티브 비트라인당 복수개의 워드라인이 형성되어 저장할 데이타에 따라 디플리션 또는 인핸스먼트 트랜지스터가 배열된다.
그리고 선택부는 액티브 비트라인당 2개의 선택 트랜지스터가 형성되고 디플리션 트랜지스터와 인핸스먼트 트랜지스터가 지그재그(Zig-Zag)로 배열된다.
이하, 종래 마스크롬의 데이타 프로그래밍방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1a 내지 12e는 종래 마스크롬의 데이타 프로그래밍방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이 반도체기판(11) 소정영역에 필드영역과 활성영역을 정의하고 상기 필드영역에 필드산화막(12)을 형성한다.
이어서 상기 필드산화막(12)을 포함한 기판(11) 전면에 포토레지스트(도면에 도시하지 않음)를 도포한 후 패터닝한다.
패터닝된 포토레지스트를 마스크로하여 디플리션영역 형성용 이온주입을 실시한다.
이때 주입되는 불순물이온은 아세닉(As)이다.
이어, 도 1b에 도시한 바와 같이 게이트전극용 폴리실리콘층을 형성한 후 선택적으로 제거하여 상기 활성영역의 기판(11)상에 복수의 게이트전극(13)를 형성한다.
상기 게이트전극(13)을 마스크로 이용하여 저농도의 LDD이온주입을 실시하고 상기 게이트전극(13)을 포함한 기판(11)전면에 산화막을 증착한 후 에치백하여 상기 게이트전극(13)의 양측면에 게이트측벽(14)을 형성한다.
이어서, 도 2c에 도시한 바와 같이 상기 게이트전극(13) 및 게이트측벽(14)을 마스크로 이용하여 상기 활성영역의 반도체기판(11)에 소오스/드레인 불순물영역을 형성하기 위한 불순물이온주입을 실시하여 소오스/드레인 불순물영역(15, 16)을 형성한다.
이어, 도 2d에 도시한 바와 같이 코드이온주입을 실시하기 위해 상기 기판(11)전면에 포토레지스트(17)를 도포한 후 이를 선택적으로 제거하여 기판(11)을 선택적으로 노출시킨다.
그리고 도 2e에 도시한 바와 같이 상기 패터닝된 포토레지스트(17)를 마스크로하여 코드이온주입을 실시하여 인핸스먼트영역을 형성한다.
이때 주입되는 코드이온은 붕소(B)이다.
이어, 도면에 도시하지 않았지만 상기 게이트전극(13)을 포함한 기판(11) 전면에 층간절연막을 증착하고 이를 선택적으로 제거한 후 메탈공정을 실시하면 종래 마스크롬 데이타 프로그램방법에 따른 공정을 완료한다.
그러나 상기와 같은 종래 마스롬 데이타 프로그래밍방법은 다음과 같은 문제점이 있었다.
게이트전극 형성전에 디플리션 이온주입을 실시하고 소오스/드레인 불순물영역 형성후 인핸스먼트 이온주입을 실시하므로 공정수행에 따른 TAT가 증가하게 된다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 공정수를 최소화하여 전체적으로 TAT를 단축시키는데 적당한 마스크롬 데이타 프로그래밍방법을 제공하는데 그 목적이 있다.
도 1a 내지 1e는 종래 마스크롬 데이타 프로그래밍방법을 나타낸 공정단면도
도 2a 내지 2e는 본 발명의 마스크롬 데이타 프로그래밍방법을 나타낸 공정단면도
* 도면의 주요부분에 대한 부호의 설명 *
21 : 반도체기판22 : 필드산화막
23 : 게이트전극24 : 게이트측벽
25 : 소오스불순물영역26 : 공통 소오스/드레인불순물영역
26a : 드레인불순물영역27 : 고온저압산화막
28 : BPSG29 : 포토레지스트
30 : 금속
상기의 목적을 달성하기 위한 본 발명의 마스크롬 데이타 프로그래밍방법은 마스크롬 데이타 프로그램밍에 있어서, 기판상에 측벽을 갖는 복수개의 게이트전극을 형성하고 상기 게이트전극의 양측 기판에 소오스/드레인 불순물영역을 형성하는 공정과, 상기 게이트전극을 포함한 기판전면에 제 1 절연막을 형성하고 상기 제 1 절연막상에 제 2 절연막을 차례로 형성하는 공정과, 상기 복수개의 게이트전극중 선택적으로 일 게이트전극 및 그 양측의 기판에 형성된 소오스/드레인불순물영역이 노출되도록 상기 제 1, 제 2 절연막을 패터닝하는 공정과, 상기 노출된 게이트전극 및 그 양측의 기판에 형성된 소오스불순물영역과 드레인불순물영역상에 금속을 증착하여 소오스불순물영역과 드레인불순물영역을 전기적으로 연결시키는 공정을 포함하여 이루어진다.
이하 본 발명의 마스크롬 데이타 프로그래밍방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 3a 내지 3e는 본 발명의 마스크롬 데이타 프로그래밍방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이 반도체기판(21)에 활성영역과 필드영역을 정의하고 상기 필드영역에 필드산화막(22)을 형성한다.
상기 필드산화막(22)을 포함한 기판(21) 전면에 문턱전압조절용 이온주입을 실시한 후 상기 필드산화막(22)을 포함한 기판(21)전면에 게이트전극용 다결정실리콘층을 형성한다.
이어, 상기 다결정실리콘층을 선택적으로 제거하여 상기 활성영역의 반도체기판(21)소정영역에 복수개의 게이트전극(23)들을 형성한다.
상기 게이트전극(23)들을 마스크로 이용하여 저농도의 LDD 이온주입을 실시하고 상기 게이트전극(23)을 포함한 기판(21)전면에 제 1 절연막을 증착한다.
그리고 상기 제 1 절연막을 에치백하여 상기 게이트전극(23)양측면에 게이트측벽(24)을 형성한다.
이어서, 도 3b에 도시한 바와 같이 상기 게이트측벽(24)을 마스크로 이용하여 상기 활성영역의 반도체기판(21)내에 소오스/드레인 불순물 이온 주입을 실시하여 소오스/드레인 불순물영역(25, 26)을 형성한다.
여기서 상기 드레인불순물영역(26)은 공통소오스/드레인 불순물영역이다.
이어, 도 3c에 도시한 바와 같이 상기 게이트전극(23)을 포함한 기판(21)전면에 고온저압산화막(HLD : Hight temperature Low pressure Depo-oxidation)(27)과, 층간절연막으로서 BPSG(Boron Phosphrus Silicate Glass)(28)를 차례로 증착한다.
이어서, 도 3d에 도시한 바와 같이 상기 BPSG(28)상에 포토레지스트(29)를 도포하고 인핸스먼트영역이 될 부분의 포토레지스트(29)를 제거한다.
그리고 상기 포토레지스트(29)를 마스크로하여 상기 일 소오스/드레인 불순물영역(25, 26)이 노출되도록 상기 BPSG(28)와 고온저압산화막(27)을 차례로 제거한다.
이어, 도 3e에 도시한 바와 같이 상기 노출된 기판(21) 및 게이트전극(23) 상에 알루미늄을 증착하여 메탈공정을 수행하면 상기 일 게이트전극(23)의 양측 기판(21)에 형성된 공통소오스/드레인불순물영역(26)과 드레인불순물영역(26a)이 상기 알루미늄에 의해 쇼트(short)되므로 항상 턴-온상태를 유지하는 인핸스먼트형 트랜지스터가 형성된다.
이때 상기 알루미늄에 의해 소오스불순물영역(25)과 공통소오스/드레인불순물영역(26)이 쇼트되지 않고 고온저압산화막(27)과 BPSG(28)에 둘러싸인 게이트전극(23) 및 소오스/드레인불순물영역(25, 26)에 의해 디플리션형 트랜지스터가 구현된다.
이상 상술한 바와 같이 본 발명의 마스크롬 데이타 프로그래밍방법은 다음과 같은 효과가 있다.
디플리션 및 인핸스먼트형 트랜지스터를 형성하기 위해 별도의 이온주입 공정이 필요치 않아 공정수를 최소화하므로 전체적인 TAT를 크게 단축할 수 있다.

Claims (3)

  1. 마스크롬의 데이타 프로그래밍에 있어서,
    기판상에 측벽을 갖는 복수개의 게이트전극을 형성하고 상기 게이트전극의 양측 기판에 소오스/드레인 불순물영역을 형성하는 공정과,
    상기 게이트전극을 포함한 기판전면에 제 1 절연막을 형성하고 상기 제 1 절연막상에 제 2 절연막을 차례로 형성하는 공정과,
    상기 복수개의 게이트전극중 선택적으로 일 게이트전극 및 그 양측의 기판에 형성된 소오스/드레인불순물영역이 노출되도록 상기 제 1, 제 2 절연막을 패터닝하는 공정과,
    상기 노출된 게이트전극 및 그 양측의 기판에 형성된 소오스불순물영역과 드레인불순물영역상에 금속을 증착하여 소오스불순물영역과 드레인불순물영역을 전기적으로 연결시키는 공정을 포함하여 이루어짐을 특징으로 하는 마스크롬 데이타 프로그래밍방법.
  2. 제 1 항에 있어서,
    상기 제 1 절연막은 고온저압산화막이고 제 2 절연막을 BPSG임을 특징으로 하는 마스크롬 데이타 프로그래밍방법.
  3. 제 1 항에 있어서,
    상기 금속은 알루미늄인 것을 특징으로 하는 마스크롬 데이타 프로그래밍방법.
KR1019960052214A 1996-11-06 1996-11-06 마스크롬 데이타 프로그래밍방법 KR100209735B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960052214A KR100209735B1 (ko) 1996-11-06 1996-11-06 마스크롬 데이타 프로그래밍방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960052214A KR100209735B1 (ko) 1996-11-06 1996-11-06 마스크롬 데이타 프로그래밍방법

Publications (2)

Publication Number Publication Date
KR19980034226A true KR19980034226A (ko) 1998-08-05
KR100209735B1 KR100209735B1 (ko) 1999-07-15

Family

ID=19480900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052214A KR100209735B1 (ko) 1996-11-06 1996-11-06 마스크롬 데이타 프로그래밍방법

Country Status (1)

Country Link
KR (1) KR100209735B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683852B1 (ko) 2004-07-02 2007-02-15 삼성전자주식회사 반도체 소자의 마스크롬 소자 및 그 형성 방법

Also Published As

Publication number Publication date
KR100209735B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US5693549A (en) Method of fabricating thin film transistor with supplementary gates
US5670398A (en) Method of manufacturing thin film transistor having a double channel
KR19980073609A (ko) 반도체소자 제조방법
KR100357185B1 (ko) 비휘발성 메모리소자 및 그의 제조방법
US5607871A (en) Method of manufacturing a flash EEPROM cell using the select gates as a mask
US5624862A (en) Method of making a mask ROM with a groove
KR100209735B1 (ko) 마스크롬 데이타 프로그래밍방법
KR100456358B1 (ko) 커패시터-오버-비트 메모리 셀의 형성 방법
JP2733910B2 (ja) マスクｒｏｍの製造方法
KR100215891B1 (ko) 마스크 롬 코딩방법
US6251736B1 (en) Method for forming contactless MOS transistors and resulting devices, especially for use in non-volatile memory arrays
JPH0855916A (ja) 半導体ｒｏｍのコーディング方法及び半導体ｒｏｍ装置
KR100253261B1 (ko) 박막트랜지스터 및 그 제조방법
KR19990060607A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR0122756B1 (ko) 마스크 롬 제조방법
KR100209719B1 (ko) 마스크롬 셀 제조방법
KR100414375B1 (ko) 마스크롬 제조 방법
KR100390046B1 (ko) 마스크 롬의 셀 구조 및 그 제조 방법
KR19990009327A (ko) 불휘발성 메모리 장치의 제조 방법
KR100219069B1 (ko) 반도체장치 제조방법
KR100685633B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100482362B1 (ko) 정전기보호용반도체장치및그제조방법
KR100314731B1 (ko) 멀티비트플래쉬메모리장치의제조방법
KR19990015776A (ko) 저항 장치
KR960016484B1 (ko) 반도체 메모리 장치의 롬 코딩방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070321

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee