KR100209735B1 - 마스크롬 데이타 프로그래밍방법 - Google Patents

Abstract

본 발명은 마스크롬 제조방법에 관한 것으로서 공정수를 간략화하여 전체적으로 TAT를 크게 단축시키는데 적당한 마스크롬 데이터 프로그래밍방법을 제공하기 위한 것이다.

이를 위한 본 발명의 마스크롬 데이터 프로그래밍방법은 기판상에 측벽을 갖는 복수개의 게이트전극을 형성하고 상기 게이트전극의 양측 기판에 소오스/드레인 불순물영역을 형성하는 공정과, 상기 게이트전극을 포함한 기판전면에 제1절연막을 형성하고 상기 제1절연막상에 제2절연막을 차례로 형성하는 공정과, 상기 복수개의 게이트전극중 선택적으로 일 게이트전극 및 그 양측의 기판에 형성된 소오스/드레인불순물영역이 노출되도록 상기 제1, 제2절연막을 패터닝하는 공정과, 상기 노출된 게이트전극 및 그 양측의 기판에 형성된 소오스불순물영역과 드레인불순물영역상에 금속을 증착하여 소오스불순물영역과 드레인불순물영역을 전기적으로 연결시키는 공정을 포함하여 이루어진다.

Description

마스크롬 데이터 프로그래밍방법

본 발명은 마스크롬에 관한 것으로 특히, 공정을 간소화하여 TAT(Turn Aroun Time)를 단축시키는데 적당하도록 한 마스크롬의 데이터 프로그래밍방법에 관한 것이다.

일반적으로 마스크롬(Mask ROM)의 단위 셀은 크게 데이터를 저장하기 위한 메인 셀부와, 메인 셀의 액티브 비트라인을 선택하기 위한 선택부로 나뉘어진다.

메인 셀부 및 선택부는 디플리션 트랜지스터(Depletion Transistor)와 인핸스먼트 트랜지스터(Eahancement Transistor)의 조합으로 이루어진다.

디플리션 트랜지스터는 디플리션 이온주입에 의해 부(-)문턱전압을 갖으며 게이트전극에 0V의 전압을 인가하면 온 상태를 유지한다.

인핸스먼트 트랜지스터는 디플리션 트랜지스터를 코드(Code)이온주입으로 채널영역에 카운트-도핑(count-doping)하여 약 0.7V의 문턱전압을 갖도록 하므로 마스크롬 셀의 오프트랜지스터로 작용한다.

따라서 메인 셀부는 액티브 비트라인당 복수개의 워드라인이 형성되어 저장할 데이터에 따라 디플리션 또는 인핸스먼트 트랜지스터가 배열된다.

그리고 선택부는 액티브 비트라인당 2개의 선택 트랜지스터가 형성되고 디플리션 트랜지스터와 인핸스먼트 트랜지스터가 지그재그(Zig-Zag)로 배열된다.

이하, 종래 마스크롬의 데이터 프로그래밍방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.

제1a도 내지 제1e도는 종래 마스크롬의 데이터 프로그래밍방법을 나타낸 공정단면도이다.

제1a도에 도시한 바와같이 반도체기판(11) 소정영역에 필드영역과 활성영역을 정의하고 상기 필드영역에 필드산화막(12)을 형성한다.

이어서 상기 필드산화막(12)을 포함한 기판(11)전면에 포토레지스트(도면에 도시하지 않음)를 도포한 후 패터닝한다.

패터닝된 포토레지스트를 마스크로하여 디플리션영역 형성용 이온주입을 실시한다.

이때 주입되는 불순물이온은 아세닉(As)이다.

이어, 제1b도에 도시한 바와같이 게이트전극용 폴리실리콘층을 형성한 후 선택적으로 제거하여 상기 활성영역의 기판(11)상에 복수의 게이트전극(13)를 형성한다.

상기 게이트전극(13)을 마스크로 이용하여 저농도의 LDD이온주입을 실시하고 상기 게이트전극(13)을 포함한 기판(11)전면에 산화막을 증착한 후 에치백하여 상기 게이트전극(13)의 양측면에 기이트측벽(14)을 형성한다.

이어서, 제1c도에 도시한 바와같이 상기 게이트전극(13) 및 게이트측벽(14)을 마스크로 이용하여 상기 활성영역의 반도체기판(11)에 소오스/드레인 불순물영역을 형성하기 위한 불순물이온주입을 실시하여 소오스/드레인 불순물영역(15,16)을 형성한다.

이어, 제1d도에 도시한 바와같이 코드이온주입을 실시하기 위해 상기 기판(11)전면에 포토레지스트(17)를 도포한 후 이를 선택적으로 제거하여 기판(11)을 선택적으로 노출시킨다.

그리고 제1e도에 도시한 바와같이 상기 패터닝된 포토레지스트(17)를 마스크로하여 코드이온주입을 실시하여 인핸스먼트영역을 형성한다.

이때 주입되는 코드이온은 붕소(B)이다.

이어, 도면에 도시하지 않았지만 상기 게이트전극(13)을 포함한 기판(11)전면에 층간절연막을 증착하고 이를 선택적으로 제거한 후 메탈공정을 실시하면 종래 마스크롬 데이터 프로그램방법에 따른 공정을 완료한다.

그러나 상기와 같은 종래 마스롬 데이터 프로그래밍방법은 다음과 같은 문제점이 있었다.

게이트전극 형성전에 디플리션 이온주입을 실시하고 소오스/드레인 불순물영역 형성 후 인핸스먼트 이온주입을 실시하므로 공정수행에 따른 TAT가 증가하게 된다.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 공정수를 최소화하여 전체적으로 TAT를 단축시키는데 적당한 마스크롬 데이터 프로그래밍방법을 제공하는데 그 목적이 있다.

제1a도 내지 제1e도는 종래 마스크롬 데이터 프로그래밍방법을 나타낸 공정단면도.

제2a도 내지 제2e도는 본 발명의 마스크롬 데이터 프로그래밍방법을 나타낸 공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

21 : 반도체기판 22 : 필드산화막

23 : 게이트전극 24 : 게이트측벽

25 : 소오스불순물영역 26 : 공통 소오스/드레인불순물영역

26a : 드레인불순물영역 27 : 고온저압산화막

28 : BPSG 29 : 포토레지스트

30 : 금속

상기의 목적을 달성하기 위한 본 발명의 마스크롬 데이터 프로그래밍방법은 마스크롬의 데이터 프로그래밍에 있어서, 기판상에 측벽을 갖는 복수개의 게이트전극을 형성하고 상기 게이트전극의 양측 기판에 소오스/드레인불순물영역을 형성하는 공정과, 상기 게이트전극을 포함한 기판전면에 제1절연막을 형성하고 상기 제1절연막상에 제2절연막을 차례로 형성하는 공정과, 상기 복수개의 게이트전극중 선택적으로 일 게이트전극 및 그 양측의 기판에 형성된 소오스/드레인불순물영역이 노출되도록 상기 제1, 제2절연막을 패터닝하는 공정과, 상기 노출된 게이트전극 및 그 양측의 기판에 형성된 소오스불순물영역과 드레인불순물영역상에 금속을 증착하여 소오스불순물영역과 드레인불순물영역을 전기적으로 연결시키는 공정을 포함하여 이루어진다.

이하 본 발명의 마스크롬 데이터 프로그래밍방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.

제2a도 내지 제2e도는 본 발명의 마스크롬 데이터 프로그래밍방법을 나타낸 공정 단면도이다.

제2a도에 도시한 바와같이 반도체기판(21)에 활성영역과 필드영역을 정의하고 상기 필드영역에 필드산화막(22)을 형성한다.

상기 필드산화막(22)을 포함한 기판(21)전면에 문턱전압조절용 이온주입을 실시한 후 상기 필드산화막(22)를 포함한 기판(21)전면에 게이트전극용 다결정실리콘층을 형성한다.

이어, 상기 다결정실리콘층을 선택적으로 제거하여 상기 활성영역의 반도체기판(21)소정영역에 복수개의 게이트전극(23)들을 형성한다.

상기 게이트전극(23)들을 마스크로 이용하여 저농도의 LDD 이온주입을 실시하고 상기 게이트전극(23)을 포함한 기판(21)전면에 제1절연막을 증착한다.

그리고 상기 제1절연막을 에치백하여 상기 게이트전극(23)양측면에 게이트측벽(24)을 형성한다.

이어서, 제2b도에 도시한 바와같이 상기 게이트측벽(24)을 마스크로 이용하여 상기 활성영역의 반도체기판(21)내에 소오스/드레인 불순물 이온주입을 실시하여 소오스/드레인 불순물영역(25,26)을 형성한다.

여기서 상기 드레인불순물영역(26)은 공통소오스/드레인 불순물영역이다.

이어, 제2c도에 도시한 바와같이 상기 게이트전극(23)을 포함한 기판(21)전면에 고온저압산화막(HLD : High temperature Low pressure Depo-oxidation)(27)과, 층간절연막으로서 BPSG(Boron Phosphrus Silicate Glass)(28)를 차례로 증착한다.

이어서, 제2d도에 도시한 바와같이 상기 BPSG(28)상에 포토레지스트(29)를 도포하고 인핸스먼트영역이 될 부분이 포토레지스트(29)를 제거한다.

그리고 상기 포토레지스트(29)를 마스크로하여 상기 일 소오스/드레인 불순물영역(25,26)이 노출되도록 상기 BPSG(28)와 고온저압산화막(27)을 차례로 제거한다.

이어, 제2e도에 도시한 바와같이 상기 노출된 기판(21) 및 게이트전극(23)상에 알루미늄을 증착하여 메탈공정을 수행하면 상기 일 게이트전극(23)의 양측 기판(21)에 형성된 공통소오스/드레인불순물영역(26)과 드레인불순물영역(26a)이 상기 알루미늄에 의해 쇼트(short)되므로 항상 턴-온상태를 유지하는 인핸스먼트형 트랜지스터가 형성된다.

이때 상기 알루미늄에 의해 소오스불순물영역(25)과 공통소오스/드레인불순물영역(26)이 쇼트되지 않고 고온저압산화막(27)과 BPSG(28)에 둘러싸인 게이트전극(23) 및 소오스/드레인불순물영역(25,26)에 의해 디플리션형 트랜지스터가 구현된다.

이상 상술한 바와같이 본 발명의 마스크롬 데이터 프로그래밍방법은 다음과 같은 효과가 있다.

디플리션 및 인핸스먼트형 트랜지스터를 형성하기 위해 별도의 이온주입 공정이 필요치 않아 공정수를 최소화하므로 전체적인 TAT를 크게 단축할 수 있다.

Claims (3)

1. 마스크롬의 데이터 프로그래밍에 있어서, 기판상에 측벽을 갖는 복수개의 게이트전극을 형성하고 상기 게이트전극의 양측 기판에 소오스/드레인불순물영역을 형성하는 공정과, 상기 게이트전극을 포함한 기판전면에 제1절연막을 형성하고 상기 제1절연막상에 제2절연막을 차례로 형성하는 공정과, 상기 복수개의 게이트전극중 선택적으로 일 게이트전극 및 그 양측의 기판에 형성된 소오스/드레인불순물영역이 노출되도록 상기 제1, 제2절연막을 패터닝하는 공정과, 상기 노출된 게이트전극 및 그 양측의 기판에 형성된 소오스불순물영역과 드레인불순물영역상에 금속을 증착하여 소오스불순물영역과 드레인불순물영역을 전기적으로 연결시키는 공정을 포함하여 이루어짐을 특징으로 하는 마스크롬 데이터 프로그래밍방법.
2. 제1항에 있어서, 상기 제1절연막은 고온저압산화막이고 제2절연막을 BPSG임을 특징으로 하는 마스크롬 데이터 프로그래밍방법.
3. 제1항에 있어서, 상기 금속은 알루미늄인 것을 특징으로 하는 마스크롬 데이터 프로그래밍방법.