KR19980034149A - Atm 셀 맵핑장치 - Google Patents

Atm 셀 맵핑장치 Download PDF

Info

Publication number
KR19980034149A
KR19980034149A KR1019960052108A KR19960052108A KR19980034149A KR 19980034149 A KR19980034149 A KR 19980034149A KR 1019960052108 A KR1019960052108 A KR 1019960052108A KR 19960052108 A KR19960052108 A KR 19960052108A KR 19980034149 A KR19980034149 A KR 19980034149A
Authority
KR
South Korea
Prior art keywords
cell
state
data
atm
network
Prior art date
Application number
KR1019960052108A
Other languages
English (en)
Other versions
KR100200560B1 (ko
Inventor
정용근
Original Assignee
정장호
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신 주식회사 filed Critical 정장호
Priority to KR1019960052108A priority Critical patent/KR100200560B1/ko
Publication of KR19980034149A publication Critical patent/KR19980034149A/ko
Application granted granted Critical
Publication of KR100200560B1 publication Critical patent/KR100200560B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/112—Switch control, e.g. arbitration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM(Asyncronous Transfer Mode) 셀 맵핑장치에 관한 것으로, ATM 망을 TDM(Time Division Multiplex) 방식의 트렁크에 접속할 수 있도록 ATM 셀을 TDM 방식 트렁크에 맵핑하여 주도록 하는 ATM셀 맵핑장치에 관한 것이다.
존에 설비된 통신망을 전부 ATM 망으로 교체하는데 있어서는 막대한 비용이 소요되기 때문에 기존의 통신망과 ATM 망을 병행하여 운용해야 만이 경제적으로 고속 정보망을 구축할 수 있으나, 이와 같은 상황에도 불구하고 기존의 TDM 방식의 망과 ATM 망을 접속하여 주기위한 기술이 개발되어 있지 않음에 기인하여 고속 정보망을 구축하는 데에 있어서 장애요인으로 작용하고 있다.
본 발명은 ATM 셀을 TDM 방식 트렁크에 효율적으로 맵핑하므로 ATM 망을 TDM 방식의 트렁크에 접속할 수 있어 ATM망을 기존의 공중전화망에 접속하여 연동할 수 있게 된다.

Description

ATM 셀 맵핑장치
본 발명은 ATM(Asyncronous Transfer Mode) 셀 맵핑장치에 관한 것으로, 특히 ATM 망을 TDM(Time Division Multiplex) 방식의 트렁크에 접속할 수 있도록 ATM 셀을 TDM 방식 트렁크에 맵핑하여 주도록 하는 ATM셀 맵핑장치에 관한 것이다.
일반적으로 ATM 교환기는 각종 정보를 비동기 방식으로 교환하여 전달하므로 종래의 동기식 교환기에 비하여 정보의 전달 속도가 매우 빠르다는 장점이 있기 때문에 최근 고속 정보망에 적용하고자 하는 노력이 진행되고 있다.
그러나, 기존에 설비된 통신망을 전부 ATM 망으로 교체하는데 있어서는 막대한 비용이 소요되기 때문에 기존의 통신망과 ATM 망을 병행하여 운용해야 만이 경제적으로 고속 정보망을 구축할 수 있다.
이상과 같은 상황에도 불구하고 기존의 TDM 방식의 망과 ATM 망을 접속하여 주기위한 기술이 개발되어 있지 않음에 기인하여 고속 정보망을 구축하는 데에 있어서 장애요인으로 작용하고 있다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, ATM 셀을 TDM 방식 트렁크에 효율적으로 맵핑함으로써 ATM 망을 TDM 방식의 트렁크에 접속할 수 있도록 하는 ATM셀 맵핑장치를 제공하는데 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 특징은, 동작클럭(CL1), 망동기신호(CL2), 타임슬롯 동기클럭(CL3) 및 타임슬롯내의 비트동기클럭(CL4)을 인가받아 동작 타이밍을 제어하기 위한 상태신호를 발생하여 출력하는 상태 타이밍 발생부(12)와; 상기 상태 타이밍 발생부(12)로 부터의 상태신호에 따라 동작하여 셀 데이타 수신동작을 행하여 ATM망으로 부터 인가되는 셀 데이타를 읽어들여 해당 셀 데이타가 유효한지의 여부를 확인하여 유효한 셀 데이타이면 해당 셀 데이타를 수신하는 수신셀 제어부(16)와; 상기 상태 타이밍 제어부(12)로 부터의 상태신호에 따라 동작하여, 상기 수신셀 제어부(16)로부터 인가되는 셀 데이타를 제어신호에 의거하여 셀버퍼에 저장하고, 상기 셀버퍼의 데이타를 제어신호에 의거하여 읽어들여 출력하는 셀버퍼 억세스부(15)와; 상기 상태 타이밍 제어부(12)로 부터의 상태신호에 따라 동작하여, CPU로부터 인가받은 제어신호를 상기 셀버퍼 억세스부(15)에 인가하여 줌으로써 상기 셀버퍼 억세스부(15)의 셀버퍼에 대한 셀 데이타 입출력 동작을 제어하는 CPU억세스부(14)와; 상기 상태 타이밍 제어부(12)로 부터의 상태신호에 따라 동작하여 상기 셀버퍼 억세스부(15)로 부터 인가되는 데이타를 병렬로 출력하는 데이타 출력부(13)와; 상기 타임슬롯 동기클럭(CL3)과 타임슬롯내의 비트동기클럭(CL4)에 따라 동작하여, 상기 데이타 출력부(13)로부터 병렬로 인가되는 데이타를 직렬로 변환하여 TDM 트렁크측에 출력하는 병/직렬 변환부(11)를 포함하는데 있다.
이와 같은 구성에 의해, 본 발명은 ATM 셀을 TDM 방식 트렁크에 효율적으로 맵핑하므로 ATM 망을 TDM 방식의 트렁크에 접속할 수 있게 한다.
도1은 본 발명에 따른 ATM 셀 맵핑장치의 구성도.
도2는 도1에 도시된 상태 타이밍 발생부의 동작 상태를 나타낸 상태도.
도3은 본 발명 ATM 셀 맵핑장치에서의 입력 클럭과 데이타 송신 타이밍을 도시한 타이밍도.
도4는 본 발명에 적용된 셀 버퍼의 구조도.
도5는 ATM셀의 구조를 도시한 구조도.
*도면의 주요 부분에 대한 부호의 설명*
11 : 병/직렬 변환부 12 : 상태 타이밍 발생부
13 : 데이타 출력부 14 : CPU억세스부
15 : 셀버퍼 억세스부 16 : 수신셀 제어부
본 발명에 따른 ATM셀 맵핑장치(10)는 도1에 도시된 바와 같이 병/직렬 변환부(11), 상태 타이밍 발생부(12), 데이타 출력부(13), CPU억세스부(14), 셀버퍼 억세스부(15) 및 수신셀 제어부(16)를 구비하여 이루어 진다. 상태 타이밍 발생부(12)는 동작클럭(CL1), 망동기신호(CL2), 타임슬롯 동기클럭(CL3) 및 타임슬롯내의 비트동기클럭(CL4)을 인가받아 동작 타이밍을 제어하기 위한 상태신호를 발생하여 데이타 출력부(13), CPU억세스부(14), 셀버퍼 억세스부(15) 및 수신셀 제어부(16)측에 공급한다. 수신셀 제어부(16)는 상태 타이밍 발생부(12)로 부터의 상태신호에 따라 동작하여 셀 데이타 수신을 행함으로써 수신되는 셀 데이타를 읽어들여 해당 셀 데이타가 유효한지의 여부를 확인하여 유효한 셀 데이타이면 셀 데이타를 셀버퍼 억세스부(15)측에 출력한다. 셀버퍼 억세스부(15)는 상태 타이밍 제어부(12)로 부터의 상태신호에 따라 동작하여, 수신셀 제어부(16)로부터 인가되는 셀 데이타를 CPU억세스부(14)로 부터의 제어신호에 의거하여 외부 접속된 셀버퍼(도면에 도시하지 않음)에 저장하고, 셀버퍼의 데이타를 CPU억세스부(14)로 부터의 제어신호에 의거하여 읽어들여 데이타 출력부(13)에 출력한다. CPU억세스부(14)는 상태 타이밍 제어부(12)로 부터의 상태신호에 따라 동작하여, 외부 접속된 CPU(도면에 도시하지 않음)로부터 인가받은 제어신호를 셀버퍼 억세스부(15)에 인가하여 줌으로써 셀버퍼 억세스부(15)의 셀버퍼에 대한 셀 데이타 입출력 동작을 제어한다. 데이타 출력부(13)는 상태 타이밍 제어부(12)로 부터의 상태신호에 따라 동작하여 셀버퍼 억세스부(15)로 부터의 데이타를 병/직렬 변환부(11)측에 병렬로 출력한다. 병/직렬 변환부(11)는 외부로부터 인가되는 타임슬롯 동기클럭(CL3)과 타임슬롯내의 비트동기클럭(CL4)에 따라 동작하여, 데이타 출력부(13)로부터 병렬로 인가되는 데이타를 직렬로 변환하여 TDM 트렁크측에 출력한다.
이상과 같이 이루어진 본 발명의 ATM셀 맵핑장치(10)는 다음과 같이 동작한다.
상태 타이밍 발생부(12)는 상태신호를 출력함으로써 데이타 출력부(13), CPU억세스부(14), 셀버퍼 억세스부(15) 및 수신셀 제어부(16)의 동작을 제어하여 ATM셀 맵핑장치(10)의 전반적인 동작을 제어하는데, 도2에 도시된 바와 같이 6가지 상태(ST1∼ST6)의 천이에 의거하여 제어한다. 즉, 상태 타이밍 발생부(12)는 리셋상태(ST1), 초기상태(ST2), 아이들 상태(ST3), 데이타 출력 상태(ST4), 셀입력상태(ST5) 및 CPU억세스상태(ST6)를 순서대로 천이하면서 해당 상태에 대응하는 상태신호를 출력하여 데이타 출력부(13), CPU억세스부(14), 셀버퍼 억세스부(15) 및 수신셀 제어부(16)의 동작을 제어한다. 또한, 상태 타이밍 발생부(12)는 자체에 타임슬롯을 카운팅하기 위한 카운터를 구비하여 도3에 나타낸 망동기신호(CL2)의 b지점에서 카운터를 초기화하고 타임슬롯 동기클럭(CL3)의 a지점에서 카운터의 카운팅값을 증가시키면서 타임슬롯(T/S)에 대응하여 상태신호를 출력한다. 한편, 셀버퍼 억세스부(15)에 접속되는 셀버퍼는 ATM망으로부터 수신셀 제어부(16)를 통해 수신되는 셀을 저장하는데, 도4에 도시된 바와 같이 구성되고 각 타임슬롯당 1개의 버퍼가 할당되며, 1개의 버퍼에는 2개의 셀이 저장된다.
본 발명의 동작을 도2의 상태도에 의거하여 설명하면 다음과 같다. 먼저, 리셋신호가 0으로 되면 리셋상태(ST1)로 되어 상태 타이밍 발생부(12)는 모든 상태신호의 출력을 비활성상태로 만들며, 이 리셋상태(ST1)에서 리셋신호가 1로 되면 초기상태(ST2)로 천이한다. 초기상태(ST2)에서 상태 타이밍 발생부(12)는 셀버퍼 억세스부(15)에 상태신호를 출력하여 셀버퍼 억세스부(15)에 의해 도4에 나타낸 셀버퍼의 유효비트(V)를 0으로 셋팅하여 셀버퍼를 초기화시키고, 이 동작이 완료되면 아이들 상태(ST3)로 천이한다. 그리고, 아이들 상태(ST3)에서 상태 타이밍 발생부(12)는 모든 상태신호의 출력을 비활성상태로 만들고, 도3에 나타낸 타임슬롯 동기클럭(CL3)이 0에서 1로 바뀌는 a시점에서 데이타 출력상태(ST4)로 천이한다. 또한, 데이타 출력상태(ST4)에서 상태 타이밍 발생부(12)는 상태신호를 출력하여, 데이타 출력부(13)가 해당 타임슬롯의 도4에 나타낸 셀퍼버의 유효비트(V)를 읽어 그 값이 1이면 셀버퍼에서 셀버퍼 식별자(CBID)와 판독 세그먼트 비트(RDSEG) 및 포인터(PTR)를 읽어 해당 값이 지시하는 유효데이타(Payload)를 읽어서 병렬로 병/직렬 변환부(11)측에 출력한후 포인터(PTR)가 길이비트(LENGTH)와 같으면 판독 세그먼트 비트(RDSEG)를 반전시키고 포인터(PTR)를 초기화하게 하고, 이와 같은 동작이 모두 완료되면 셀입력상태(ST5)로 천이하며, 만약 유효비트(V)가 0이면 위의 동작을 거치지 않고 바로 셀입력상태(ST5)로 천이한다. 한편, 셀입력상태(ST5)에서 상태 타이밍 발생부(12)는 상태신호를 출력하여, 수신셀 제어부(16)가 도5와 같은 셀의 가상채널 식별자(VCI)에 해당하는 셀버퍼의 셀버퍼 식별자(CBID)와 기록 세크먼트 비트(WRSEG)를 읽어 해당 값이 지시하는 셀버퍼 영역에 ATM망으로 부터의 셀을 데이타를 유효데이타 영역(Payload 0∼47)에 기록하고 기록 세그먼트 비트(WRSEG)를 반전시키게 한후 CPU억세스상태(ST6)로 천이한다. 그후, CPU억세스상태(ST6)에서 상태 타이밍 발생부(12)는 상태신호를 출력하여, CPU억세스부(14)가 CPU로부터 인가되는 칩선택신호(CPU_CS)가 0이면 칩선택신호(CPU_CS), 기록신호(CPU_RW), 데이타(CPU_DATA) 및 어드레스신호(CPU_ADDR)들을 셀버퍼 억세스부(15)에 출력하여 셀버퍼 억세스부(15)에 의해 셀퍼버측에 칩선택신호(RCB_CS), 기록신호(RCB_RW), 데이타(RCB_DATA) 및 어드레스신호(RCB_ADDR)들 로서 맵핑되게 하고, 이와 같은 동작이 완료되면 CPU억세스부(14)가 완료신호(CPU_DONE)를 1로 CPU측에 출력하여 CPU버스 사이클이 종료되었음을 CPU에게 알려주고 아이들 상태(ST3)로 천이한다. 이상과 같은 아이들 상태(ST3)로부터 CPU억세스상태(ST6) 까지의 동작은 도3에 도시된 타임슬롯 동기클럭(CL3)의 a시점을 기준으로하여 반복된다. 한편, 상술한 바와 같이 셀버퍼 억세스부(15)는 상태 타이밍 발생부(12)로 부터의 상태신호에 따라 셀버퍼의 억세스를 중재하는 바, 데이타 출력상태(ST4)에서는 데이타 출력부(13)에게, 셀입력상태(ST5)에서는 수신셀 제어부(16)에게, CPU억세스상태(ST6)에서는 CPU억세스부(14)에게 셀버퍼의 억세스를 중재하여 준다.
이상 설명한 바와 같이, 본 발명은 ATM 셀을 TDM 방식 트렁크에 효율적으로 맵핑하므로 ATM 망을 TDM 방식의 트렁크에 접속할 수 있어 ATM망을 기존의 공중전화망에 접속하여 연동할 수 있게 된다.

Claims (1)

  1. 동작클럭(CL1), 망동기신호(CL2), 타임슬롯 동기클럭(CL3) 및 타임슬롯내의 비트동기클럭(CL4)을 인가받아 동작 타이밍을 제어하기 위한 상태신호를 발생하여 출력하는 상태 타이밍 발생부(12)와; 상기 상태 타이밍 발생부(12)로 부터의 상태신호에 따라 동작하여 셀 데이타 수신동작을 행하여 ATM망으로 부터 인가되는 셀 데이타를 읽어들여 해당 셀 데이타가 유효한지의 여부를 확인하여 유효한 셀 데이타이면 해당 셀 데이타를 수신하는 수신셀 제어부(16)와; 상기 상태 타이밍 제어부(12)로 부터의 상태신호에 따라 동작하여, 상기 수신셀 제어부(16)로부터 인가되는 셀 데이타를 제어신호에 의거하여 셀버퍼에 저장하고, 상기 셀버퍼의 데이타를 제어신호에 의거하여 읽어들여 출력하는 셀버퍼 억세스부(15)와; 상기 상태 타이밍 제어부(12)로 부터의 상태신호에 따라 동작하여, CPU로부터 인가받은 제어신호를 상기 셀버퍼 억세스부(15)에 인가하여 줌으로써 상기 셀버퍼 억세스부(15)의 셀버퍼에 대한 셀 데이타 입출력 동작을 제어하는 CPU억세스부(14)와; 상기 상태 타이밍 제어부(12)로 부터의 상태신호에 따라 동작하여 상기 셀버퍼 억세스부(15)로 부터 인가되는 데이타를 병렬로 출력하는 데이타 출력부(13)와; 상기 타임슬롯 동기클럭(CL3)과 타임슬롯내의 비트동기클럭(CL4)에 따라 동작하여, 상기 데이타 출력부(13)로부터 병렬로 인가되는 데이타를 직렬로 변환하여 TDM 트렁크측에 출력하는 병/직렬 변환부(11)를 포함하는 것을 특징으로 하는 ATM셀 맵핑장치.
KR1019960052108A 1996-11-05 1996-11-05 Atm 셀 맵핑장치 KR100200560B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960052108A KR100200560B1 (ko) 1996-11-05 1996-11-05 Atm 셀 맵핑장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960052108A KR100200560B1 (ko) 1996-11-05 1996-11-05 Atm 셀 맵핑장치

Publications (2)

Publication Number Publication Date
KR19980034149A true KR19980034149A (ko) 1998-08-05
KR100200560B1 KR100200560B1 (ko) 1999-06-15

Family

ID=19480823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052108A KR100200560B1 (ko) 1996-11-05 1996-11-05 Atm 셀 맵핑장치

Country Status (1)

Country Link
KR (1) KR100200560B1 (ko)

Also Published As

Publication number Publication date
KR100200560B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
CA1147865A (en) Message interchange system among microprocessors connected by a synchronous transmitting means
RU2194367C2 (ru) Устройство и способ сегментации и повторной сборки трафика с постоянной скоростью передачи битов в сети с асинхронным переносом информации
US4551583A (en) Control signal transmission system for key telephone system
US4720828A (en) I/o handler
KR19980034149A (ko) Atm 셀 맵핑장치
US5910953A (en) ATM interface apparatus for time-division multiplex highways
JP2703377B2 (ja) バッファ装置
KR20030013673A (ko) 데이터 전송 속도 변환 장치
JP2000032575A (ja) Ｔｏｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変換装置及びその方法
KR960000130B1 (ko) 다중가입자 접속시의 전송속도차 보상 회로
KR100282406B1 (ko) 에이티엠 셀 변환 시스템에서 톤과 디티엠에프스위칭 장치 및방법
KR100313933B1 (ko) 데이터전송제어장치
KR100246534B1 (ko) 교환시스템의 에이티엠셀 변환장치
KR20020052628A (ko) 전자 교환기에서 데이터 전송 속도 변환 장치
JP2770375B2 (ja) 伝送遅延位相補償回路
KR100448088B1 (ko) 클럭 포워딩 회로
JP2968781B1 (ja) Ａｔｍセル多重回路
KR0122879Y1 (ko) 캐스케이드에서의 직렬데이타 송수신 장치
KR950013130B1 (ko) 뱅크 메모리를 이용한 고속 대용량 데이타 수집장치
KR100350465B1 (ko) 선입선출 메모리를 이용한 동기화 장치 및 방법
KR0129610B1 (ko) 고정속도 셀 데이터 송수신장치
KR100295745B1 (ko) 에이티엠통신단말의비디오데이터송신장치
KR100258071B1 (ko) 4 채널을 다중화하기 위한 유티오피아이에이 인터페이스용 읽기제어 신호 발생회로
KR100416506B1 (ko) 전송속도가 상이한 유토피아 인터페이스를 정합하기 위한장치
KR100208285B1 (ko) 비동기식 하이레벨 데이타 링크제어 데이타 송수신 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120220

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee