KR19980032836A - 캐소드 페데스탈의 ｄｃ 전위를 능동적으로 제어하기 위한 장치 및 그 방법 - Google Patents

캐소드 페데스탈의 ｄｃ 전위를 능동적으로 제어하기 위한 장치 및 그 방법 Download PDF

Info

Publication number
KR19980032836A
KR19980032836A KR1019970052682A KR19970052682A KR19980032836A KR 19980032836 A KR19980032836 A KR 19980032836A KR 1019970052682 A KR1019970052682 A KR 1019970052682A KR 19970052682 A KR19970052682 A KR 19970052682A KR 19980032836 A KR19980032836 A KR 19980032836A
Authority
KR
South Korea
Prior art keywords
peak
voltage
cathode
pedestal
potential
Prior art date
Application number
KR1019970052682A
Other languages
English (en)
Other versions
KR100487823B1 (ko
Inventor
리챠드 레이몬드메트
마무드 다히민
폴이. 루스처
시아막 사리미안
마크 스티븐콘트레라스
Original Assignee
조셉제이.스위니
어플라이드머티어리얼스,인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉제이.스위니, 어플라이드머티어리얼스,인코포레이티드 filed Critical 조셉제이.스위니
Publication of KR19980032836A publication Critical patent/KR19980032836A/ko
Application granted granted Critical
Publication of KR100487823B1 publication Critical patent/KR100487823B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T279/00—Chucks or sockets
    • Y10T279/23—Chucks or sockets with magnetic or electrostatic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Jigs For Machine Tools (AREA)

Abstract

본 발명은 반도체 웨이퍼 처리 시스템에서 캐소드 페데스탈의 DC 전위를 능동적으로 제어하기 위한 장치 및 그 방법에 관한 것이다. 상기 장치는 RF 필터를 통해 캐소드 페데스탈에 결합되는 가변 DC 전력 공급원을 포함한다. 상기 가변 DC 전력 공급원은 캐소드 바이어스 제어 유니트, 예를 들어 컴퓨터 또는 다른 제어 회로에 의해 능동적으로 제어된다. 상기 캐소드 바이어스 제어 유니트는 조작자 조절가능한 제어 신호, 예를 들어 가감 저항기 만큼 간단하게 될 수 있다. 그러나, DC 전력 공급원의 더욱 정확한 제어를 위하여 피드백 회로가 캐소드 페데스탈상의 피크 대 피크 전압에 비례하는 제어 신호를 발생하는데 사용된다. 상기 페데스탈에 대한 DC 바이어스의 응용은 웨이퍼와 캐소드 사이의 DC 전위 차이를 감소시키고, 그결과 웨이퍼로부터 페데스탈로의 아킹을 방지한다.

Description

캐소드 페데스탈의 ＤＣ 전위를 능동적으로 제어하기 위한 장치 및 그 방법
본 발명은 반도체 웨이퍼 처리 장비에 관한 것으로서, 특히 반도체 웨이퍼 처리 시스템에서 제품을 지지하는데 사용되는 캐소드 페데스탈의 전위를 능동적으로 제어하는 장치 및 그 방법에 관한 것이다.
정전기 척은 컴퓨터 그래픽 플로터로 종이 한 장을 홀딩하는 것으로부터 반도체 제조 공정 챔버내에서 반도체 웨이퍼를 홀딩하는 것까지 여러 가지 응용에서 제품을 홀딩하는데 사용된다. 정전기 척이 디자인에서 변경되라도, 이들은 제품과 전극 각각에 반대 극성 전하를 생성하도록 모두 척내의 하나 이상의 전극에 전압을 인가하는 원리에 기초하고 있다. 반대로 극성화된 전하 사이의 정전기 흡인력은 척에 대항하여 제품을 당기게 되고, 그결과 제품을 유지하고 있다.
반도체 웨이퍼 처리 장비에서, 정전기 척은 처리동안 지지용 페데스탈로 웨이퍼를 클램핑하기 위해 사용된다. 지지용 페데스탈은 에칭 또는 화학 기상 증착(CVD) 응용에 사용된 바와 같은 전극과 흡열부 둘다를 형성할 수 있다. 그러나, 더욱 전형적으로 척 전극은 페데스탈로부터 분리된다. 특히, 정전기 척은 도전 페데스탈 베이스를 커버하는 유전체 재료층을 가진다. 유전체층상에 전극이 있으며, 전극상에는 제 2 유전체층이 있다. 제 2 유전체층의 상부 표면은 웨이퍼 지지용 표면을 형성한다. 단극 정전기 척에서, 전압은 일부의 내부 챔버 접지 기준에 관련한 단일 전극에 인가된다. 정전기력은 클램핑되어 있는 웨이퍼와 정전기 척 사이에 형성된다. 플라즈마 발생을 용이하게 하기 위하여, RF 전력은 정전기 척을 지지하는 도전 페데스탈(캐소드)에 공급된다. 애노드는 반응 챔버(예를 들면, 챔버 벽)에 배치되는 접지된 전극이다. 사염화탄소(CF4)와 같은 처리 가스가 챔버에 존재하는 동안 애노드와 캐소드에 RF 전력을 인가함으로써, 플라즈마가 형성된다. 웨이퍼에 근접하게 발생된 플라즈마는 다소의 전압 강하가 클램핑되어 있는 웨이퍼와 기준 전극 둘다에 형성하는 플라즈마 덮개에 걸쳐 발생하더라도 다시 웨이퍼를 접지에 접속한다. 플라즈마가 도전 기준 경로를 형성하는 정전기 척 응용에서, 웨이퍼는 플라즈마에 의해 자기 바이어싱되고 척 전극은 DC 전력 공급원에 의해 바이어싱된다. 결국, 전극과 자기 바이어싱된 웨이퍼 사이의 전위 차이는 반대로 극성화된 전하가 웨이퍼 후면에 축적되도록 한다. 이와같이, 웨이퍼는 쿨롱력에 의해 척 표면상에 유지된다. 때때로, 캐소드 페데스탈과 웨이퍼 사이의 전압 차이는 방전 또는 아크를 유도하기에 충분히 크게 될 수 있다. 결국, 오염물, 예를 들어 페데스탈로부터의 알루미늄 미립자는 공정 챔버로 방출되어 페데스탈 및/또는 웨이퍼가 손상될 수 있다.
방전을 방지하는 한 해결책은 플라즈마와 접촉하고 페데스탈에 전기적으로 접속되는 웨이퍼 주변 둘레에 전극을 배치하는 것이다. 상기 전극은 통상 웨이퍼의 주변 둘레에 분포되는 실리콘 카바이드 핀의 형태로 있다. 상기 핀을 사용하여, 상기 플라즈마 전압은 페데스탈에 접속되어 플라즈마 페데스탈에 캐소드 페데스탈을 바이어싱한다. 이와같이, 상기 웨이퍼와 페데스탈 사이의 전압 차이가 실질적으로 감소되어 아킹이 방지될 수 있다. 그러나, 상기 실리콘 카바이드 핀의 사용은 예를 들어 핀이 플라즈마에 의해 소모되어 처리 챔버내에 오염물을 생성한다. 또한, 상기 소모는 핀을 자주 교체하도록 한다. 부가적으로, 상기 핀은 플라즈마 불균일도를 초래하고 에칭 속도가 5 퍼센트 감소한다.
본 발명의 목적은 웨이퍼와 캐소드 페데스탈사이의 전위 차이를 최소화하도록 캐소드 페데스탈상의 DC 바이어스 전압을 능동적으로 제어하는 장치 및 부수적 방법을 제공하는 것이다.
도 1은 본 발명의 간략화된 블록도.
도 2는 도 1의 블록도 중 DC 바이어스 제어 회로의 상세 블록도.
도 3은 정전기 척에 인가된 척킹 전압, 캐소드 페데스탈에 결합된 RF 전력의 진폭 및 인가된 DC 신호의 진폭을 나타내는 그래프.
* 도면의 주요 부분에 대한 부호의 설명 *
102 : 능동 바이어스 제어 회로 108 : 캐소드 페데스탈
116 : RF 필터 118 : DC 전력 공급원
126 : 캐소드 바이어스 제어 유니트 128 : 가변 DC 전압 전력 공급원
종래 기술과 관련된 단점은 본 발명에 의해 극복된다. 본 발명은 RF 필터를 통해 플라즈마 증진된 반도체 웨이퍼 처리 시스템의 캐소드 페데스탈에 결합되는 가변 DC 전력 공급원이다. 상기 가변 DC 전력 공급원은 캐소드 바이어스 제어 유니트에 의해 발생된 제어 신호에 의해 능동적으로 제어된다. 상기 캐소드 바이어스 제어 유니트는 간단한 조작자 조절가능 전압 제어 장치, 예를 들면 가감 저항기가 될 수 있다. 그러나, DC 전력 공급원의 더욱 정밀한 제어를 위하여 웨이퍼에 자기-바이어스 전압 진폭의 표시에 비례하는 제어 신호를 발생하는 피드백 회로가 사용된다. 임의 상기 표시는 캐소드 페데스탈상의 피크 대 피크 전압이다.
본 발명의 바람직한 실시예에서, 본 발명은 페데스탈상의 피크 대 피크 전압(Vpp)을 모니터링하고, 상기 페데스탈상의 피크 대 피크 전압의 진폭에 응답하여 제어 신호를 생성하고, 상기 웨이퍼로부터 캐소드 페데스탈까지의 아킹을 방지하는 DC 레벨로 RF 전력을 바이어싱하는 DC 전압을 상기 페데스탈에 인가하도록 가변 DC 전력 공급원을 조절한다. 상기 방법은 수동으로 수행될 수 있지만, 피드백 회로 또는 프로그램된 컴퓨터를 사용하여 더욱 효가적으로 수행된다.
도 1은 반도체 웨이퍼 처리 시스템에 사용된 바와 같은 일반적 정전기 척 장비와 관련하여 사용되는 본 발명의 블록도를 도시한다. 특히, 본 발명은 일반적 RF 전력 제어 회로(104)와 관련하여 동작하는 캐소드 페데스탈(108)에 결합되는 능동 바이어스 제어 회로(100)이다. 제품을 페데스탈상에 수용하기 위하여, 정전기 척(ESC)(102)은 상기 캐소드 페데스탈(108)상에 부착된다. 상기 정전기 척은 일반적으로 상기 캐소드 페데스탈(108)에 증착된 또는 접착에 의해 부착된 유전체층을 포함한다. 상기 척은 상기 유전체층내에 매립된 하나 이상의 전극(112)을 추가로 포함한다. 도 1에서, 반도체 웨이퍼(114)는 유전체층의 표면그(110)상에 안착되는 것으로 도시된다. 상기 정전기 척의 전극(112)은 ESC 전극 전력 공급원(106)에 결합된다. 상기 ESC 공급원(106)은 RF 필터(116)에 결합된 DC 전력 공급원(118)을 포함한다. 사용중, 플라즈마가 상기 웨이퍼상의 챔버내에 형성될 때, 상기 플라즈마는 공칭 DC 값으로 상기 웨이퍼를 자기 바이어싱한다. 그후에, 상기 DC 전력 공급원(118)은 전극(112)에 RF 필터(116)를 통해 전압을 인가한다. 웨이퍼상의 전극 전압과 자기 바이어스 전압 사이의 전위 차이는 웨이퍼의 하부면과 유전체 표면상에 축적되는 반대로 대전된 미립자를 초래하고, 이런 축적되는 전하는 웨이퍼와 정전기 척사이에 흡인력을 형성한다. 결과적으로, 상기 웨이퍼는 척 표면상에 정전적으로 유지된다.
반응 챔버내에 플라즈마를 형성하기 위하여 RF 신호는 챔버 볼륨에 인가됨에 틀림없다. 상기 RF 전력은 도전적 캐소드 페데스탈과 RF 전력 제어 회로(104)를 통해 인가된다. 상기 RF 전력 제어 회로(104)는 RF 정합 네트워크(122)를 통해 상기 캐소드 페데스탈에 결합되는 RF 전력 공급원(120)을 포함한다.
상기 능동 바이어스 제어 회로(100)는 캐소드 바이어스 제어 유니트(126), 가변 DC 전력 공급원(128)(고전압 DC 대 DC 변환기), 및 RF 필터(130)를 포함한다. 상기 가변 DC 전압 전력 공급원(132)으로부터의 DC 전압은 상기 RF 필터(130)를 통해 상기 캐소드 페데스탈에 결합된다. 상기 가변 DC 전력 공급원(128)에 의해 발생된 가변 DC 전압의 진폭은 경로(132)상의 제어 신호에 의해 제어된다. 이런 제어 신호는 특정 입력 신호에 응답하여 상기 캐소드 바이어스 제어 유니트(126)에 의해 발생된다. 상기 입력 신호는 사용자가 아킹을 방지하도록 상기 캐소드 페데스탈에 인가되는 DC 바이어스 전압을 조절할 수 있도록 전압 소스에 접속된 가감 저항기와 같을 정도로 간단하게 될수 있다. 그러나, 전형적으로 상기 제어 입력 신호는 상기 캐소드 페데스탈과 웨이퍼 사이의 전압 차이의 진폭을 표시하는 신호이다. 하나의 상기 표시는 상기 캐소드 페데스탈에 대한 피크 대 피크 전압이다. 상기 신호는 RF 프로브(124)(예를 들면, 용량성 프로브)에 의해 발생될 수 있다. 상기 RF 프로브에 의해 생성된 신호를 사용하여, 상기 바이어스 제어 유니트(126)는 상기 가변 DC 전력 공급원이 웨이퍼 처리 결과와 같이 웨이퍼상에 축적되는 양전압을 보상하는 음전압을 인가되도록 제어 신호를 발생한다.
도 2는 도 1의 캐소드 바이어스 제어 회로(100)의 상세한 블록도를 도시한다. 상기 캐소드 바이어스 제어 회로(100)는 RF 프로브(124), 감쇠기(200), RF 대 DC 변환기(210) 및 전송 함수 발생기(214)를 포함한다. 추가 부품은 전력 구동 유니트(216), 릴레이(218), 고전압 모듈(220), RF 필터(130), DC 전압 프로브(222), 인터록 제어 시스템(224) 및 시스템 RF 인터록(226)을 포함한다.
상기 감쇠기(200)는 상기 프로브(124)로부터 상기 RF 대 DC 변환기(210)에 의해 취급될 수 있는 신호 레벨로 결합되는 상기 RF 신호의 진폭을 감소하도록 기능한다. 상기 RF 프로브(124)는 대략 200 대 1의 계수만큼 신호 세기를 감소시키는 용량성 프로브이다. 감쇠기는 저항성 분할기 네트워크로서 배열된 하나의 감쇠기에 대해 2.5가 되는 상기 프로브에 결합된다. 상기 감쇠기는 킬로볼트 레벨당 1볼트로 상기 RF 신호를 나타내는 상기 RF 대 DC 변환기(210)에 신호를 공급한다.
상기 RF대 DC 변환기(210)는 피크 대 피크 전압 검출기(212)와 교정 증폭기(208)를 포함한다. 상기 피크 대 피크 전압 검출기(212)는 상기 감쇠기의 출력으로 상기 RF 신호의 피크 대 피크 전압을 나타내는 DC 값을 발생한다. 상기 피크 대 피크 전압 검출기(212)는 양 피크 검출기(202), 음 피크 검출기(204) 및 차동 증폭기(206)를 포함한다. 상기 양 피크 검출기(202)는 RF 신호의 양 진폭을 표시하는 DC 전압을 제공한다. 유사하게, 상기 음 피크 검출기는 RF 신호의 음 진폭을 표시하는 음 DC 전압을 제공한다. 피크 검출을 제공하기 위한 하나의 간단한 기술은 검출될 양 또는 음 전압중 어느하나를 선택하는(상기 신호를 정류하는) 다이오드를 통해 RF 신호를 통과시킨 다음에 다이오드 신호를 캐패시터에 결합하는 것이다. 상기 캐패시터는 다이오드에 의해 검출된 값과 동등한 최대값으로 충전될 것이다. 상대적으로 높은 저항값 증식 저항기는 전형적으로 특정 시기의 시간에 걸쳐 전하를 방출하도록 캐패시터 양단에 결합된다. 이와같이, 상기 피크 검출기는 RF 신호의 진폭을 추적할 것이다.
상기 양 피크 검출기(202)의 출력은 상기 차동 증폭기(206)의 양 입력 단자에 결합된다. 유사하게 상기 음 피크 검출기(204)는 상기 차동 증폭기(206)의 음 입력 단자에 결합된다. 상기 차동 증폭기의 출력은 (양 피크 검출기 전압) - (음 피크 검출기 전압)을 나타낸다. 이와같이, 상기 DC 값은 RF 프로브에 의해 검출된 바와 같은 피크 대 피크 전압을 나타낸다. 전형적으로, 상기 피크 대 피크 전압은 상기 캐소드에 결합된 2킬로볼트 RF 전력 레벨에 대해 대략 4볼트이다.
상기 차동 증폭기(200)의 출력은 상기 전송 함수 발생기(214)에 결합된다. 상기 발생기(214)는 상기 고전압 모듈(220)의 출력을 최종적으로 제어하는데 사용되는 상기 DC 공급원 제어 신호(136)를 생성하도록 상기 피크 대 피크 전압 값을 처리한다. 경로(136)상의 제어 신호는 일반적으로 0 내지 3 킬로볼트의 DC 대 DC 변환기 출력을 제어하도록 0 내지 12 볼트로 변화한다.
상기 전송 함수 발생기(210)는 피크 대 피크 전압의 진폭을 단순히 추적하여 간단히 피크 대 피크 전압의 스케일 버전이 되는 제어 신호를 발생할 수 있다. 그러나, 실험 데이터는 챔버 기하학적 형태에 의존하는 RF 피크 대 피크 전압의 함수로서 웨이퍼상의 DC 바이어스의 스케일링 때문에 피크 대 피크 전압 또는 DC 값으로 직접 유도된 전압을 간단히 처리하는 시스템은 웨이퍼상에 축적되는 DC 바이어스 추적에 부정확하다.
결론적으로, 상기 전송 함수 발생기(210)는 상기 피크 대 피크 전압에 응답하여 만족스럽게 제어된 DC 제어 신호를 생성한다. 상기 사용된 특별한 전송 함수는 캐소드에 결합된 RF 신호의 피크 대 피크 전압을 웨이퍼가 처리동안 대전되는 DC 바이어스 전압과 비교함으로써 실험 데이터로부터 얻어진다. 이런 값사이의 관계는 어플라이드 머티어리얼스, 인코포레이티드사에 의해 제조된 MxP+ 산화물 에칭 챔버에서 수행된 전형적 처리에 대해 실질적으로 선형이 된다는 것을 알 수 있다. 이런 선형 관계는 상기 피크 대 피크 전압에 응답하여 제어 신호를 생성하는 선형식를 전개하는데 사용되어진다. 상기 제어 신호를 전개하는데 사용되는 전송 함수는 - (Vpp/2) × 1.43 - 5.05이며, 여기에서 Vpp는 상기 교정 증폭기(208)의 출력에서의 피크 대 피크 전압이다. 이런 식은 연산 증폭기를 사용하는 선형 회로에 의해 이행될 수 있다. 이런 전송 함수는 챔버 기하학적 형태에 의존하고 이미 참조된 시스템외의 챔버에 적용될 때 형태가 변경될 수 있다. 피크 대 피크 전압 : 웨이퍼 바이어스 전압의 관계가 전형적으로 선형일지라도, 상기 기울기의 진폭은 플라즈마 온도와 플라즈마 밀도 뿐만아니라 플라즈마를 발생하는데 사용된 기스의 화학작용으로 변화할 것이다. 더욱이, 자연적으로 음전성이 되는 일부 가스는 비선형 DC 바이어스 제어 신호를 요구할 수 있다.
상기 제어 신호는 상기 고전압 모듈(220)(DC 대 DC 변환기)을 제어하는 전력 구동 유니트(216)에 결합된다. 상기 전력 구동 유니트(216)는 전송 함수 발생기로부터의 출력을 고전압 모듈에 의해 사용되는 고전력 제어 신호로 변환한다. 상기 고전압은 RF 필터(130)를 통해 상기 캐소드(108)에 결합된다.
릴레이(218)는 상기 전력 구동 유니트와 고전압 모듈사이에 배치된다. 상기 릴레이는 상기 인터록 제어 시스템(224)에 의해 발생된 제어 신호에 응답하여 고전압을 선택적으로 해제할 수 있는 안전 장치를 형성한다. 상기 인터록 제어 시스템은 상기 릴레이(218)의 작동 및 해제를 제어한다.
상기 DC 전압 프로브(222)는 상기 캐소드에 인가된 DC 바이어스 전압의 진폭을 모니터링하도록 상기 캐소드(108)에 결합된다. 상기 프로브(222)는 상기 인터록 제어 시스템(224)에 결합된다. 또한 상기 인터록 제어 시스템은 상기 RF 대 DC 변환기(210), 상기 전력 구동 유니트(216), 및 시스템 RF 인터록(226)에 결합된다. 상기 인터록 제어 시스템(224)은 상기 바이어스 제어 회로의 동작 상태를 결정하도록 이런 부품들을 모니터링한다. 예를 들면, 상기 시스템 RF 인터록(226)은 특정 안전 인터록이 작동할때를 결정한다. 상기 인터록은 캐소드가 사람에 노출되게 개방되어 있는 챔버를 포함한다. 이와같이, 상기 인터록 제어 시스템은 고전압을 해제하도록 상기 릴레이를 개방 위치로 전환한다. 부가적으로, 상기 Vpp와 전력 구동 유니트를 모니터링함으로써 상기 시스템(224)은 RF 전력이 캐소드에 인가될때를 식별한다. 다음에 상기 시스템은 그것의 진폭이 미리 정의된 창, 예를 들어 상한 및 하한 전압 임계값내에 있다는 것을 보증하도록 DC 전압 프로브 측정을 체크한다. 상기 창 범위에 있지않다면 아킹이 발생할 것이다. 그러므로, 표시기 램프(LED)는 아킹용 전위를 표시하도록 조명되고 상기 릴레이는 고전압을 해제하도록 개방 위치로 전환된다.
본 발명의 상기 실시예가 하드웨어 수행으로서 개시되더라도, 본 기술 분야의 숙련된 당업자는 본 발명이 부분적으로 또는 전체적으로 컴퓨터에서 실행되는 소프트웨어 루틴으로서 수행될 수 있다고 이해할 것이다.
도 3은 도 1의 정전기 척(102)과 캐소드 페데스탈(108)에 인가되는 전압을 도시한다. 상기 도 3의 그래프(300)는 정전기 척에 인가된 전압과 페데스탈에 인가된 전압을 나타내는 수직 축(302)를 포함한다. 또한 상기 그래프는 시간(초)을 나타내는 수평축(304)을 포함한다. 상기 공칭 인가된 척 전압은 곡선(306)으로서 도시된 바와같이 대략 1600볼트이다. 상기 척킹 전압이 인가된후, 상기 RF 순방향 전력 - 반사된 전력은 척킹 전압의 적용후 단락 시간을 일으키기 시작한다. 상기 RF 전력의 발생에 응답하여, 상기 가변 DC 전력 공급원은 상기 웨이퍼상에 축적된 임의 DC 전압을 보상하도록 상기 캐소드 페데스탈에 음전압을 인가하기 시작한다. 상기 DC 바이어스 전압은 곡선(310)으로서 도시된다. 이런 곡선은 전송 하수에 의해 제어된 바와 같은 만족스럽게 한정된 경로(영역 312)를 따라 발생한다. 상기 결과는 아킹이 방지되도록 웨이퍼와 페데스탈 사이의 전위 차이 감소 해결책이다. 더욱이, 본 발명의 사용은 플라즈마내에 노출되는 소모성 실리콘 카바이드 핀의 사용을 중단한다. 이와같이, 본 발명은 핀의 소모로부터 초래하는 오염물을 제거하고 개선된 에칭 속도와 산화물 게이트 손상에 대해 감소된 전위를 초래하여 플라즈마 균일도를 개선시킨다.
이상에서는 본 발명의 양호한 일 실시예에 따라 본 발명이 설명되었지만, 첨부된 청구 범위에 의해 한정되는 바와 같은 본 발명의 사상을 일탈하지 않는 범위 내에서 다양한 변형이 가능함은 본 발명이 속하는 기술 분야의 당업자에게는 명백하다.
웨이퍼와 페데스탈 사이의 전위 차이를 감소시켜 반도체 웨이퍼 처리 시스템에서의 아킹을 방지한다. 더욱이, 본 발명의 사용은 플라즈마내에 노출되는 소모성 실리콘 카바이드 핀의 사용을 중단하여 핀의 소모로부터 초래하는 오염물을 제거하고 개선된 에칭 속도와 산화물 게이트 손상에 대해 감소된 전위를 초래하여 플라즈마 균일도를 개선시킨다.

Claims (13)

  1. 제품을 지지하는데 사용되는 캐소드 페데스탈상의 DC 전위를 제어하기 위한 장치에 있어서,
    상기 캐소드에 결합된 가변 DC 전력 공급원; 및
    상기 DC 전력 공급원이 특별한 DC 전압을 생성하도록 하는 제어 신호를 발생하기 위해 상기 가변 DC 전력 공급원에 결합된 캐소드 바이어스 제어 유니트를 포함하며, 상기 제어 신호는 상기 제품과 상기 캐소드 페데스탈사이의 아킹 전위의 표시에 응답하여 발생되는 것을 특징으로 하는 제품을 지지하는데 사용되는 캐소드 페데스탈상의 DC 전위를 제어하기 위한 장치.
  2. 제 1항에 있어서, 상기 아킹 전위의 표시는 상기 캐소드 페데스탈상의 피크 대 피크 전압인 것을 특징으로 하는 제품을 지지하는데 사용되는 캐소드 페데스탈상의 DC 전위를 제어하기 위한 장치.
  3. 제 2항에 있어서, 상기 캐소드 바이어스 유니트는,
    AC 전압 신호의 피크 대 피크 값을 생성하기 위한 피크 대 피크 전압 검출기; 및
    상기 피크 대 피크 값에 응답하여 상기 제어 신호를 생성하기 위하여 상기 피크 대 피크 검출기에 결합된 전송 함수 발생기를 포함하는 것을 특징으로 하는 제품을 지지하는데 사용되는 캐소드 페데스탈상의 DC 전위를 제어하기 위한 장치.
  4. 제 3항에 있어서, 상기 AC 전압 신호를 발생하기 위하여 상기 캐소드 페데스탈에 결합된 RF 프로브를 더 포함하는 것을 특징으로 하는 제품을 지지하는데 사용되는 캐소드 페데스탈상의 DC 전위를 제어하기 위한 장치.
  5. 제 3항에 있어서, 상기 전송 함수 발생기는 1.43 (Vpp/2) - 505로서 상기 제어 신호를 생성하고, 여기에서 Vpp는 상기 피크 대 피크 값인 것을 특징으로 하는 제품을 지지하는데 사용되는 캐소드 페데스탈상의 DC 전위를 제어하기 위한 장치.
  6. 제 3항에 있어서, 상기 피크 대 피크 검출기는,
    양 피크 전압을 생성하는 양 피크 검출기;
    음 피크 전압을 생성하는 음 피크 검출기; 및
    상기 피크 대 피크 값을 생성하기 위하여 상기 양 피크 검출기와 상기 음 피크 검출기에 결합된 차동 증폭기를 더 포함하는 것을 특징으로 하는 제품을 지지하는데 사용되는 캐소드 페데스탈상의 DC 전위를 제어하기 위한 장치.
  7. 제품을 지지하는데 사용되는 캐소드 페데스탈상의 DC 전위를 제어하기 위한 장치에 있어서,
    제어 전압에 응답하여 상기 캐소드 페테스탈에 DC 전압을 인가하기 위하여 상기 캐소드 페데스탈에 결합된 가변 DC 전력 공급원;
    AC 전압 신호를 발생하기 위하여 상기 캐소드 페데스탈에 결합된 RF 프로브;
    양 피크 전압을 생성하기 위하여 상기 RF 프로브에 결합된 양 피크 검출기;
    음 피크 전압을 생성하기 위하여 상기 RF 프로브에 결합된 음 피크 검출기;
    상기 AC 전압 신호의 피크 대 피크 값을 생성하기 위하여 상기 양 피크 검출기와 상기 음 피크 검출기에 결합된 차동 증폭기; 및
    상기 피크 대 피크 값에 응답하여 상기 제어 신호를 생성하기 위하여 상기 차동 증폭기에 결합된 전송 함수 발생기를 포함하는 것을 특징으로 하는 제품을 지지하는데 사용되는 캐소드 페데스탈상의 DC 전위를 제어하기 위한 장치.
  8. 제 6항에 있어서, 상기 전송 함수 발생기는 1.43 (Vpp/2) - 505로서 상기 제어 신호를 생성하고, 여기에서 Vpp는 상기 피크 대 피크 값인 것을 특징으로 하는 제품을 지지하는데 사용되는 캐소드 페데스탈상의 DC 전위를 제어하기 위한 장치.
  9. 제품을 지지하는데 사용되는 캐소드 페데스탈상의 DC 전위를 제어하는 방법에 있어서,
    상기 제품과 페데스탈 사이의 아킹의 표시를 검출하는 단계;
    상기 아킹의 표시에 응답하여 아킹의 확률을 감소시키는 진폭을 가지는 DC 전압을 발생하는 단계; 및
    상기 캐소드 페데스탈에 상기 DC 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 제품을 지지하는데 사용되는 캐소드 페데스탈상의 DC 전위를 제어하는 방법.
  10. 제 9항에 있어서, 상기 아킹의 표시는 상기 캐소드 페데스탈상의 피크 대 피크 전압인 것을 특징으로 하는 제품을 지지하는데 사용되는 캐소드 페데스탈상의 DC 전위를 제어하는 방법.
  11. 제 9항에 있어서, 상기 DC 전압 발생 단계는,
    제어 전압을 생성하도록 전송 함수를 사용하여 상기 피크 대 피크 전압을 처리하는 단계; 및
    상기 제어 전압에 응답하여 상기 DC 전압의 진폭을 제어하는 단계를 더 포함하는 것을 특징으로 하는 제품을 지지하는데 사용되는 캐소드 페데스탈상의 DC 전위를 제어하는 방법.
  12. 제 9항에 있어서, 상기 DC 전압 진폭은 상기 캐소드 페데스탈상의 상기 피크 대 피크 전압에 비례하는 것을 특징으로 하는 제품을 지지하는데 사용되는 캐소드 페데스탈상의 DC 전위를 제어하는 방법.
  13. 제 11항에 있어서, 상기 전송 함수는 1.43 (Vpp/2) - 505로서 상기 제어 신호를 생성하고, 여기에서 Vpp는 상기 피크 대 피크 값인 것을 특징으로 하는 제품을 지지하는데 사용되는 캐소드 페데스탈상의 DC 전위를 제어하는 방법.
KR1019970052682A 1996-10-17 1997-10-15 캐소드페데스탈의dc전위를능동적으로제어하기위한장치및그방법 KR100487823B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/730,885 US5737177A (en) 1996-10-17 1996-10-17 Apparatus and method for actively controlling the DC potential of a cathode pedestal
US08/730,885 1996-10-17
US8/730,885 1996-10-17

Publications (2)

Publication Number Publication Date
KR19980032836A true KR19980032836A (ko) 1998-07-25
KR100487823B1 KR100487823B1 (ko) 2005-06-16

Family

ID=24937187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052682A KR100487823B1 (ko) 1996-10-17 1997-10-15 캐소드페데스탈의dc전위를능동적으로제어하기위한장치및그방법

Country Status (5)

Country Link
US (1) US5737177A (ko)
EP (1) EP0837500A3 (ko)
JP (1) JPH10223744A (ko)
KR (1) KR100487823B1 (ko)
TW (1) TW360938B (ko)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894400A (en) * 1997-05-29 1999-04-13 Wj Semiconductor Equipment Group, Inc. Method and apparatus for clamping a substrate
US6091060A (en) * 1997-12-31 2000-07-18 Temptronic Corporation Power and control system for a workpiece chuck
US6198616B1 (en) * 1998-04-03 2001-03-06 Applied Materials, Inc. Method and apparatus for supplying a chucking voltage to an electrostatic chuck within a semiconductor wafer processing system
US6005376A (en) * 1998-04-03 1999-12-21 Applied Materials, Inc. DC power supply
WO1999060613A2 (en) * 1998-05-21 1999-11-25 Applied Materials, Inc. Method and apparatus for minimizing plasma destabilization within a semiconductor wafer processing system
JP3296292B2 (ja) * 1998-06-26 2002-06-24 松下電器産業株式会社 エッチング方法、クリーニング方法、及びプラズマ処理装置
US6346428B1 (en) * 1998-08-17 2002-02-12 Tegal Corporation Method and apparatus for minimizing semiconductor wafer arcing during semiconductor wafer processing
US6228278B1 (en) * 1998-09-30 2001-05-08 Lam Research Corporation Methods and apparatus for determining an etch endpoint in a plasma processing system
US6125025A (en) * 1998-09-30 2000-09-26 Lam Research Corporation Electrostatic dechucking method and apparatus for dielectric workpieces in vacuum processors
US6790375B1 (en) * 1998-09-30 2004-09-14 Lam Research Corporation Dechucking method and apparatus for workpieces in vacuum processors
US6965506B2 (en) * 1998-09-30 2005-11-15 Lam Research Corporation System and method for dechucking a workpiece from an electrostatic chuck
US6361645B1 (en) 1998-10-08 2002-03-26 Lam Research Corporation Method and device for compensating wafer bias in a plasma processing chamber
DE19946645B4 (de) * 1999-09-29 2012-01-26 Protec Carrier Systems Gmbh Verfahren zum Ablösen eines Foliensystems von einem elektrostatischen Haltesystem
KR100368116B1 (ko) * 2000-08-07 2003-01-15 삼성전자 주식회사 반도체설비의 정전척 구동전원 자동 방전장치
US6476623B1 (en) 2000-09-21 2002-11-05 Motorola, Inc. Percent backsputtering as a control parameter for metallization
TWI246873B (en) * 2001-07-10 2006-01-01 Tokyo Electron Ltd Plasma processing device
US20040031699A1 (en) * 2002-08-19 2004-02-19 Applied Materials, Inc. Method for performing real time arcing detection
US20040060812A1 (en) * 2002-09-27 2004-04-01 Applied Materials, Inc. Method for modulating stress in films deposited using a physical vapor deposition (PVD) process
US7027311B2 (en) * 2003-10-17 2006-04-11 Firefly Power Technologies, Inc. Method and apparatus for a wireless power supply
JP4468194B2 (ja) * 2005-01-28 2010-05-26 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
JP4674177B2 (ja) * 2006-03-15 2011-04-20 株式会社日立ハイテクノロジーズ プラズマ処理装置
US7777152B2 (en) * 2006-06-13 2010-08-17 Applied Materials, Inc. High AC current high RF power AC-RF decoupling filter for plasma reactor heated electrostatic chuck
DE102006030801A1 (de) * 2006-06-30 2008-01-03 Hüttinger Elektronik Gmbh + Co. Kg Plasmaprozesssystem mit einer elektrostatischen Probenhalteanordnung und Verfahren zur Entkopplung einer DC-Spannungsquelle
JP5372419B2 (ja) * 2008-06-25 2013-12-18 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
US8440061B2 (en) * 2009-07-20 2013-05-14 Lam Research Corporation System and method for plasma arc detection, isolation and prevention
US9299539B2 (en) * 2009-08-21 2016-03-29 Lam Research Corporation Method and apparatus for measuring wafer bias potential
US8501631B2 (en) * 2009-11-19 2013-08-06 Lam Research Corporation Plasma processing system control based on RF voltage
US8909365B2 (en) * 2009-11-19 2014-12-09 Lam Research Corporation Methods and apparatus for controlling a plasma processing system
US8901935B2 (en) * 2009-11-19 2014-12-02 Lam Research Corporation Methods and apparatus for detecting the confinement state of plasma in a plasma processing system
JP5643062B2 (ja) * 2009-11-24 2014-12-17 東京エレクトロン株式会社 プラズマ処理装置
WO2012118768A1 (en) * 2011-03-01 2012-09-07 Williams Michael Lamar Method and apparatus for controlling electrical loads to provide positive damping of power grid oscillation
US10325759B2 (en) 2012-02-22 2019-06-18 Lam Research Corporation Multiple control modes
US9295148B2 (en) 2012-12-14 2016-03-22 Lam Research Corporation Computation of statistics for statistical data decimation
US9197196B2 (en) 2012-02-22 2015-11-24 Lam Research Corporation State-based adjustment of power and frequency
US9842725B2 (en) 2013-01-31 2017-12-12 Lam Research Corporation Using modeling to determine ion energy associated with a plasma system
US10128090B2 (en) 2012-02-22 2018-11-13 Lam Research Corporation RF impedance model based fault detection
US9171699B2 (en) 2012-02-22 2015-10-27 Lam Research Corporation Impedance-based adjustment of power and frequency
US10157729B2 (en) 2012-02-22 2018-12-18 Lam Research Corporation Soft pulsing
US9114666B2 (en) 2012-02-22 2015-08-25 Lam Research Corporation Methods and apparatus for controlling plasma in a plasma processing system
US9502216B2 (en) 2013-01-31 2016-11-22 Lam Research Corporation Using modeling to determine wafer bias associated with a plasma system
US9368329B2 (en) 2012-02-22 2016-06-14 Lam Research Corporation Methods and apparatus for synchronizing RF pulses in a plasma processing system
US9390893B2 (en) 2012-02-22 2016-07-12 Lam Research Corporation Sub-pulsing during a state
US9462672B2 (en) 2012-02-22 2016-10-04 Lam Research Corporation Adjustment of power and frequency based on three or more states
US9320126B2 (en) 2012-12-17 2016-04-19 Lam Research Corporation Determining a value of a variable on an RF transmission model
US9408288B2 (en) 2012-09-14 2016-08-02 Lam Research Corporation Edge ramping
US9779196B2 (en) 2013-01-31 2017-10-03 Lam Research Corporation Segmenting a model within a plasma system
US9620337B2 (en) 2013-01-31 2017-04-11 Lam Research Corporation Determining a malfunctioning device in a plasma system
US9107284B2 (en) 2013-03-13 2015-08-11 Lam Research Corporation Chamber matching using voltage control mode
US9119283B2 (en) 2013-03-14 2015-08-25 Lam Research Corporation Chamber matching for power control mode
JP6202720B2 (ja) * 2013-03-29 2017-09-27 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
US9502221B2 (en) 2013-07-26 2016-11-22 Lam Research Corporation Etch rate modeling and use thereof with multiple parameters for in-chamber and chamber-to-chamber matching
CN104733364B (zh) * 2013-12-23 2017-11-03 中微半导体设备(上海)有限公司 一种静电夹盘
US9594105B2 (en) 2014-01-10 2017-03-14 Lam Research Corporation Cable power loss determination for virtual metrology
US10950421B2 (en) 2014-04-21 2021-03-16 Lam Research Corporation Using modeling for identifying a location of a fault in an RF transmission system for a plasma system
US9872341B2 (en) 2014-11-26 2018-01-16 Applied Materials, Inc. Consolidated filter arrangement for devices in an RF environment
US9536749B2 (en) 2014-12-15 2017-01-03 Lam Research Corporation Ion energy control by RF pulse shape
US10693433B2 (en) 2018-05-17 2020-06-23 Lam Research Corporation Electrostatic chuck filter box and mounting bracket
US20200048770A1 (en) * 2018-08-07 2020-02-13 Lam Research Corporation Chemical vapor deposition tool for preventing or suppressing arcing
JP7382848B2 (ja) * 2020-02-20 2023-11-17 東京エレクトロン株式会社 基板処理方法および基板処理装置
CN111446199B (zh) * 2020-03-25 2023-05-16 北京北方华创微电子装备有限公司 半导体设备的反应腔室及半导体设备
US11361941B2 (en) 2020-06-19 2022-06-14 Applied Materials, Inc. Methods and apparatus for processing a substrate
US11863089B2 (en) * 2021-03-26 2024-01-02 Applied Materials, Inc. Live measurement of high voltage power supply output
CN118235237A (zh) * 2021-11-12 2024-06-21 朗姆研究公司 用于监测衬底处理系统中静电卡盘的性能的系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149734A (en) * 1981-03-12 1982-09-16 Anelva Corp Plasma applying working device
JPH0730468B2 (ja) * 1988-06-09 1995-04-05 日電アネルバ株式会社 ドライエッチング装置
JP2651597B2 (ja) * 1988-06-27 1997-09-10 富士通株式会社 ドライエッチング方法及び装置
JP3167820B2 (ja) * 1993-01-29 2001-05-21 東京エレクトロン株式会社 異常放電検出方法
KR100290748B1 (ko) * 1993-01-29 2001-06-01 히가시 데쓰로 플라즈마 처리장치
JPH06232088A (ja) * 1993-01-29 1994-08-19 Tokyo Electron Ltd プラズマ装置及びプラズマ処理方法
US5557215A (en) * 1993-05-12 1996-09-17 Tokyo Electron Limited Self-bias measuring method, apparatus thereof and electrostatic chucking apparatus
JP3306677B2 (ja) * 1993-05-12 2002-07-24 東京エレクトロン株式会社 自己バイアス測定方法及び装置並びに静電吸着装置
US5467249A (en) * 1993-12-20 1995-11-14 International Business Machines Corporation Electrostatic chuck with reference electrode
US5812361A (en) * 1996-03-29 1998-09-22 Lam Research Corporation Dynamic feedback electrostatic wafer chuck
US5708250A (en) * 1996-03-29 1998-01-13 Lam Resarch Corporation Voltage controller for electrostatic chuck of vacuum plasma processors
US5737175A (en) * 1996-06-19 1998-04-07 Lam Research Corporation Bias-tracking D.C. power circuit for an electrostatic chuck
JP3635463B2 (ja) * 2001-11-27 2005-04-06 東京エレクトロン株式会社 自己バイアス測定方法及び装置並びに静電吸着装置

Also Published As

Publication number Publication date
TW360938B (en) 1999-06-11
EP0837500A2 (en) 1998-04-22
KR100487823B1 (ko) 2005-06-16
US5737177A (en) 1998-04-07
JPH10223744A (ja) 1998-08-21
EP0837500A3 (en) 1999-03-31

Similar Documents

Publication Publication Date Title
KR100487823B1 (ko) 캐소드페데스탈의dc전위를능동적으로제어하기위한장치및그방법
KR100586430B1 (ko) 플라스마 처리실에서 웨이퍼의 바이어스를 보상하는방법과 장치
US6304424B1 (en) Method and apparatus for minimizing plasma destabilization within a semiconductor wafer processing system
KR100543319B1 (ko) 쌍극 정전 척에서 플라즈마 바이어스 전압을 오프셋하기위한 방법 및 장치
US6198616B1 (en) Method and apparatus for supplying a chucking voltage to an electrostatic chuck within a semiconductor wafer processing system
US7972467B2 (en) Apparatus and method to confine plasma and reduce flow resistance in a plasma reactor
EP1313128B1 (en) Toroidal low-field reactive gas source
JP4838736B2 (ja) プラズマ処理装置
KR101711685B1 (ko) 플라즈마 아크 검출, 절연 및 방지를 위한 시스템 및 방법
US20060171093A1 (en) Plasma processing method and plasma processing apparatus
US7771608B2 (en) Plasma processing method and apparatus
IL126394A (en) Dynamic feedback electrostatic wafer chuck
KR20000006443A (ko) 에칭방법,클리닝방법,플라즈마처리장치및정합회로
KR20020033193A (ko) 플라즈마 리액터에서의 무선주파수 전원 변동율에 대한전압제어 센서 및 제어 인터페이스
US6041733A (en) Plasma processing apparatus protected from discharges in association with secondary potentials
US6409896B2 (en) Method and apparatus for semiconductor wafer process monitoring
JP2007324154A (ja) プラズマ処理装置
JP2011060984A (ja) プラズマ処理装置及びプラズマ処理方法
JPH10154697A (ja) プラズマ処理装置及びその管理方法
JP2626539B2 (ja) 静電吸着装置
JPH0831806A (ja) プラズマ処理装置
KR100479766B1 (ko) 동적피이드백정전기웨이퍼척
WO2022180723A1 (ja) プラズマ処理装置
JPH0927399A (ja) プラズマ処理方法および装置
JP3861030B2 (ja) ウェーハ電位の測定方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee