KR19980032804A - 반도체 장치 제조 방법 - Google Patents
반도체 장치 제조 방법 Download PDFInfo
- Publication number
- KR19980032804A KR19980032804A KR1019970052511A KR19970052511A KR19980032804A KR 19980032804 A KR19980032804 A KR 19980032804A KR 1019970052511 A KR1019970052511 A KR 1019970052511A KR 19970052511 A KR19970052511 A KR 19970052511A KR 19980032804 A KR19980032804 A KR 19980032804A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- semiconductor substrate
- silica
- tungsten
- tungsten film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 98
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 65
- 239000010937 tungsten Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 49
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 69
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 15
- DKPFZGUDAPQIHT-UHFFFAOYSA-N Butyl acetate Natural products CCCCOC(C)=O DKPFZGUDAPQIHT-UHFFFAOYSA-N 0.000 claims description 3
- FUZZWVXGSFPDMH-UHFFFAOYSA-N hexanoic acid Chemical compound CCCCCC(O)=O FUZZWVXGSFPDMH-UHFFFAOYSA-N 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 7
- 239000010936 titanium Substances 0.000 abstract description 7
- 229910052719 titanium Inorganic materials 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 239000007789 gas Substances 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000008064 anhydrides Chemical class 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
반도체 장치 제조 방법에서, 실리카막은, 기판 상의 층간 절연막, 티타늄막 및 질화 티타늄막을 개재하여 형성된 텅스텐막 보다 더 좁은 영역의 텅스텐막 상에 형성된다. 텅스텐막의 노출된 영역은 마스크로써 실리카막을 사용하여 제거된다. 그 후, 실리카막 및 텅스텐막은 제거된다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것이며, 더욱 상세히는 반도체 기판의 에지부에서의 막을 제거하기 위한 반도체 장치 제조 방법에 관한 것이다.
반도체 장치의 소형화의 최근 추세에 따라, 관통홀의 직경은 더 작아지게 되며, 이에 따라 스퍼터링 등의 종래의 방법에 의해 각 관통홀에 도전성 물질을 균일하게 형성하는 것이 어렵게 된다. 따라서 저압 화학 증착법을 사용하는 텅스텐 매립 방법이 최근 널리 사용된다.
텅스텐 매립 방법은, 관통홀에만 텅스텐을 남겨두기 위해, 건식 에칭에 의해 형성된 텅스텐막의 에치백(etch-back)을 실행하는 공정, 또는 화학기계연마(CMP : Chemical and Mechanical Polishing)에 의해 텅스텐을 제거하는 공정을 포함한다. 현재, 반도체 장치의 표면의 평탄화에 대한 요구 때문에, 후자의 공정이 더 많은 주목을 받고 있다.
텅스텐 매립 방법으로 후자의 공정의 사용은, 실리콘 웨이퍼 같은 반도체 기판의 측부 ( 이하에는 베벨부로 인용됨.)에 형성된 텅스텐을 정밀하게 제거할 수 없다. 베벨부 상에 잔존하는 텅스텐은, 다음 공정에서 박리 또는 분리되고, 반도체 기판의 표면에 부착되어, 수율이 감소된다.
이러한 단점을 극복하기 위한 하나의 공지의 수단이, 예컨대 일본국 특개평 2-142115호에 기재되어 있다. 이 공보에 개시되어 있는 기술은, 전 공정에서 형성된 에지박리폭 보다 다음 공정에서 형성된 막의 에지박리폭을 더 좁게 형성하여, 전 공정에서 형성된 막의 에지부가 박리되지 않게 하는 것이다.
도 1a 내지 1e는 반도체 기판의 베벨부 상에 형성된 막을 제거하는 공정을 도시한 요부의 횡단면도이다. 먼저, 장벽 금속으로 기능하는 티타늄막(33)과 질화티타늄막(34)이 금속화 기술을 사용하여 실리콘 웨이퍼 같은 반도체 기판(31) 상에 형성된 층간절연막(32) 상에 피착된다. 그 후, 텅스텐막(35)이 저압 화학 증착법에 의해 질화 티타늄막(34) 상에 피착된다 (도 1a 참조). 다음에, 포토 레지스트(36)가 텅스텐막(35) 상에 도포한 후, 반도체 기판의 주변부만 노광되어 주변부의 포토레지스트가 제거된다 (도 1b 참조). 다음에, 반도체 기판(31)의 주변부에 노출된 텅스텐막(35)이 건식 에칭에 의해 제거된다 (도 1c 참조). 그 후, 포토 레지스트(36)는 제거된다 (도 1d 참조). 최종적으로, 텅스텐막(35)은 CMP법에 의해 연마 제거된다. (도 1e 참조).
그러나 상술의 종래 기술은 하기의 문제점을 가진다.
종래 기술은 반도체 기판의 주변부 상의 텅스텐막(35)의 일부를 제거하기 위한 마스크로써 포토 레지스트를 사용하기 때문에, 환언하면, 종래 기술은 포토리소그래피 기법을 사용하기 때문에, 반도체 기판의 주변부의 텅스텐막(35)의 일부의 제거는 포토 레지스트 도포 공정, 노광 공정 및 현상 공정 등의 다단 공정을 필요로 한다. 이것은 생산 사이클을 연장시킨다. 종래 기술은 상술한 바와 같은 반도체 기판의 주변부를 제거하기 위한 다단 공정으로 구성되기 때문에 반도체 기판의 표면에 부착된 입자량이 증가된다. 이에 따라 수율이 감소된다.
따라서, 본 발명의 목적은, 마스크 형성 공정 수를 감소함에 의해 생산 사이클을 단축시키며 수율을 개선할 수 있는 반도체 장치 제조 방법을 제공하는 것이다.
본 발명의 제 1 양태에 따라 상기 목적을 달성하기 위해, 반도체 장치 제조 방법은, 일부가 제거될 막을 형성하는 공정; 잔존하게 될 상기 막의 부분에 실리카막을 형성하는 공정; 마스크로써 상기 실리카막을 사용하여 상기 막의 일부를 제거하는 공정; 그리고 상기 실리카막을 제거하는 공정으로 구성된다.
본 발명의 제 2 양태에 따라, 일부가 제거될 텅스텐막을 반도체 기판 상에 형성하는 공정; 잔존하게 될 상기 텅스텐막의 부분의 상기 텅스텐막 상에 실리카막을 형성하는 공정; 마스크로써 상기 실리카막을 사용하여 상기 텅스텐막의 상기 일부를 제거하는 공정; 상기 실리카막을 제거하는 공정으로 구성된 반도체 장치 제조 방법이 제공된다.
반도체 기판의 주변부를 제거하기 위한 마스크로써 포토 레지스트를 사용한 종래 기술과 달리, 본 발명에서, 제거될 막 또는 텅스텐막의 일부는 마스크로써 실리카막을 사용하여 제거되기 때문에, 본 발명은 포토 레지스트 도포 공정, 노광 공정 및 현상 공정 등의 다단 공정에 대한 필요성이 없어지며 그 결과 공정수가 감소된다. 이에 따라, 생산 사이클이 단축된다. 감소된 공정 수는 반도체 기판의 표면에 부착될 수 있는 입자량을 감소시키므로 수율이 개선된다.
도 1a 내지 1e는 종래 기술에 따른 반도체 기판의 베벨부에 형성된 막을 제거하는 공정을 도시한 횡단면도이며, 여기서 도 1a는 반도체 기판 상에 형성된 티타늄막, 질화 티타늄막 및 텅스텐막을 도시하며, 도 1b는 텅스텐막 상에 포토 레지스트가 도포된 후 반도체 기판의 주변부의 포토 레지스트의 제거를 도시하며, 도 1c는 반도체 기판의 주변부 상의 텅스텐막의 부분의 제거를 도시하며, 도 1d는 포토 레지스트가 제거된 반도체 장치를 도시하며, 도 1e는 텅스텐막이 연마 제거된 반도체 장치를 도시하며;
도 2a 내지 2e는 본 발명의 제1 실시예에 따른 반도체 장치를 제조하는 공정을 도시한 횡단면도이며, 여기서 도 2a는 반도체 기판 상의 층간 절연막 상에 형성된 티타늄막, 질화 티타늄막 및 텅스텐막을 도시하며, 도 2b는 텅스텐막 상에 형성된 실리카막을 도시하며, 도 2c는 기판의 에지부 상의 텅스텐막의 부분의 제거를 도시하며, 도 2d는 실리카막이 제거된 반도체 장치를 도시하며, 도 2e는 텅스텐막이 제거된 반도체 장치를 도시하며; 그리고
도 3a 및 3b는 본 발명의 제2 실시예에 따른 반도체 장치의 제조 공정을 도시한 횡단면도이며, 여기서 도 3a는 기판의 에지부 상의 텅스텐막의 부분의 제거를 도시하며, 도 3b는 실리카막 및 텅스텐막이 제거된 반도체 장치를 도시한다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 반도체 기판 2 : 층간 절연막
3 : 티타늄막 4 : 질화 티타늄막
5 : 텅스텐막 6 : 실리카막
이하에, 첨부의 도면을 참조하여 본 발명의 바람직한 실시예가 상세히 기술된다.
제1실시예
도 2a 내지 2e는 본 발명의 제1 실시예에 따른 반도체 장치를 제조하는 공정을 도시한 요부의 횡단면도이다. 제조 과정은 공정별로 상세히 설명한다. 먼저, 티타늄막(3) 및 질화 티타늄막(4)이, 예컨대 300 내지 400 ℃의 온도, 3 내지 5 mTorr의 압력 및 2 내지 3 KW의 전력의 조건 하에서, 금속화 기술을 사용하여 반도체 기판(1) 상에 형성된 층간 절연막(2) 상에 피착된다. 그 후, 텅스텐막(5)이 질화 티타늄막(4) 상에 형성된다 (도 2a 참조).
이 경우, 텅스텐막(5)은, 수 내지 수 십 Torr의 압력 하에서, 예컨대 400 내지 600 ℃의 온도 및 예컨대 1 내지 2의 WF6/SiH4유량비를 갖는 WF6및 SiH4가스를 사용하고, 80 내지 120 Torr의 압력 하에서, 예컨대 400 내지 500 ℃의 온도 및 예컨대 0.1 내지 0.2의 WF6/H2유량비를 갖는 WF6및 H2가스를 사용하여 저압 화학 증착법에 의해 형성된다.
다음에, 실리콘 웨이퍼와 같은 반도체 기판(1)이 스핀 코터(spin coater)의 턴 테이블(도시 안됨) 상에 위치되고 회전되는 동안, 적절한 양, 예컨대 수 cc의 액상 실리카 (silicic anhydride : 무수 규산)가, 예컨대 2000 내지 5000 rpm으로 스핀 코터가 회전되고 스핀 가속 시간이 예컨대 0.1 내지 0.3 초인 조건 하에서 반도체 기판 상의 텅스텐막(5) 상에 적하되어 실리카막(6)이 형성된다 (도 2b 참조). 텅스텐막(5) 상에 실리카막(6)이 형성되는 때, 반도체 기판(1)의 주변부 상의 실리카막(6)의 부분은, 반도체 기판(1)이 회전되는 동안, 에지로부터 소망 거리까지의 내측의 반도체 기판(1)의 부분에, 노즐(도시 안됨)로부터 이소프로필 알콜(IPA), 부틸 아세테이트 등을 토출함에 의해 제거된다.
다음에, 텅스텐막(5)은, 20 내지 50 Pa의 압력 하에서, 예컨대 5 내지 20의 SF6/O2유량비의 SF6및 O2가스를 사용하고, 예컨대 300 내지 600 W의 전력으로 건식 에칭함에 의해 마스크로써의 실리카막(6)과 함께 제거된다 (도 2c 참조). 그 후, 텅스텐막(5) 상에 형성된 실리카막(6)이 에칭에 의해 제거된다 (도 2d 참조).
최종적으로, 질화 티타늄막(4) 상에 형성된 텅스텐막(5)은, 예컨대 10 내지 100 rpm에서 최적의 하중 및 이면(裏面)압력 하에서 화학기계연마(CMP : Chemical Mechanical Polishing)에 의해 제거된다 (도 2e 참조).
상술한 바와 같은 제1 실시예에 따르면, 제거된 주변부를 가진 실리카막(6)이 반도체 기판(1)의 에지부(측부) 상의 텅스텐막(5)의 부분을 제거하는 경우 마스크로써 사용되므로, 마스크를 형성하기 위해 오직 하나의 공정만이 필요하다. 그러므로, 반도체 기판의 주변부 상의 막의 부분을 제거하기 위해 마스크로써 포토 레지스트를 사용한 종래 기술과 달리, 포토 레지스트 도포 공정, 노광 공정 및 현상 공정 같은 다단 공정이 불필요하게 되므로 전제 공정수가 감소된다. 이에 따라 생산 사이클이 단축될 수 있다.
제1 실시예가 종래 기술과 비교하여 공정수가 감소될 수 있으므로, 더 많은 공정 수를 포함하는 종래 기술에서 빈번히 일어나는, 반도체 기판의 표면 상의 입자의 부착이 극도로 억제될 수 있다. 이 결과, 수율이 개선될 수 있다.
제2 실시예
도 3a 및 도 3b는 본 발명의 제2 실시예에 따른 반도체 장치를 제조하는 공정을 도시한 요부의 횡단면도이다. 제2 실시예는, 이 후에 기술한 바와 같이, 실리카막(6) 및 텅스텐막(5)이 연속적으로 제거되는 점에서 제1 실시예와 상이하다. 제조 과정은 공정별로 상세히 기술될 것이다.
먼저, 제1 실시예에서와 같이, 티타늄막(3) 및 질화 티타늄막(4)이, 예컨대 300 내지 400 ℃의 온도, 3 내지 5 mTorr의 압력 및 2 내지 3 KW의 전력의 조건 하에서 금속화 기술을 사용하여 반도체 기판(1) 상에 형성된 층간 절연막(2) 상에 피착된다. 그 후, 텅스텐막(5)이 질화 티타늄막(4) 상에 형성된다.
이 경우, 텅스텐막(5)은, 수 내지 수 십 Torr의 압력 하에서, 예컨대 400 내지 600 ℃의 온도 및 예컨대 1 내지 2의 WF6/SiH4유량비를 갖는 WF6및 SiH4가스를 사용하고, 80 내지 120 Torr의 압력 하에서 예컨대 400 내지 500 ℃의 온도 및 예컨대 0.1 내지 0.2의 WF6/H2유량비를 갖는 WF6및 H2가스를 사용하여 저압 화학 증착법에 의해 형성된다.
다음에, 제1 실시예에서와 같이, 반도체 기판(1)이 스핀 코터의 턴 테이블(도시 안됨) 상에 위치되고 회전되는 동안, 적절한 양, 예컨대 수 cc의 액상 실리카가, 예컨대 2000 내지 5000 rpm으로 스핀 코터가 회전되고 스핀 가속 시간이 예컨대 0.1 내지 0.3 초인 조건 하에서 반도체 기판 상의 텅스텐막(5) 상에 적하되어 실리카막(6)이 형성된다. 텅스텐막(5) 상에 실리카막(6)이 형성되는 때, 반도체 기판(1)의 주변부 상의 실리카막(6)의 부분은, 반도체 기판(1)이 회전되는 동안, 기판의 에지로부터 소망 거리까지의 내측의 반도체 기판(1)의 부분에, 노즐(도시 안됨)로부터 이소프로필 알콜(IPA), 부틸 아세테이트 등을 토출함에 의해 제거된다.
다음에 텅스텐막(5)은, 제1 실시예에서와 같이, 20 내지 50 Pa의 압력 하에서, 예컨대 5 내지 20의 SF6/O2유량비의 SF6및 O2가스를 사용하고, 예컨대 300 내지 600 W의 전력으로 건식 에칭함에 의해 마스크로써의 실리카막(6)과 함께 제거된다 (도 3a 참조).
그 후, 질화 티타늄막(4) 상에 형성된 텅스텐막(5) 및 실리카막(6)은, 예컨대 10 내지 100 rpm에서 최적의 하중 및 이면(裏面)압력 하에서 화학기계연마(CMP : Chemical Mechanical Polishing)에 의해 연속적으로 제거된다 ( 도 3b 참조).
상술한 바와 같은 제2 실시예에 따르면, 제거된 주변부를 가진 실리카막(6)이 반도체 기판(1)의 에지부(측부) 상의 텅스텐막(5)의 부분을 제거하는 경우 마스크로써 사용되므로, 마스크를 형성하기 위해 오직 하나의 공정만이 필요하다. 그러므로, 반도체 기판의 주변부 상의 막의 부분을 제거하기 위해 마스크로써 포토 레지스트를 사용한 종래 기술과 달리, 포토 레지스트 도포 공정, 노광 공정 및 현상 공정 같은 다단 공정이 불필요하게 되므로 전제 공정수가 감소된다. 이에 따라 생산 사이클이 단축될 수 있다.
제1 실시예가 종래 기술과 비교하여 공정수가 감소될 수 있으므로, 더 많은 공정 수를 포함하는 종래 기술에서 빈번히 일어나는, 반도체 기판의 표면 상의 입자의 부착이 극도로 억제될 수 있다. 이 결과, 수율이 개선될 수 있다.
질화 티타늄막(4) 상에 형성된 텅스텐막(5) 및 실리카막(6)이 동일 공정에서(연속적으로) 제거되므로, 실리카막(6)만을 제거하는 공정을 더욱 삭감할 수 있다. 이에 따라, 생산 사이클은 더욱 단축되며, 반도체 기판(1)의 표면에 부착된 입자량이 감소되어, 더 높은 수율이 획득될 수 있다.
본 발명의 두 실시예만이 상세히 설명되었지만, 구체적인 구성은 이 실시예에 한정되지 않고, 본 발명의 요지를 일탈하지 않는 범위에서의 설계의 변경 등이 가능하다. 예를 들면, 텅스텐막(5)이 제1 및 제2 실시예에서는 질화 티타늄막 상에 형성되나, 이것에 한정되지 않는다. 더욱 제1 및 제2 실시예에서 제공된 유량비, 온도, 압력, 회전수 등의 특정치는 이것에 한정되지 않는다.
본 발명에 따른 반도체 장치 제조 방법은, 예컨대 텅스텐막의 막형성 영역 보다 더 좁은 영역으로 실리카막을 형성하는 공정 및 상술한 바와 같이 마스크로써 실리카막을 사용함에 의해 텅스텐막의 노출되는 영역을 제거하는 공정으로 구성되므로, 마스크 형성은 하나의 공정만을 포함한다. 그러므로 반도체 기판의 주변부를 제거하기 위해 마스크로써 포토 레지스트를 사용하는 종래 기술과 달리, 포토 레지스트 도포 공정, 노광 공정 및 현상 공정 등의 다단 공정이 불필요하게 되므로 정체 공정수가 감소될 수 있다. 이에 따라 생산 사이클이 단축될 수 있다.
본 발명의 반도체 장치 제조 방법이 공정 수를 감소시킬 수 있으므로, 더 많은 공정 수를 포함한 종래 기술에서 빈번히 일어나는 반도체 기판의 표면 상의 입자의 부착이 극도로 억제될 수 있다. 이에 따라 수율이 개선될 수 있다.
더구나, 실리카막 및 텅스텐막은 동일 공정에서 제거될 수 있으며, 실리카막만을 제거하는 공정은 무시될 수 있다.
Claims (9)
- 반도체 기판 상에 일 부분이 제거될 막을 형성하는 공정;상기 막의 잔존부의 상기 막 상에 실리카막을 형성하는 공정;마스크로써 상기 실리카막을 사용하여 상기 막의 상기 일 부분을 제거하는 공정; 그리고상기 실리카막을 제거하는 공정으로 구성되는 것을 특징으로 하는 반도체 장치 제조 방법.
- 반도체 기판 상에 일 부분이 제거될 텅스텐막을 형성하는 공정;상기 텅스텐막의 잔존부의 상기 텅스텐막 상에 실리카막을 형성하는 공정;마스크로써 상기 실리카막을 사용하여 상기 텅스텐막의 상기 일 부분을 제거하는 공정; 그리고상기 실리카막을 제거하는 공정으로 구성되는 것을 특징으로 하는 반도체 장치 제조 방법.
- 제 1 항에 있어서, 제거될 상기 막의 상기 일 부분은 상기 기판의 에지부 상의 부분인 것을 특징으로 하는 반도체 장치 제조 방법.
- 제 2 항에 있어서, 제거될 상기 텅스텐막의 상기 일 부분은 상기 기판의 에지부 상의 부분인 것을 특징으로 하는 반도체 장치 제조 방법.
- 제 1 항에 있어서, 상기 실리카막 및 상기 막은 동일 공정에서 제거되는 것을 특징으로 하는 반도체 장치 제조 방법.
- 제 2 항에 있어서, 상기 실리카막 및 상기 텅스텐막은 동일 공정에서 제거되는 것을 특징으로 하는 반도체 장치 제조 방법.
- 제 1 항에 있어서, 상기 실리카막을 형성하는 상기 공정은,상기 막이 형성된 상기 반도체 기판을 회전시키는 공정;상기 반도체 기판이 회전되는 동안 상기 막 상에 액상 실리카(무수 규산)를 적하하는 공정;상기 반도체 기판의 주변부 상의 상기 실리카막의 부분을 제거하기 위해, 상기 반도체 기판을 회전시키는 동안, 상기 반도체 기판의 에지로부터 내부로 상기 반도체 기판의 상기 부분에 이소프로필 알콜 및 부틸 아세테이트에서 선택된 하나를 노즐로부터 토출하는 공정으로 구성되는 것을 특징으로 하는 반도체 장치 제조 방법.
- 제 7 항에 있어서, 상기 반도체 기판은 2000 내지 5000 rpm의 회전속도로 회전되는 것을 특징으로 하는 반도체 장치 제조 방법.
- 반도체 기판 상에 층간 절연막을 형성하는 공정;상기 층간 절연막 상에 질화 티타늄막을 형성하는 공정;상길 질화 티타늄막 상에 텅스텐막을 형성하는 공정;상기 텅스텐막의 에지부를 제외한 부분의 상기 텅스텐막 상에 실리카막을 형성하는 공정;마스크로써 상기 실리카막을 사용하여 상기 텅스텐막의 상기 에지부를 제거하는 공정; 그리고상기 실리카막을 제거하는 공정으로 구성되는 것을 특징으로 하는 반도체 장치 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP96-275934 | 1996-10-18 | ||
| JP8275934A JP2923866B2 (ja) | 1996-10-18 | 1996-10-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980032804A true KR19980032804A (ko) | 1998-07-25 |
| KR100282073B1 KR100282073B1 (ko) | 2001-04-02 |
Family
ID=17562471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970052511A KR100282073B1 (ko) | 1996-10-18 | 1997-10-14 | 반도체장치제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2923866B2 (ko) |
| KR (1) | KR100282073B1 (ko) |
| GB (1) | GB2318450B (ko) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622218B2 (ja) * | 1988-08-06 | 1994-03-23 | 富士通株式会社 | エッチング方法 |
| JP2645478B2 (ja) * | 1988-10-07 | 1997-08-25 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH04225525A (ja) * | 1990-12-27 | 1992-08-14 | Sony Corp | ドライエッチング方法 |
| US5264076A (en) * | 1992-12-17 | 1993-11-23 | At&T Bell Laboratories | Integrated circuit process using a "hard mask" |
| JP3294413B2 (ja) * | 1993-12-28 | 2002-06-24 | 富士通株式会社 | 半導体装置の製造方法及び製造装置 |
-
1996
- 1996-10-18 JP JP8275934A patent/JP2923866B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-14 KR KR1019970052511A patent/KR100282073B1/ko not_active IP Right Cessation
- 1997-10-17 GB GB9722030A patent/GB2318450B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10125687A (ja) | 1998-05-15 |
| GB9722030D0 (en) | 1997-12-17 |
| GB2318450B (en) | 1999-12-22 |
| KR100282073B1 (ko) | 2001-04-02 |
| JP2923866B2 (ja) | 1999-07-26 |
| GB2318450A (en) | 1998-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5783482A (en) | Method to prevent oxide peeling induced by sog etchback on the wafer edge | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| JP3202657B2 (ja) | 半導体装置の製造方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR19980032804A (ko) | 반도체 장치 제조 방법 | |
| JP2000340544A (ja) | 半導体装置の製造方法 | |
| US6468897B1 (en) | Method of forming damascene structure | |
| US6309963B1 (en) | Method for manufacturing semiconductor device | |
| KR20040093565A (ko) | 반도체 소자의 제조방법 | |
| JPH07201851A (ja) | 半導体装置の製造方法 | |
| KR20000071322A (ko) | 반도체 장치 제조 방법 | |
| KR100223265B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100480570B1 (ko) | 반도체장치의텅스텐플러그형성방법 | |
| JPH1126583A (ja) | 半導体装置の製造方法 | |
| KR950011987B1 (ko) | 금속 평탄화를 이용한 반도체 소자의 금속 배선 방법 | |
| JPH08288255A (ja) | 半導体装置の製造方法 | |
| JP2000156367A (ja) | ドライエッチング方法 | |
| JP2000277522A (ja) | 半導体装置とその製造方法 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| KR100324596B1 (ko) | 반도체 소자의 상감형 금속배선 형성방법 | |
| KR100458589B1 (ko) | 반도체 소자 제조 방법 | |
| KR100617044B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100431297B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR20030091452A (ko) | 피팅 현상을 방지하는 패턴 형성 방법 | |
| JPH05315459A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20031106 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |