KR19980032123A - 플라스틱 성형 타입 반도체 장치 및 그의 제조 방법 - Google Patents

플라스틱 성형 타입 반도체 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR19980032123A
KR19980032123A KR1019970018825A KR19970018825A KR19980032123A KR 19980032123 A KR19980032123 A KR 19980032123A KR 1019970018825 A KR1019970018825 A KR 1019970018825A KR 19970018825 A KR19970018825 A KR 19970018825A KR 19980032123 A KR19980032123 A KR 19980032123A
Authority
KR
South Korea
Prior art keywords
lead
semiconductor element
dambar
semiconductor device
adhesive tape
Prior art date
Application number
KR1019970018825A
Other languages
English (en)
Other versions
KR100346671B1 (ko
Inventor
오오우찌신지
Original Assignee
사와무라시꼬
오끼덴끼고오교가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라시꼬, 오끼덴끼고오교가부시끼가이샤 filed Critical 사와무라시꼬
Publication of KR19980032123A publication Critical patent/KR19980032123A/ko
Application granted granted Critical
Publication of KR100346671B1 publication Critical patent/KR100346671B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

플라스틱 성형 타입 반도체 장치와 그 반도체 장치를 제조하는 방법이 여기에 개시된다.반도체 장치는 그의 표면상에 제공된 전극을 가진 반도체 소자와, 반도체 소자의 표면의 외측 둘레를 따라 형성된 댐바와, 전극에 각각 전기 접속되며 댐바와 전기 절연되어 댐바의 내측에 제공된 복수의 리드 및, 댐바로 둘러싸여진 영역내에 형성되며 리드의 일부를 노출하도록 형성된 몰드 수지를 포함한다.

Description

플라스틱 성형 타입 반도체 장치 및 그의 제조 방법
본 발명은 플라스틱 성형 타입 반도체 장치 및 그의 제조 방법에 관한 것이다.
IC 및 메모리 카드의 빠른 진보와 함께, 카드내에 설치되는 플라스틱 성형 타입 반도체 장치로서 얇은 장치가 현재 요구되고 있다.얇은 반도체 장치를 실현시키기 위해, 많은 방법이 제안되어왔다.반도체 장치의 구조의 일 예가 도 25(a) 및 25(b) 에 도시되어 있다.
도 25(a) 및 도 25(b) 에서, 1 은 플라스틱 성형 타입 반도체 장치를 나타내고, 2 는 반도체 소자를 나타낸다.반도체 소자 (2) 의 하나의 표면에는 칩 지지물(4) 이 절연 접착 테이프 (3) 로 접착되어 고정되어 있다.또한, 리드 (6) 는 칩 지지물 (4) 의 양면에 접속된 금전선 (5) 을 통과하여 반도체 소자 (2) 에 전기접속된다.칩 지지물 (4) 의 상부 표면과 반도체 소자 (2) 의 바닥면이 노출되도록 플라스틱 성형 타입 반도체 장치 (1) 는 반도체 소자 (2) 를 몰드 수지 (7) 로 밀폐시켜 형성된다.
이러한 구조에 따라서, 반도체 소자 (2) 의 바닥면은 특히 몰드 수지 (7) 로 덮히지 않기 때문에, 따라서, 반도체 장치는 얇게 제조될 수 있다.
그러나, 플라스틱 성형 타입 반도체 장치 (1) 의 두께가 얇더라도 인쇄 기판상에 반도체 장치 (1) 를 설치하는 영역을 고려하면, 리드 (6) 가 몰드 수지 (7) 의 외측로 길게 연장되어 있기 때문에, 반도체 소자 (2) 의 크기보다 더 넓은 영역이 설치 영역으로 필요하다.그러므로, 인쇄 기판상의 플라스틱 성형 타입 반도체 장치 (1) 의 설치를 고려하여, 더 집적된 패키징을 실현하기 위해, 개선되어야 할 문제는 남아있다.
언급한 도면에서, 본 발명의 목적은 인쇄 기판상에 더욱 집적되어 배치될 수 있는 플라스틱 성형 타입 반도체 장치 및 그의 제조 방법을 제공하는 것이다.본 발명의 플라스틱 성형 타입 반도체 장치는 그의 표면상에 제공된 전극을 가진 반도체 소자와, 반도체 소자의 표면의 외측 둘레를 따라 형성된 댐바와, 전극에 각각 전기 접속되고 댐바와는 전기 절연되어 댐바의 내측에 제공된 복수의 리드 및, 댐바로 둘러싸여진 영역내에 형성되고 리드의 일부를 노출하도록 형성된 몰드 수지를 포함한다.
도 1 은 본 발명의 플라스틱 성형 타입 반도체 장치의 실시예 1 의 구성을 도시한 도면으로서, 도 1(a) 는 실시예 1 의 단면도이며, 도 1(b) 는 실시예 1 의 사시도.
도 2 는 도 1 에 도시된 반도체 장치를 제조하는 방법을 도시한 도면으로서, 도 2(a) 는 준비된 리드 프레임의 구성을 개략적으로 도시한 평면도이며, 도 2(b) 는 리드 프레임 본체를 개략적으로 도시한 평면도이며, 도 2(c) 는 화살표 R (도 2(b) 에서 R) 로 표시된 방향으로 본 단면도이며, 도 2(d) 및 도 2(e) 는 각각 도 2(b) 에서 도시된 리드 프레임 본체를 설명하기 위한 도면.
도 3 은 도 1 에 도시된 방법을 도시하고 금형이 수지로 밀폐되는 상태를 나타내는 도면으로서, 도 3(a) 는 도 1(b) 의 화살표 A 의 방향으로 본 단면도이며, 도 3(b) 는 도 1(b) 의 화살표 B 의 방향으로 본 부분 단면도.
도 4 는 도 1 에 도시된 방법을 나타내는 도면으로서, 도 4(a) 는 댐바 지지물을 자르기 전의 상태를 나타낸 측면도이며, 도 4(b) 는 댐바 지지물을 자른 후의 상태를 도시한 측면도.
도 5(a) 는 도 2 에서 4 에 도시된 제조 방법의 제 1 변형예를 설명하기 위한 도면이며, 도 5(b), 5(c) 및 5(d) 는 제 1 변형예의 동작을 설명하기 위한 각각의 기준 도면.
도 6 은 도 2 에서 4 에 도시된 제조 방법의 제 2 변형예를 나타낸 도면으로서, 도 6(a) 는 리드 프레임의 부분 평면도이며, 도 6(b) 는 수지 밀폐 프로세스를 설명하기 위한 부분 단면도.
도 7 은 도 2 에서 4 에 도시된 제조 방법의 제 3 변형예를 나타낸 도면으로서, 도 7(a) 는 리드 프레임의 부분 평면도이며, 도 7(b) 는 수지 밀폐 프로세스를 설명하기 위한 부분 단면도.
도 8 은 도 2 에서 4 에 도시된 제조 방법의 제 4 변형예를 나타낸 도면으로서, 도 8(a) 는 사용되는 금형을 설명하기 위한 단면도이며, 도 8(b) 는 제 4 변형예의 동작을 설명하기 위한 참조 도면.
도 9 는 도 2 에서 4 에 도시된 제조 방법의 제 5 변형예를 나타낸 도면으로서, 도 9(a) 는 사용되는 금형의 부분 단면도이며, 도 9(b) 는 제 5 변형예의 동작을 설명하기 위한 참조 도면.
도 10 은 도 2 에서 4 에 도시된 제조 방법의 제 6 변형예를 나타낸 도면으로서, 도 10(a) 는 사용되는 금형의 부분 단면도이며, 도 10(b) 는 제 6 변형예의 동작을 설명하기 위한 참조 도면.
도 11 은 도 2 에서 4 에 도시된 제조 방법의 제 7 변형예를 나타낸 도면으로서, 도 11(a) 는 준비된 리드 프레임의 부분 평면도이며, 도 11(b) 는 제조 프로세스를 설명하기 위한 단면도이며, 도 11(c) 는 제 7 변형예의 동작을 설명하기 위한 참조 도면.
도 12 는 도 2 에서 4 에 도시된 제조 방법의 제 8 변형예를 나타낸 도면으로서, 도 12(a) 는 준비된 리드 프레임의 부분 평면도이며, 도 12(b) 는 제조 프로세스를 설명하기 위한 단면도.
도 13 은 도 1 에 도시된 플라스틱 성형 타입 반도체 장치의 실시예 1 의 변형을 도시한 도면으로서, 도 13(a) 는 변형예의 단면도이며, 도 13(b) 는 수지 밀폐 프로세스를 설명하기 위한 부분 단면도이며, 도 13(c) 는 변형예의 동작을 설명하기 위한 참조 도면이며, 도 13(d) 는 변형예를 실시한 상태를 도시한 부분 단면도.
도 14 는 본 발명의 플라스틱 성형 타입 반도체 장치의 실시예 2 의 구성을 개략적으로 도시한 단면도.
도 15 는 도 14 에 도시된 반도체 장치를 제조하는 방법을 도시한 도면으로서, 도 15(a) 및 15(b) 는 각각 제조 프로세스중에서 수지 코팅 프로세스를 설명하기 위한 단면도.
도 16 은 본 발명의 플라스틱 성형 타입 반도체 장치의 실시예 3 을 도시한 도면으로서, 도 16(a) 는 실시예 3 의 구성을 개략적으로 도시한 단면도이며, 도 16(b) 는 실시예 3 의 동작을 설명하기 위한 참조 도면이며, 도 16(c) 는 실시예 3 을 실시한 상태를 도시한 부분 단면도.
도 17 은 도 16 에 도시된 반도체 장치를 제조하는 방법을 나타낸 도면으로서, 도 17(a) 는 준비된 리드 프레임의 구성을 개략적으로 도시한 부분 평면도이며, 도 17(b) 는 수지 밀폐 프로세스를 설명하기 위한 부분 단면도이며, 도 17(c) 는 준비된 리드 프레임에서 사용되는 접착 테이프의 구성을 설명하기 위한 부분 단면도.
도 18 은 본 발명에 따른 제조 방법에 의해 얻어진 반도체 장치의 일 실시예의 구성을 개략적으로 도시한 도면으로서, 도 18(a) 는 반도체 장치의 단면도이며, 도 18(b) 는 그의 사시도.
도 19 는 도 18 에 도시된 반도체 장치의 제조에 사용되는 리드 프레임의 구성을 개략적으로 도시한 평면도.
도 20 은 본 발명의 플라스틱 성형 타입 반도체 장치의 실시예 4 를 도시한 도면으로서, 도 20(a) 는 실시예 4 의 구성을 개략적으로 도시한 단면도이며, 도 20(b) 는 실시예 4 의 사시도.
도 21 은 도 20 에 도시된 실시예 4 를 도시한 도면으로서, 도 21(a) 는 실시예 4 의 구성을 개략적으로 도시한 상면도이며, 도 21(b) 는 도 21(a) 의 A-A' 선을 따라 절단한 단면도.
도 22 는 본 발명의 플라스틱 성형 타입 반도체 장치의 실시예 5 를 설명하기 위한 도면.
도 23 은 도 22 에 도시된 실시예 5 에 사용된 리드 프레임을 도시한 도면으로서, 도 23(a) 및 23(c) 는 리드 프레임의 구성을 개략적으로 도시한 상면도이며, 도 23(b) 및 23(d) 는 각각 도 23(a) 및 23(c) 의 단면도.
도 24 는 본 발명의 플라스틱 성형 타입 반도체 장치의 실시예 6 을 나타낸 도면으로서, 도 24(a) 및 24(b) 는 각각 실시예 6 의 구성을 개략적으로 도시한 단면도이며, 도 24(c) 는 도 24(a) 의 선 C-C' 를 따라 절단한 단면도.
도 25 는 종래의 플라스틱 성형 타입 반도체 장치의 일 실시예의 구성을 개략적으로 도시한 도면으로서, 도 25(a) 는 반도체 장치의 단면도이며, 도 25(b) 는 그의 사시도.
*도면의 주요부분에 대한 부호의 설명*
1, 10, 42, 50, 53, 60 : 반도체 장치
2 : 반도체 소자2a : 회로 형성 표면
3, 3', 3a, 3b, 55: 절연 접착 테이프4 : 칩 지지물
5 : 금전선6 : 리드
7 : 몰드 수지11, 43 : 댐바
12, 36, 40, 54 61 : 리드 프레임13 : 리드 프레임 소자
14, 41, 62 : 댐바 지지물 15, 63: 리드 프레임 본체
16, 65 : 리드 지지물17 : 금속 도금
18, 27, 57 : 금형20, 21, 26 : 홀
22, 25, 30, 31, 34, 49 : 홈24, 37 : 댐바 대 댐바 리드
48 : 인쇄 기판
상기 목적을 성취하기 위해서, 표면상에 제공된 전극을 가진 반도체 소자와, 반도체 소자의 표면의 외측둘레를 따라 형성된 댐바와, 전극에 각각 전기 접속되고 댐바와 전기절연되어 댐바의 내측에 제공된 복수의 리드 및, 댐바로 둘러싸여진 영역내에 형성되고 리드의 일부를 노출하도록 형성된 몰드 수지를 포함하는 본 발명의 플라스틱 성형 타입 반도체 장치가 제공된다.
본 출원의 여러 발명들중의 대표적인 발명들이 간략하게 도시되었다.그러나, 본 출원의 여러 발명들 및 이러한 발명들의 특정 구성은 하기 설명으로부터 이해될 수 있을 것이다.
도 1(a) 및 1(b) 는 각각 본 발명의 실시예 1 을 도시한다.이들 도면에서, 도 25(a) 및 25(b) 에 도시된 구조의 소자와 같은 소자에는 동일한 번호가 표시된다.(이하에 설명될 실시예 2 및 그 이후의 실시예의 도면에서도 동일함)
도 1(a) 및 1(b) 를 참조로, 10 은 수지 또는 플라스틱 성형 타입 반도체 장치를 나타낸다.(이하에, 반도체 장치 로 언급함) 도 1(a) 에 도시된 바와 같이, 반도체 장치 (10) 는 직사각형의 평면형 반도체 소자 (2) 와, 반도체 소자 (2) 의 회로 형성 표면 (2a) 에 전기접속된 복수의 리드 (6) 와, 회로 형성 표면 (2a) 상에서 반도체 소자 (2) 와 리드 (6) 를 각각 서로 전기접속하기 위한 복수의 금전선 및 선 (5) 및, 리드 (6) 를 반도체 소자 (2) 에 고정시키기 위해 리드 (6) 와 반도체 소자 (2) 사이에 제공된 절연 접착 테이프 (3) 를 포함한다.
리드 (6) 는 반도체 소자 (2) 의 회로 형성 표면 (2a) 위에 배치되고, 회로 형성 표면 (2a) 의 측면으로 연장되지 않도록 제공된다.또한, 리드 (6) 는 접착 테이프 (3) 의 두께가 차이가 나도록 각각 다운세트 (downset) 프로세싱된다.각각의 리드 (6) 의 하부 (6a) 는 반도체 소자 (2) 와 접촉하고, 반면에, 그의 상부 (6b) 는 사이에 있는 접착 테이프 (3) 로 반도체 소자 (2) 위에 접착되어 고정된다.도 1(b) 에 도시된 것처럼, 이러한 리드 (6) 는 2 열로 반도체 소자 (2) 상부에 제공된다.또한, 금전선 (5) 은 리드 (6) 와 반도체 소자 (2) 를 서로 각각 전기접속시키기 위해 리드 (6) 의 하부 (6a) 의 해당하는 상부 표면에 전기접속되고 리드 (6) 의 상부 (6b) 의 상부표면으로부터 위로 연장되지 않도록 배치된다.
접착 테이프 (3) 는 예를 들면, 폴리이미드 수지로 이루어져 있으며, 그의 양면상에 형성된 도시된 접착층을 갖는다.또한, 접착 테이프 (3) 는 직사각형 프레임의 형태이며, 그의 외측 둘레 에지가 회로 형성 표면 (2a) 의 해당하는 외측 형태와 실제로 일치하는 상태로 회로 형성 표면 (2a) 상에 결합된다.
또한, 댐바 (11) 는 접착 테이프 (3) 에 의해 반도체 소자 (2) 의 회로 형성 표면 (2a) 상에 고정된다.댐바 (11) 는 회로 형성 표면 (2a) 의 외측 형태와 실제로 일치하는 외측 형태를 가지며 각각의 리드 (6) 의 두께와 같은 두께로 형성된다.또한, 댐바 (11) 는 리드 (6) 과 접촉하지 않도록 제공되고, 그의 외측 에지는 회로 형성 표면 (2a) 의 외측 에지와 실제로 일치하도록 배치된다.
몰드 수지 (7) 는 반도체 소자 (2) 의 회로 형성 표면 (2a) 상의 댐바 (11) 내부에 채워지고 경화된다.그러므로, 회로 형성 표면 (2a) 은 댐바 (11) 의 상부 표면과 리드 (6) 의 상부 (6a) 의 상부 표면이 노출되는 상태로 몰드 수지 (7) 로 밀폐된다.반도체 장치 (10) 에서, 그의 반도체 소자 (2) 는 회로 형성 표면과 다른 표면을 가지며, 이는 몰드 수지로 회로 형성 표면 (2a) 을 밀폐하는 이전에 언급한 수지아래에 노출된다.
반도체 장치 (10) 를 제조하는 방법이 다음에 설명된다.
도 2(a) 에 도시된 리드 프레임 (12) 이 먼저 준비된다.리드 프레임 (12) 은 직사각형 프레임의 형태인 금속 리드 프레임 소자 (13) 와, 금속 댐바 지지물 (14) 를 통과하여 리드 프레임 소자 (13) 의 내측에 접속된 복수의 리드 프레임 본체 (15) 를 포함한다.도 2(b) 및 2(c) 에 도시된 바와 같이, 리드 프레임 본체 (15) 는 댐바 지지물 (14) 을 통과하여 서로 접속된 직사각형 프레임의 형태인 금속 댐바 (11) 와, 댐바 (11) 를 접촉하지 않고 각각의 댐바 (11) 내에 위치된 복수의 금속 리드 (6) 및, 이러한 리드 (6) 를 댐바 (11) 에 결합시키기 위한 접착 테이프 (3) 로 이루어져 있다.
각각의 리드 프레임 본체 (15) 를 제조하기 위해서, 리드 프레임 본체로서, 도 2(d) 에 도시된 것처럼 하나의 리드 프레임 본체가 먼저 준비되는데, 이는 댐바 (11) 와, 댐바 (11) 에 접속된 리드 지지물 (16) 및, 리드 지지물 (16) 의 양면에 각각 접속된 리드 (6) 를 포함한다.다음으로, 리드 (6) 의 접속면, 즉, 리드 지지물 (16) 상에서 리드의 끝은 끝 표면이 도 2(e) 에 도시된 것처럼 금속 도금 (17) 된다.또한, 접착 테이프 (3) 는 금속 도금 (17) 이 제공된 표면과 대향하여, 리드 (6) 의 표면아래에 위치된다.접착 테이프 (3) 는 댐바 (11) 의 형태와 실제로 같은 외측 형태를 가진 프레임 형태이다.또한, 접착 테이프 (3) 는 댐바 (11) 의 전체 후면 (각각의 리드 (6) 에 행해진 각각의 금속 도금 (17) 과 대향하는 표면과 같은 표면에 해당함) 을 덮고, 댐바 (11) 와 리드 (6) 를 서로 결합하기 위해 요구되는 형태와 치수를 갖는 것이 사용된다.그러나, 리드 (6) 상에 고정된 부분을 고려하여, 접착 테이프 (3) 의 크기는 접착 테이프 (3) 가 금속 도금 (17) 으로 코팅되지 않은 면위의 각각의 리드 (6) 의 후면에서만 접착되도록 조절된다.댐바 (11) 와 리드 (6) 가 접착 테이프 (3) 에 의해 서로 결합된 후에, 다운세트 프로세싱이 어떠한 접착 테이프 (3) 도 접착되지 않은 각각의 리드 (6) 의 면에 적용된다.또한, 리드 지지물 (16) 은 댐바 (11) 및 리드 (6) 로부터 분리되어 도 2(b) 및 2(c) 에 도시된 리드 프레임 본체 (15) 가 얻어진다.
다음으로, 이런 방식으로 준비된 리드 프레임 (12) 은 리드 프레임 본체 (15) 의 댐바 (11) 외측 에지가 반도체 소자 (2) 의 회로 형성 표면의 외측 에지와 실제로 일치하도록 반도체 소자 (2) 상에 배치된다.또한, 리드 (6) 및 댐바 (11) 는 열압착에 의해 접착 테이프 (3) 로 반도체 소자 (2) 상에 고정된다.
다음으로, 반도체 소자 (2) 상에 고정된 리드 (6) 와 반도체 소자 (2) 는 금속 전선 (5) 에 의해 서로 접속되고, 도 3(a) 및 3(b) 에 도시된 바와 같이 금형 (18) 내에 형성된 구멍 (19) 으로의 주입이 뒤따른다.또한, 도 3(a) 는 도 1(b) 의 화살표 A 의 방향으로 본 반도체 장치 (10) 의 측면을 도시한다.도 3(b) 는 도 1(b) 의 화살표 B 의 방향으로 본 반도체 장치 (10) 의 측면을 도시한다.
금형 (18) 으로서, 구멍 리테이너판 또는 하부형태 (18a) 내에 형성된 구멍 (19) 의 깊이가 반도체 소자 (2) 와, 접착 테이프 (3) 및 댐바 (11) 의 전체 두께와 같은 금형이 사용된다.그러므로, 금형 (18) 은 반도체 소자 (2) 의 바닥면 (회로 형성 표면과 대향하는 표면에 해당하는 면) 과 댐바 (11) 및 각각의 리드 (6) 의 상부 표면이 구멍 (19) 을 형성하는 바닥면과 상부면 (상부 형태 (18b) 의 하부 표면에 해당함) 사이에 위치되도록 구멍 (19) 내에 유지된다.또한, 금형 (18) 은 수지 주입홀 (20) 과 그의 상부 형태 (18b) 내에 형성된 가스제거 홀 (21) (도 3(b) 에 도시됨) 을 갖는다.리드 프레임 (12) 의 각각의 댐바 지지물 (14) 은 가스제거 홀 (21) 과 하부형태 (18a) 의 상부 표면사이에 위치된다.
몰드 수지는 상기 설명된 금형 (18) 을 사용하여 수지 주입 홀 (20) 을 통과하여 구멍 (19) 내에 채워지고 약 170°에서 180°사이의 범위의 금형 온도에서 경화된다.이때, 반도체 소자 (2) 의 회로 형성 표면 (2a) 의 중앙부는 도 3(a) 에 도시된 것처럼 수지로 채워진다.이때, 댐바 (11) 는 프레임 형태로 형성되고, 댐바 (11) 의 상부 표면은 상부 표면 (18b) 과 접촉한다.그러므로, 채워진 수지는 댐바 (11) 에 의해 막혀서 그의 외측로 넘쳐흐른다.결과적으로, 반도체 소자 (2) 의 측면과 바닥면으로는 수지가 흐르지 않는다.수지 채워지는동안 가스제거 홀 (21) 로부터 구멍 (19) 내의 공기의 방출로 인하여, 몰드 수지는 구멍 (19) 으로 부드럽게 채워진다.그러므로, 도 1(b) 에 도시된 것처럼, 상기 설명된 수지 충전은 댐바 (11) 의 상부 표면과 리드 (6) 의 상부면 (6b) 의 상부 표면만이 노출되게 하고, 그 이외의 회로 형성 표면 (6b) 은 밀폐되게 한다.또한, 반도체 소자 (2) 는 회로 형성 표면 (2a) 이외의 다른 표면이 노출되는 상태로 몰드 수지로 밀폐될 수 있다.
그후에, 몰드 수지로 밀폐된 반도체 소자 (2) 는 금형 (18) 으로부터 꺼내진다.또한, 댐바 (11) 와 서로 결합된 댐바 지지물 (14) 은 도 4(a) 에 도시된 것처럼 잘려지고 댐바 (11) 는 도 4(b) 에 도시된 바와 같이 리드 프레임 소자 (13) 과 분리되어, 반도체 장치 (10) 가 얻어진다.
몰드 수지 (7) 가 리드 (6) 의 상부 표면을 덮지 않고 회로 형성 표면 (2a) 만을 밀폐시키고 회로 형성 표면 (2a) 이외의 표면이 노출되도록 하기 때문에, 얻어진 반도체 장치 (10) 의 전체 두께는 접착 테이프 (3) 와 댐바 (11) (또는 각각의 리드 (6)) 의 두께를 반도체 소자 (2) 의 두께에 단순히 더하여 얻어진 두께가 되어, 결과적으로, 충분히 얇은 두께가 된다.또한, 리드 (6) 는 반도체 소자 (2) 의 회로 형성 표면 (2a) 의 위와 그 내측에 위치되기 때문에, 반도체 장치 (10) 의 배치 또는 패키징 영역은 반도체 소자 (2) 의 바닥 영역과 실제로 일치한다.결과적으로, 실제 패키징 영역은 이전보다 훨씬 더 작아지게 된다.그러므로, 반도체 장치 (10) 는 두께가 매우 얇고 패키징 영역이 매우 작기 때문에, 이는 인쇄 기판상에 더 집적되어 패키징되거나 배치될 수 있다.
반도체 장치 (10) 를 제조하는 방법에 따라서, 외측 구성 또는 또는 형태가 반도체 소자 (2) 와 일치하는 댐바 (11) 와 전기 전도가 없는 접착 테이프 (3) 를 경유하여 댐바 (11) 에 접속된 리드 (6) 로 구성된 리드 프레임 본체 (15) 가 사용되기 때문에, 몰드 수지의 흐름이 댐바 (11) 에 의해 막혀지도록 몰드 수지는 구멍 (19) 내에 채워질 수 있으므로, 반도체 장치 (10) 를 쉽게 제조할 수 있다.
또한, 댐바 (11) 의 상부 표면과 반도체 소자 (2) 의 바닥면은 상부 형태 (18b) 의 하부 표면과 하부 형태 (18a) 의 구멍 (19) 의 바닥면 사이에 위치되고, 수지는 이 상태에서 구멍 (19) 에 충전된다.그러므로, 충전된 수지는 댐바 (11) 에 의해 막혀지고, 구멍 (19) 은 평면 방향으로 연장된 크기가 반도체 소자 (2) 의 크기보다 더 크다면 다른 구속을 받지 않는다.따라서, 크기가 서로 다른 반도체 소자가 사용되더라도, 그의 두께가 서로 일치하다면 금형 (18) 은 반도체 소자 (2) 사이에서 나뉘어질 수 있다.
도 5(a) 는 도 2 에서 4 를 참조로 설명되는 제조 방법의 제 1 변형예를 설명하기 위한 도면이다.제 1 변형예는 도 5(a) 를 참조로 설명된다.
제 1 변형예는 사용되는 리드 프레임의 각각의 리드 프레임 본체가 상기 설명된 리드 프레임 본체 (15) 와 약간 다르다는 점이 도 2 에서 4 까지에 도시된 제조 방법과 다르다.
즉, 제 1 변형예에 사용된 리드 프레임 본체로서, 도 5(a) 에 도시된 것처럼, 접착 테이프 (3) 의 외측 치수는 반도체 소자 (2) 의 회로 형성 표면 (2a) 의 치수보다 약간 크도록 형성되고 댐바 (11) 의 외측 직경은 접착 테이프 (3) 의 직경보다 약간 크도록 형성된 프레임 본체가 사용된다.
이러한 리드 프레임 본체를 사용하여, 접착 테이프 (3) 는 접착 테이프 (3) 의 외측 에지가 회로 형성 표면 (2a) 의 외측 에지와 실제로 같도록 상기 실시예와 동일한 방식으로 회로 형성 표면 (2a) 에 접착된다.이어서, 각각의 프로세스 단계는 상기 설명된 실시예와 동일한 방식으로 실행된다.
그러므로, 접착 테이프 (3) 가 열압착에 의해 회로 형성 표면 (2a) 상에 접착될 때, 접착 테이프 (3) 의 외측 에지는 도 5(a) 에 도시된 것처럼, 열압착에 의해 부분적으로 용융된다.결과적으로, 용융된 부분은 유출하거나 스며나와서 댐바 (11) 의 하부 표면의 외측 에지부를 덮는 것은 물론, 반도체 소자 (2) 의 측면부를 덮는다.
그러므로, 상기 설명된 제조 방법에 따라서, 결과적인 반도체 장치 (미도시) 는 접착 테이프 (3) 가 반도체 장치의 측면부에서 더 넓은 영역으로 댐바 (11) 의 하부 표면에 접착되고, 접착 테이프 (3) 가 반도체 소자 (2) 에 또한 접착되어 회로 형성 표면 (2a) 은 물론 그의 측면 상부에 연장되도록 구성된다.그러므로, 불순물이 외부에서 반도체 소자 (2) 의 표면으로 들어가는 것을 방지할 수 있다.
도 2 에서 4 까지에 도시된 제조 방법에 의해 얻어진 반도체 장치 (10) 의 열압착이 수행되는 접착 테이프 (3) 의 상태가 도 5(b) 를 참조로 설명된다.접착 테이프 (3) 와 댐바 (11) 는 본 예에서 반도체 소자 (2) 의 회로 소자 표면 (2a) 과 크기가 실제로 같기 때문에, 이러한 용융으로 인한 접착 테이프 (3) 의 침투는 반도체 소자 (2) 의 측면을 덮기 위한 영역이 작도록 적게 제공된다.
접착 테이프 (3) 가 회로 소자 표면 (2a) 과 크기가 실제로 같고, 댐바 (11) 가 도 5(c) 에 도시된 것처럼 회로 소자 표면 (2a) 보다 작다면, 용융으로 인한 접착 테이프 (3) 의 침투는 접착 테이프 (3) 가 댐바 (11) 의 측면을 덮는 방향으로 발생한다.
접착 테이프 (3) 가 회로 소자 표면 (2a) 과 크기가 실제로 일치하고 댐바 (11) 가 도 5(d) 에 도시된 것처럼 회로 소자 표면 (2a) 보다 크다면, 용융으로 인한 접착 테이프 (3) 의 침투는 접착 테이프 (3) 가 반도체 소자 (2) 의 측면과 댐바 (11) 의 하부 표면을 덮는 방향으로 발생한다.그러나, 접착 테이프 (3) 는 회로 소자 표면 (2a) 와 크기가 실제로 일치하기 때문에, 용융으로 인한 침투량은 도 5(a) 에서의 침투량보다 작게 된다.
도 6(a) 및 6(b) 는 각각 도 2 에서 4 까지를 참조로 설명된 제조 방법의 제 2 변형예를 설명하기 위한 도면이다.제 2 변형예는 도 6(a) 및 6(b) 를 참조로 설명될 것이다.
제 2 변형예는 수지 충전 및 경화시 가스 제거하기 위해 사용되는 각각의 홈 (22) 이 댐바 지지물 (14) 과 사용된 리드 리드 프레임의 댐바 (11) 내에 형성되는 점이 도 2 에서 4 까지에 도시된 제조 방법과 이론적으로 다르다.
즉, 제 2 변형예에서 사용되는 리드 프레임 (12) 으로서, 도 6(a) 에 도시된 것처럼, 댐바 (11) 의 내측 에지에서 리드 프레임 소자 (13) 의 외측 에지까지 댐바 지지물 (14) 을 통과하여 연장된 홈 (22) 이 형성된 리드 프레임 (12) 이 준비된다.홈 (22) 은 나중에 설명될 것이지만 수지 충전 및 경화시에 가스 제거를 위해 사용되는 홀로 사용된다.또한, 홈 (22) 은 접착 테이프 (3) 의 접착면과 대향하는 면상에 위치되도록, 리드 프레임 (12) 내에 형성된다.
반도체 장치를 제조하기 위해서, 이러한 홈 (22) 이 내부에 형성된 리드 프레임을 사용하여, 도 3(b) 에 도시된 금형 (18) 의 상부 형태 (18b) 와 다르며 가스제거 홈 (21) 을 갖지 않는 상부 형태 (23) 는 도 6(b) 에 도시된 것처럼 사용될 수 있다.즉, 내부에 홈 (22) 이 형성되어 있는 리드 프레임이 사용되어, 각각의 홈 (22) 이 구멍 (19) 내에서 상부 형태 (23) 의 외측까지 연장되도록 제공된다.리드 프레임 (12) 이 제공되기 때문에, 구멍 (19) 내의 공기는 수지 충전후 홈 (22) 을 통해 방출되어, 몰드 수지 (7) 는 구멍 (19) 에 부드럽게 채워질 수 있다.
그러므로, 제조 방법에 따라서, 몰드 수지의 밀폐를 위해 사용되는 상부 형태 (23) 는 수지 주입 홀 (20) 을 제공하기 위한 것만 제외하면 프로세싱에 대한 필요성을 제거한다.따라서, 제조 비용은 감소될 수 있고, 상부 형태 (23) 는 반도체 소자 (2) 의 크기에 제한이 적은 완전한 분배로 만들어질 수 있다.
도 7(a) 및 7(b) 는 각각 도 2 에서 4 까지를 참조로 설명된 제조 방법의 제 3 변형예를 설명하기 위한 도면이다.제 3 변형예는 도 7(a) 및 7(b) 를 참조로 설명된다.
제 3 변형예는 리드 프레임 (12) 으로서, 홈 (22) 이 댐바 지지물 (14) 내에 형성되고, 댐바 대 댐바 리드 (dambar-to-dambar lead) (24) 가 리드 프레임 본체 (15) 와 (15) 사이에 제공되고, 가스제거홀로 사용하는 홈 (25) 및 홀 (26) 이 도 7(a) 에 도시된 바와 같이 댐바 대 댐바 리드 (24) 내에 형성되는 리드 프레임이 사용되는 점에서 도 6(a) 및 6(b) 에 도시된 제 2 변형예와는 이론적으로 다르다.
즉, 도 7(a) 에 도시된 제 3 변형예에서 사용된 리드 프레임 (12) 으로서, 하나의 댐바 (11) 의 내측 에지에서 다른 댐바 (11) 의 내측 에지까지 댐바 대 댐바 리드 (24) 를 통과하여 각각 연장되어 있는 홈 (25) 이 리드 프레임 본체 (15) 및 (15) 내에 형성되고, 그사이에 제공된, 즉, 접착 테이프 (3) 의 접착 표면과 대향하는 표면과, 홈 (25) 으로부터 접착 테이프 (3) 의 접착 표면을 통과하여 연장된 각각의 홀 (26) 사이에 제공된 댐바 대 댐바 리드 (24) 는 댐바 대 댐바 리드 (24) 내에 형성되어 준비된다.
반도체 장치를 제조하기 위해서, 홈 (22) 및 (25) 을 가진 리드 프레임 (12) 과, 그 내부에 형성된 홀 (26) 을 사용하여, 금형 (27) 은 도 7(b) 에 도시된 것처럼, 가스제거 홈 (21) 이 도 6(b) 에 도시된 금형의 상부 형태 (23) 와 같은 방식으로 제공되지 않으며, 수지 밀폐는 넓은 구멍을 사용하여, 복수의 반도체 소자상에서 동시에 수행되지 않는 금형 (27) 이 사용된다.즉, 금형 (27) 은 내부에 복수의 수지 주입홀 (20) 이 형성된 상부 형태 (27b) 를 갖는다.수지는 수지 충전시 도 7(b) 에 도시된 것처럼 수지 주입 홀 (20) 을 통과하여 동시에 주입된다.
수지가 이런 방식으로 주입될 때, 댐바 (11) 내의 공기는 수지에 의해 압착되고, 약간은 홈 (22) 을 통과하여 금형 (27) 외측로 방출된다.동시에, 나머지 공기는 홈 (25) 을 통과하여 지나가고 각각의 홈 (25) 과 이어지는 홀 (26) 을 통과하여 반도체 소자 (2) 와 (2) 사이를 흐른다.따라서, 제조 방법에서 몰드 수지 (7) 를 부드럽게 충전할 수 있다.또한, 공기가 댐바 (11) 와 (11) 사이에서 흐르기 때문에, 공기 흐름 또는 통풍은 더 부드럽게 될 수 있고, 댐바 (11) 의 내측에서 각각의 반도체 소자 (2) 의 외측까지 공기를 방출시키는 통로의 형성 때문에 공기 방출 또는 통풍의 효과가 리드 프레임 (12) 의 복잡한 구성으로 인해 감소되더라도 수지 충전 특성의 감소는 충분히 억제될 수 있다는 점에서, 도 6(a) 및 6(b) 에 도시된 제조 방법에 비해 또한 우수하다.또한, 복수의 반도체 소자 (2) 는 하나의 금형 (27) 에 의해 동시에 수지 밀폐될 수 있으므로, 금형의 제조 비용은 감소될 수 있다.도 8(a) 는 도 2 에서 4 까지를 참조로 설명된 제조 방법의 제 4 변형예를 설명하기 위한 도면이다.
제 4 변형예는 사용되는 금형으로서, 구멍을 형성하기 위해 바닥면내에 홈이 형성된 금형이 사용되는 점이 도 2 에서 4 에 도시된 제조 방법과 다르다.
즉, 예를 들면, 도 2 에서 4 까지에 도시된 제조 방법은 다른 물질 (28) 이 도 8(b) 에 도시된 구멍 (19) 내에 존재할 때, 반도체 소자 (2) 와 그위에 위치된 리드 프레임 (12) 이 도 3(a) 에 도시된 금형 (18) 의 하부 형태 (18a) 의 구멍 (19) 을 형성하기 위한 바닥면과 그의 상부 형태 (18b) 의 하부 표면사이에 위치되기 때문에, 다른 물질 (28) 이 반도체 소자 (2) 를 손상시키게 된다는 문제점을 가지고 있다.특히, 이러한 손상이 심각할 때, 금 (29) 이 형성되며, 반도체 장치에 사용되는 성능이 손상된다.
그러므로, 제 4 변형예에서, 홈 (30) 은 도 8(a) 에 도시된 구멍 (19) 을 형성하기 위해 하부 형태 (18a) 의 바닥 표면내에 형성되어, 다른 물질 (28) 이 존재하더라도, 각각의 반도체 소자 (2) 가 다른 물질 (28) 에 의해 손상될 가능성을 감소시킨다.바닥면내의 홈 (30) 의 형성은 반도체 소자 (2) 상에 영향을 미치지 않으며, 다른 물질 (28) 이 해당하는 홈 (30) 내에 있다면, 다른 물질 (28) 이 수지 충전시 구멍 (19) 내에 남아있더라도 부드러운 수지 충전을 제공할 수 있다.
제 4 실시예에서, 홈 (30) 은 구멍 (19) 의 바닥면내에 형성된다.그러나, 단순한 오목한곳 또는 요면부가 홈대신에 형성되더라도, 다른 물질 (28) 의 영향은 작을 수 있다.
도 9(a) 는 도 2 에서 4 까지를 참조로 설명된 제조 방법의 제 5 변형예를 설명하기 위한 도면이다.
제 5 변형예는 구멍 (19) 의 바닥면내에 형성된 각각의 홈의 바닥면이 아래로 연장된 곡면에 의해 형성되는 점에서 제 4 실시예와 다르다.
즉, 제 5 변형예에서, 구멍 (19) 의 바닥면내에 형성된 홈 (31) 은 도 9(a) 에 도시된 것처럼 횡단면으로 나타난 반원형으로 형성되며, 그의 바닥면은 반원형으로 아래로 연장된 곡면으로 형성된다.
제 4 변형예에서, 공기가 에어건 (air gun) 에 의해 다른 물질 (28) 로 흐르더라도 예를 들면, 다른 물질 (28) 은 홈 (30) 의 형태로부터 결정되는 각각의 홈 (30) 내에 남아있을 것으로 생각된다.그러나, 제 5 변형예에서, 다른 물질 (28) 은 각각의 홈 (31) 이 곡선 형태를 갖기 때문에 쉽게 제거될 수 있다.그러므로, 다른 물질을 제거하기위해 필요한 시간은 짧아지고 프로세스 단계의 실행을 위해 필요한 시간도 따라서 감소될 수 있다.또한, 다른 물질에 의한 반도체 소자 (2) 내에 손상의 발생은 억제될 수 있다.
제 5 변형예에서, 홈 (31) 은 구멍 (19) 의 바닥면에 형성되었다.그러나, 요면부는 제 4 변형예와 동일한 방식으로 홈대신에 간단하게 형성될 수 있다.요면부가 이 경우에 구멍 (19) 의 바닥면의 아래로 팽창된 곡면에 의해 각각 형성된 오목한 표면을 갖는다면, 다른 물질 (28) 의 영향은 감소될 수 있다.
도 10(a) 는 도 2 에서 4 를 참조로 설명된 제조 방법의 제 6 변형예를 설명하기 위한 도면이다.
제 6 변형예는 구멍 (19) 의 바닥면에 형성된 홈 또는 요면부가 각각 그의 평면에서 볼 수 있는 것처럼 바닥면의 형태에 의해 상하 방향과 좌우 방향으로 대칭으로 형성되거나 위치되는 점에서 제 4 변형예와 다르다.
즉, 도 10(a) 에 도시된 제 6 변형예에서, 도 10(a) 의 C, D, E 및 F 로 표시된 요면부 또는 홈은 구멍 (19) 의 바닥면내에 형성된다.여기서, C, D, E 및 F 는 또한 제 6 변형예의 제 1, 제 2, 제 3 및 제 4 예를 각각 나타낸다.이 예에서, 그의 전체 바닥면 (19a) 의 도면은 생략되고, 4 개로 분리된 면의 일부만이 도시된다.
도 10(a) 의 C 로 표시된 구조는 평면에 도시된 요면부 (32) 가 수직 및 수평 방향으로 같은 간격으로 형성되고 정렬되어 있는 구조이다.도 10(a) 에서 D 로 표시된 구조는 도면에 도시된 것처럼 수평 방향으로 연장된 복수의 홈 (33) 이 평행하게 같은 간격으로 형성되고 정렬되어 있는 구조이다.또한, 도 10(a) 에서 E 로 표시된 구조는 도면에 도시된 바와 같은 수직 방향으로 연장된 복수의 홈 (34) 이 평행하게 같은 간격으로 형성되고 정렬되어 있는 구조이다.
그러나, 제 4 변형예는 반도체 소자 (2) 가 금형내에 위치되고, 홈 (30) 이 도 10(b) 에 도시된 평면에서 볼 수 있는 것처럼 비대칭적으로 위치되어 고정될 때, 반도체 소자 (2) 가 약간 경사져 있다면, 반도체 소자 (2) 의 후면은 각각의 홈 (30) 의 모서리에 부딪혀서, 힘이 모서리 집중되어 금 (36) 이 발생된다.
그러나, 반도체 소자 (2) 의 후면과 접촉하는, 금형내에 형성된 홈은 C, D, E 및 F 로 표시된 수직 및 수평 대칭 구조의 경우에 반도체 소자 (2) 의 후면에 대하여 대칭적으로 정렬되어 있기 때문에, 구멍 (19) 의 바닥면은 금형내에 반도체 소자 (2) 를 배치할때 반도체 소자 (2) 의 후면과 균일하게 접촉하게 된다.그러므로, 반도체 소자 (2) 에는 경사가 생기지 않으며, 고정시 반도체 소자 (2) 의 후면은 손상되지 않는다.
제 6 변형예의 경우에, 구멍 (19) 의 바닥면에 형성된 홈 (33, 34 및 35) 의 오목한 표면은 구멍 (19) 의 바닥면의 아래로 팽창된 곡면에 의해 형성될 수 있다.
도 11(a) 및 11(b) 는 각각 도 2 에서 4 를 참조로 설명된 제조 방법의 제 7 변형예를 설명하기 위한 도면이다.또한, 도 11(a) 및 11(b) 는 각각 리드 프레임이 반도체 소자 (2) 상에 제공되고 수지가 채워진 후의 본 변형예의 상태를 도시한다.
제 7 변형예는 두께가 댐바보다 얇은 부분이 사용될 리드 프레임의 댐바 지지물에 각각 제공되는 점이 도 2 에서 4 에 도시된 제조 방법과 이론적으로 다르다.
즉, 도 11(a) 및 11(b) 에 도시된 제 7 변형예에서, 사용된 리드 프레임 (36) 은 예에 의해 도 7(a)에 도시된 리드 프레임 (12) 과 다르며, 얇은 벽의 부분 (14a) 은 일치하는 댐바 지지물 (14) 에 접착된다.각각의 얇은 벽의 부분 (14a) 은 댐바 (11) 에 이어서 제공되는 부분에 제공된다.얇은 벽의 부분 (14a) 에 이어서 접속된 부분과 일치하는 각각의 댐바 지지물 (14) 은 댐바 (11) 의 두께와 같은 두께로 형성된다.
얇은 벽의 부분 (14a) 은 상기 설명된 방식으로 각각의 댐바 지지물 (14) 에 접착되기 때문에, 리드 프레임 본체 (15) 가 리드 프레임 소자 (13) 로부터 쉽게 분리되도록, 각각의 댐바 지지물 (14) 은 얇은 벽의 부분 (14a) 에서 자르기 쉽다.그러므로, 제 7 변형예에서, 리드 프레임 (36) 은 각각의 리드 프레임 본체 (15) 가 상기 설명된 것처럼 리드 프레임 소자 (13) 로부터 기대치않게 분리되지 않도록, 도 11(a) 에 도시된 것처럼 리드 프레임 본체 (15) 와 (15) 사이에 존재하는 댐바 (11) 과 (11) 사이에 각각 형성되는 댐바 대 댐바 리드 (37) 를 갖는다.댐바 대 댐바 리드 (37) 의 경우에도, 얇은 벽의 부분 (37a) 과 (37a) 은 댐바 대 댐바 리드 (37) 을 쉽게 자르기 위해 댐바 (11) 에 연속적으로 접속된 해당 부분에 접착된다.
도 11(a) 및 11(b) 에 도시된 바와 같이 수지 충전의 완료후에, 불필요한 댐바 지지물 (14) 은 도 4(a) 에 도시된 것처럼 잘려서 반도체 장치를 최종 프로세스 단계로서 조각으로 분리시킨다.이때, 도 11(c) 에 도시된 것처럼 몰드 수지 (7) 내에 금 (38) 이 발생할 위험이 있다.이는 각각의 댐바 지지물 (14) 이 두께가 두껍게 형성될 때 자르기 어렵다는 사실에 기인하여 발생하는 것으로 생각된다.
그러나, 얇은 벽의 부분 (14a) 이 도 11(a) 및 11(b) 에 도시된 것처럼 댐바 지지물 (14) 에 각각 접착되기 때문에, 제 7 변형예에서는 얇은 벽의 부분 (14a) 절단으로 인하여 상기에 언급된 금 (38) 의 발생이 방지된다.또한, 얇은 벽의 부분 (37a) 및 (37a) 은 상기 언급된 것과 같은 방식으로 댐바 대 댐바 리드 (37) 에 접착되기 때문에, 댐바 대 댐바 리드 (37) 는 절단되기 쉽우므로, 댐바 대 댐바 리드 (37) 가 절단될 때에도 금 (38) 이 생기는 것이 방지된다.
도 12(a) 및 12(b) 는 각각 도 2 에서 4 까지를 참조로 설명된 제조 방법의 제 8 변형예를 설명하기 위한 도면이다.또한, 도 12(a) 및 12(b) 는 리드 프레임이 반도체 소자 (2) 상에 제공되고 수지가 채워진 후에 본 변형예의 상태를 각각 도시한다.
제 8 변형예는 사용될 리드프레임으로서 접착 테이프가 각각의 댐바 지지물 (14) 의 얇은 벽 부분 (14a) 과 댐바 대 댐바 리드 (37) 대신에 제공되는 점이 도 11(a) 및 11(b) 에 도시된 제 7 실시예와 다르다.
즉, 제 8 실시예에서, 도 12(a) 및 12(b) 에 도시된 것처럼 사용된 리드 프레임 (40) 은 리드 프레임 본체 (15) 의 댐바 (11) 로부터 아래로 연장된 댐바 지지물 (41) 이 댐바 (11) 에서 간격을 두고 떨어져서 각각 제공되고 접착 테이프 (3a) 를 통과하여 접속되어 있는 구조를 가진다.리드 프레임 (40) 의 경우에도, 리드 프레임 본체 (15) 와 (15) 는 접착 테이프와 서로 유사하게 결합되어 리드 프레임 본체 (15) 와 리드 프레임 소자 (13) 사이의 접속을 강화한다.여기서, 접착 테이프 (3a) 및 (3b) 는 먼저 요구되는 부분에 의해서 댐바 (11) 와 리드 (6) 를 서로 결합시키기 위해 접착 테이프를 연장시킴으로서 형성된다.
그러므로, 제 8 변형예에 따라서, 수지 충전의 완료후에 반도체 장치를 조각으로 분리하기 위해, 얇고 부드러운 접착 테이프 (3a) 및 (3b) 는 댐바 지지물 (41) 이 잘리고 댐바 (11) 과 (11) 이 서로 잘려나갈 때 잘려진다.결과적으로, 몰드 수지 (7) 상의 아래가 잘린 로드의 정도는 상당히 감소될 수 있어서, 이는 도 11(c) 에 도시된 금 (38) 이 발생하는 것을 신뢰성있게 방지하는 것을 가능하게 한다.댐바 지지물 (14) 의 얇은 벽의 부분 (14a) 과 댐바 대 댐바 리드 (37) 의 얇은 벽의 부분 (37a) 이 잘릴 때, 얇은 벽의 부분 (14a 및 37a) 의 약간은 도 11(a) 및 11(b) 에 도시된 제 7 변형예에서 절단에 의해 뒤에 남겨지는 부분으로서 돌출 형태로 남아있다.결과적으로, 나머지 부분은 각각의 반도체 장치의 외형을 손상시키고, 배치시 반도체 장치가 인접한 반도체 장치와 접촉하게된다는 사실때문에 인쇄 기판상에 반도체 장치를 배치하는 것을 방해할 가능성이 있다.그러나, 절단부는 도 12(a) 및 12(b) 에 도시된 제 8 변형예에서 얇고 부드러운 접착 테이프 (3a 및 3b) 로 사용되기 때문에, 절단에 의해 뒤에 남아있는 부분이 발생하더라도 외측에는 거의 문제가 발생하지 않는다.또한, 이 부분은 인쇄 기판상에 각각의 반도체 장치를 배치할 경우에도 인쇄 기판상에 인접한 반도체 장치의 배치를 방해할 가능성이 없다.
도 13(a) 는 도 1(a) 및 1(b) 에 도시된 실시예 1 을 수정한 도면이다.
도 13(a) 의 42 는 반도체 장치를 나타낸다.
반도체 장치 (42) 는 댐바 (43) 가 각각의 리드 (6) 보다 두께가 훨씬 더 두껍게 형성되는 점에서 도 1(a) 및 1(b) 에 도시된 반도체 장치 (10) 와 다르다.
반도체 장치 (42) 를 제조하기 위해서, 리드 프레임 (12) 으로서, 각각의 리드 (6) 보다 두께가 더 두꺼운 댐바 (43) 가 제공된 리드 프레임이 준비되고, 도 2 에서 4 에 도시된 제조 방법과 유사한 방식으로, 이후에 처리될 수 있다.그러나, 사용되는 금형은 도 13(b) 에 도시된 것처럼, 하부 형태 (44a) 에 형성된 구멍 (45) 의 깊이는 도 3(a) 에 도시된 금형 (18) 내에 형성된 구멍 (19) 의 깊이보다 댐바 (43) 과 리드 (6) 의 두께사이의 차이만큼 더 깊고 댐바 (43) 와 리드 (6) 의 두께사이의 차이만큼 돌출된 돌출부 (46) 가 상부 형태 (44b) 의 하부 표면의 중앙에 제공된다는 점에서 도 3(a) 에 도시된 금형 (18) 과 다르다.
도 1(a) 및 1(b) 에 도시된 반도체 장치 (10) 가 인쇄 기판상에 배치될 때, 각각의 리드 (6) 는 도 13(c) 에 도시된 것처럼 땜납 (47) 에 의해 인쇄 기판 (48) 에 전기 접속되고 고정된다.그러나, 반도체 장치 (10) 의 전체 구성은 실제로 반도체 소자 (2) 로 이루어져 있기 때문에, 그의 열 팽창 계수는 실제로 실리콘의 열 팽창 계수와 같은 약 3 x 10-6/℃ 이다.한편, 인쇄 기판 (48) 의 열 팽창 계수는 수지의 열 팽창 계수와 같은 2 에서 3 x 10-5/℃ 와 실제로 일치한다.그러므로, 인쇄 기판 (48) 의 열 팽창 계수는 반도체 장치 (10) 와 비교하여 일 디짓만큼 증가된다.
그러나, 인쇄 기판 (48) 의 열 팽창 계수는 반도체 장치 (10) 의 열팽창 계수보다 크기 때문에, 열 팽창 계수들사이의 차이로 인해 발생된 열 스트레스는 인쇄 기판 (48) 상에 반도체 장치 (10) 를 배치한 후에 인쇄 기판 (48) 과 반도체 장치 (10) 사이의 상호 결합을 위해 사용되는 땜납 (47) 에 집중된다.열 스트레스가 증가할 때, 땜납에 금이 발생되며, 이는 전도 불량으로 귀결될 위험이 있다.이를 방지하기 위해, 예를 들면, 열 팽창 계수가 반도체 소자 (2) 의 열 팽창 계수와 가까운 세라믹으로 만들어진 기판이 인쇄 기판 (48) 대신에 사용될 수 있다.그러나, 세라믹 기판은 이 경우 상당히 고가이므로, 비용이 크게 증가된다.
그러므로, 이러한 불편을 해소하기 위해, 본 변형예에 따른 반도체 장치 (42) 는 댐바 (43) 가 도 13(a) 에 도시된 것처럼 각각의 리드 (6) 보다 두께가 훨씬 더 두껍도록 구성된다.반도체 장치 (42) 가 인쇄 기판 (48) 상에 배치될 때, 댐바의 위치와 구성에 따라 홈 (49) 은 미리 인쇄 기판 (48) 상의 소정 위치에 형성된다.반도체 장치 (42) 의 댐바 (43) 는 인쇄 기판 (48) 의 홈 (42) 내에 각각 맞추어지고, 이 상태에서 땜납 (47) 에 의해 인쇄 기판 (48) 에 접속되어 고정된다.
이렇게 함으로서, 인쇄 기판 (48) 내에 형성된 해당하는 홈 (49) 에 댐바 (43) 로 구성된 돌출부를 맞춤으로서 열팽창 계수사이의 차이로 인해 발생된 열 스트레스가 감소되어, 땜납 (47) 에 금이 생기는 것이 방지될 수 있다.
그러므로, 본 변형예에 따른 반도체 장치 (42) 가 반도체 장치 (42) 가 기판상에 배치되는 구조로 구성될 때, 이러한 구조는 반도체 장치를 고정시키는데에 사용되는 땜납에 금이 발생되는 것을 방지할 수 있다.결과적으로, 반도체 장치와 인쇄 기판사이의 땜납 (47) 에 의한 전기 접속은 만족스럽게 유지될 수 있다.
도 14 는 본 발명의 실시예 2 를 도시한 도면이다.도 14 의 14 는 반도체 장치를 나타낸다.
본 반도체 장치 (50) 는 회로 형성 표면 (2a) 이외의 반도체 소자 (2) 의 표면이 코팅 수지로 덮히는 점이 도 1(a) 및 1(b) 에 도시된 반도체 장치 (10) 와 다르다.
즉, 도 14 에 도시된 반도체 장치 (50) 는 회로 형성 표면 (2a) 과 회로 형성 표면 (2a) 상에 위치된 접착 테이프 (3) 의 측단 표면이외의 반도체 소자 (2) 의 표면이 코팅 수지 (51) 로 덮히도록 제공된다.코팅 수지 (51) 는 예를 들면, 에폭시 수지, 폴리이미드 수지등 으로 이루어지고, 두께는 20 μm 에서 30μm 의 범위이다.코팅 수지 (51) 는 반도체 장치 (50) 의 크기가 거의 일정하게 유지되도록 코팅된 것이다.
반도체 장치 (50) 를 제조하기 위해서, 몰드 수지 밀폐 프로세스가 도 2 에서 4 에 도시된 제조 방법과 유사한 방법으로 수행된다.그후에, 수지 밀폐되는 결과적인 반도체 장치는 도 15(a) 에 도시된 바와 같이, 코팅 수지(51) 를 용매내에 용해시킴으로서 얻어진 액체 수지 (51a) 로 완전히 채워진 수지 탱크 (52) 내에 잠긴다.이때, 수지 밀폐된 반도체 장치는 리드 프레임 (12) 의 각각의 댐바 지지물 (14) 이 잘려지지 않은 상태로 유지된다.수지 탱크 (52) 의 개구의 크기는 반도체 장치가 수지 탱크 (52) 내에 잠길 때 댐바 지지물 (14) 이 수지 탱크 (52) 의 에지에서 매달리는 크기로 설정된다.이 조건에서, 반도체 소자 (2) 측은 반도체 장치의 댐바 지지물 (14) 이 수지 탱크 (52) 의 에지에 매달리는 상태로 상기 언급된 바와 같은 적당한 시간 주기동안 액체 수지 (51a) 내에 잠기게 된다.다음으로, 반도체 장치는 수지 탱크 (52) 로부터 위로 올려지고, 반도체 장치에 붙은 코팅 수지는 도 15(b) 에 도시된 것처럼 몇시간동안 약 100℃ 의 온도에서 건조되고 경화된다.그후에, 댐바 지지물 (14) 은 도 2 에서 4 에 도시된 제조 방법과 유사한 방법으로 잘려져서 도 14 에 도시된 반도체 장치 (50) 가 얻어진다.
이런 방식으로 얻어진 반도체 장치 (50) 에서, 회로 형성 표면 (2a) 이외의 반도체 소자 (2) 의 표면을 코팅 수지 (51) 로 덮는 것은 반도체 장치 (50) 를 다룰 때 표면이 쉽게 긁히지 않게 하는데, 예를 들면, 충돌에 대한 반도체 장치 (50) 의 저항력을 개선시킨다.즉, 반도체 소자 (2) 는 실리콘 등의 뻣뻣한 재료로 이루어져 있기 때문에, 어떤 흠이 표면에 발생하더라도 큰 금이 발생되어 반도체 소자 (2) 의 기능은 손상되기 쉽다.그러나, 코팅 수지 (51) 로 표면을 덮는 것은 외측 충격을 감소시켜 금이 발생하는 것을 방지할 수 있다.또한, 반도체 소자 (2a) 의 회로 형성 표면 (2a) 과 접착 테이프 (3) 의 후면사이의 경계는 도 14 에 도시된 것처럼 코팅 수지 (51) 로 덮히기 때문에, 습기에 대한 반도체 장치의 저항력도 또한 개선될 수 있다.
반도체 장치 (50) 를 제조하는 방법에 따라서, 댐바 지지물 (14) 은 액체 수지 (51a) 로 완전히 채워진 수지 탱크 (52) 의 에지에서 지지되고, 각각의 댐바 지지물 (14) 의 하부측은 댐바 지지물 (14) 이 잘리기 전에 액체 수지 (51a) 내에 잠기기 때문에, 수지 코팅은 매우 쉬우며 반도체 장치 (50) 의 제조는 특정 장치를 필요로 하지 않는다.또한, 반도체 장치 (50) 는 대량 생산성을 가지고 쉽게 제조될 수 있다.
도 16(a) 는 본 발명의 실시예 3 을 도시한 도면이다.도 16(a) 의 53 은 반도체 장치를 나타낸다.
반도체 장치 (53) 는 댐바 (14) 가 제공되지 않는 점에서 도 1(a) 및 1(b) 에 도시된 반도체 장치 (10) 와 다르다.
즉, 도 16(a) 에 도시된 반도체 장치 (53) 는 사이에 접착 테이프를 가진 반도체 소자 (2) 의 회로 형성 표면 (2a) 상에 제공된 리드 (6) 와, 이 리드 (6) 를 반도체 소자 (2) 에 각각 전기 접속시키기 위한 금전선을 포함한다.또한, 반도체 장치 (53) 는 리드 (6) 와 금 전선 (5) 이 리드 (6) 의 상부 표면이 노출되는 상태로 몰드 수지 (7) 내에 밀폐되도록 구성된다.
반도체 장치 (53) 을 제조하기 위해서, 도 17(a) 에 도시된 리드 프레임 (54) 이 먼저 준비된다.리드 프레임 (54) 은 직사각형 개구 (55a) 를 각각 가진 접착 테이프 (55) 가 리드 프레임 소자 (13) 에 접착되고 리드 (6) 의 일부가 접착 테이프 (55) 에 접착되어 고정된 것이다.각각의 리드 프레임 본체 (미도시) 는 접착 테이프 (55) 와 리드로 이루어져 있다.접착 테이프 (55) 에서, 내부에 형성된 각각의 개구 (55a) 의 형태는 반도체 소자 (2) 의 회로 형성 표면 (2a) 의 외측 형태보다 작다.또한, 리드 (6) 의 일부는 각각의 개구 (55a) 의 내측 에지에 접착되고, 그의 나머지 부분은 개구 (55a) 로 연장되어 있다.
여기서, 접착 테이프 (55) 는 도 17(c) 에 도시된 것처럼 구성된다.즉, 각각의 리드 (6) 를 접착 테이프 (55) 에 접착시키는 위치에 개구 (55a) 를 형성하기 위해 내측 에지로부터 연장되도록, 각각의 리드 (6) 를 접착 테이프 (55) 에 접착시키는 접착 테이프 (55) 의 표면상에 접착층 (56a) 이 형성된다.또한, 반도체 소자 (2) 의 회로 형성 표면 (2a) 의 외측 에지의 위치와 일치하는 위치에 개구 (55a) 를 형성하기 위해 내측 에지로부터 연장되도록, 접착층 (56b) 은 접착 테이프 (55) 과 대향하는 표면상에 형성된다.또한, 접착층 (수지는 도시되지 않았음) 은 각각의 리드 (6) 가 표면에 접착되는 면위의 접착 테이프 (55) 의 표면의 위치에 제공되며, 그 위치는 리드 프레임 소자 (13) 와 일치하며, 다른 위치에는 접착층이 형성되지 않는다.
다음으로, 리드 프레임 (54) 의 각각의 리드 프레임 본체는 접착 테이프 (55) 상의 접착층 (56b) 의 외측 에지가 반도체 소자 (2) 의 회로 형성 표면 (2a) 의 외측 에지와 실제로 일치하도록, 반도체 소자 (2) 상에 위치된다.그후에, 리드 (6) 는 접착 테이프 (55) 로 반도체 소자 (2) 상에 고정된다.
다음으로, 반도체 소자 (2) 상의 리드는 금 전선 (5) 에 의해 반도체 소자 (2) 의 회로 형성 표면 (2a) 에 각각 접속된다.또한, 금전선 (5) 과 접속된 반도체 소자 (2) 는 도 17(b) 에 도시된 바와 같이 금형 (57) 내에 형성된 구멍 (58) 내에 위치된다.금형 (57) 으로서, 반도체 소자 (2) 의 두께와 같은 깊이를 가진 오목한 부분 또는 요면부 (58a) 가 하부 형태 (57a) 내에 형성되고 회로 형성 표면 (2a) 보다 작은 크기를 가진 열린 오목한 부분 (58b) 이 상부 형태 (57b) 내에 형성된 금형이 사용된다.
상기 언급된 금형 (57) 이 사용되고, 접착 테이프 (55) 의 외측 둘레부가 하부 형태 (57a) 와 상부 형태 (57b) 사이에 위치되어 있는 상태로 수지 주입 홀 (20) 을 통과하여 몰드 수지가 구멍 (58) 내에 채워져서, 채워진 수지는 경화된다.그후에, 반도체 소자 (2) 는 금형 (57) 으로부터 꺼내어져서 도 17(c) 에 도시된 것처럼 수지 밀폐가 완료된 반도체 소자 (2) 가 얻어진다.또한, 반도체 소자 (2) 의 각각의 측면으로 연장되어 있는 접착 테이프 (55) 는 잘려져서 도 16(a) 에 도시된 반도체 장치가 얻어진다.
본 발명에 따른 반도체 장치 (53) 내에는 댐바가 제공되지 않기 때문에, 땜납 (59) 과 각각의 댐바사이의 연결로 인한 리드 (6) 과 (6) 사이의 전기 전도는 도 16(c) 에 도시된 땜납 (59) 을 사용하여, 반도체 장치 (53) 가 인쇄 기판상에 배치될 때 발생하지 않는다.따라서, 상기 배치된 상태에서 전기 고장은 억제될 수 있다.
반도체 장치의 제조 방법에 따라서, 각각의 접착층은 각각의 리드 프레임 본체를 형성하기 위해 접착 테이프 (55) 의 소정 위치에만 제공되기 때문에, 접착 테이프 (55) 의 외측 둘레부가 금형 (57) 의 하부 형태 (57a) 와 상부 형태 (57b) 사이에 위치되고 몰드 수지 밀폐가 이 조건에서 수행되더라도 접착 테이프 (55) 가 금형 (57) 에 접합되는 것이 방지될 수 있다.그러므로, 수지 밀폐 프로세스는 지장없이 수행될 수 있기 때문에, 반도체 장치 (53) 는 쉽게 제조될 수 있다.
도 18(a) 및 18(b) 는 반도체 장치를 제조하는 방법에 의해 얻어진, 본 발명의 플라스틱 성형 타입 반도체 장치의 일 예를 나타낸 도면이다.도 18(a) 및 18(b) 의 60 은 반도체 장치를 나타낸다.
반도체 장치 (60) 를 제조하는 방법은 도 19 에 도시된 리드 프레임 (61) 이 사용되는 점에서 도 2 에서 4 를 참조로 설명된 제조 방법과 다르다.
리드 프레임 (61) 은 리드 프레임 소자 (13) 와, 복수의 댐바 지지물 (62) 을 통과하여 리드 프레임 소자 (13) 의 내측에 연결된 리드 프레임 본체 (63) 를 포함한다.리드 프레임 본체 (63) 는 반도체 소자 (2) 의 회로 형성 표면 (2a) 의 형태와 실제로 일치하는 외측 형태를 가진 프레임 형 댐바 (64) 와, 댐바 (64) 와 연결되거나 접속되어 댐바 (64) 의 내측으로 연장되어 있는 복수의 리드 (6) 와, 이러한 리드 (6) 과 (6) 사이를 접속하기 위해 댐바 (64) 에 접속된 리드 지지물 (65) 및, 댐바 (64) 의 일 표면에서 각각의 리드 (6) 의 진로 또는 중간까지 연장되도록 이들에 결합된 접착 테이프 (미도시) 를 포함한다.절연 수지로 이루어진 각각의 수지부 (66) 는 댐바 (64) 내의 모든 인접한 리드 (6) 과 (6) 사이에 형성되어 이들 리드 (6) 과 (6) 사이를 전기적으로 절연 (비전도) 시킨다.수지부 (66) 로 사용되는 절연 수지는 이후에 채워지는 몰드 수지와 같은 수지이다.리드 프레임 (61) 은 리드 프레임의 상태에서 리드 (6) 에 금속 도금을 하지 않고, 나중에 설명될 몰드 수지 밀폐의 완료후에 리드 (6) 가 금속도금되는 점이 도 2(a) 에서 2(e) 에 도시된 리드 프레임 (12) 과 다르다.
반도체 장치 (60) 를 제조하기 위해서, 이러한 리드 프레임 (61) 을 사용하여, 리드 지지물 (65) 은 미리 리드 프레임 본체 (63) 에서 제거된다.또한, 리드 프레임 (61) 의 리드 프레임 본체 (63) 는 도 2 에서 4 까지에 도시된 경우와 같은 방법으로 반도체 소자 (2) 의 회로 형성 표면 (2a) 상에 위치되고 접착 테이프로 회로 형성 표면 (2a) 에 고정된다.
다음으로, 반도체 소자 (2) 상의 리드 (6) 와 반도체 소자 (2) 의 회로 형성 표면 (2a) 는 금 전선 (5) 으로 서로 전기 접속된다.또한, 금전선 (5) 으로 접속된 반도체 소자 (2) 는 금형 (미도시) 의 구멍내로 주입된다.또한, 댐바 (64) 의 내측은 금형내의 몰드 수지로 채워져 반도체 소자 (2) 의 회로 형성 표면 (2a) 을 밀폐한다.그후에, 반도체 소자 (2) 는 금형으로부터 꺼내지고, 리드 (6) 는 금속 도금 (땜납 도금) 된다.또한, 댐바 지지물 (62) 은 잘려져서 도 18(a) 및 18(b) 에 도시된 반도체 장치 (60) 가 얻어진다.
댐바 (64) 가 수지부 (66) 를 갖기 때문에, 이런 방법으로 얻어진 반도체 장치 (60) 는 리드 (6) 가 댐바 (64) 에 이어서 접속된다는 사실과 관계없이 인접 리드 (6) 과 (6) 사이의 전기 전도를 피할 수 있다.
반도체 장치 (60) 을 제조하는 방법에 따라서, 리드 (6) 는 댐바 (64) 를 통과하여 댐바 지지물 (62) 에 전기접속되기 때문에, 리드 (6) 는 종전과 같은 방법으로 댐바 지지물 (62) 을 사용하여 땜납 도금될 수 있다.
도 20(a) 및 20(b) 는 각각 본 발명의 제 4 실시예를 도시한 도면이다.본 실시예에서, 댐바 (11) 는 도 20(a) 및 20(b) 에 도시된 것처럼 리드 (6) 에 인접한 부분에서 절반 에칭된다.절반 에칭된 부분은 몰드 수지 (7) 로 덮힌다.
본 실시예에서 사용된 리드 프레임에서, 도 21(a) 및 21(b) 에 도시된 바와 같이, 댐바 (11) 는 절반 에칭 (11') 되고, 지지물 (70) 은 절반 에칭된 부분에 인접하여 형성된다.지지물 (70) 은 절반 에칭된 부분 (11') 이 댐바 (11) 와 지지물 (70) 의 끝 표면까지 외측로 연장되는 것을 막기위해 사용된다.그러므로, 리드 (6) 에 인접한 댐바만이 수지로 덮히기 때문에, 각각의 리드와 댐바 (11) 사이의 거리는 전기 누손의 발생이 감소될 수 있도록 증가한다.
또한, 절반 에칭된 부분은 리드에 인접한 댐바 (11) 와 리드에 인접한 지지물 (70) 의 면내에 형성된다.그러므로, 절반 에칭된 부분의 상면부 및 하면부가 도시되지 않은 금형에 의해 지지되고 수지가 그 내부에 주입될 때, 수지는 절반 에칭된 부분으로 주입된다.그후에, 수지는 댐바 (11) 와 지지물 (70) 의 끝 표면에서 흐름을 멈춘다.그러므로, 각각의 리드 (6) 의 둘레는 몰드 수지로 덮힐 수 있다.
도 22(a) 에서 22(c) 까지는 각각 본 발명의 실시예 5 의 적용을 도시한 도면이다.스텝라이크 오프셋 (steplike offset) 또는, 댐바 (11) 와 각각의 리드 (6) 사이의 레벨의 차이가 제공되면 댐바 (11) 와 각각의 리드 (6) 사이에서 발생되는 전기 누손을 감소시킨다.
이때, 절연 테이프 (3 및 3') 가 도 22(a) 에서 22(c) 에 도시된 것처럼 하나의 리드 (6) 에서 이중 형태로 제공된다.상기에 설명된 구성 때문에, 각각의 리드 (6) 의 두께는 두 개의 절연 테이프 (3 및 3') 의 두께가 되고, 댐바 (11) 의 두께는 하나의 절연 테이프의 3 배의 두께이다.그러므로, 절연 테이프 (3') 와 같은 레벨의 차이가 댐바 (11) 와 각각의 리드 (6) 사이에서 만들어 질 수 있다.
도 23 은 도 22 에 도시된 각각의 적용에서 사용되는 리드 프레임을 설명하기 위한 도면이다.도 22(a) 는 접착 테이프 (3') 가 각각의 리드에 접착되는 방식을 도시한 도면이다.도 22(b) 는 도 22(a) 에서 각각의 리드가 잘려진 단면이다.도 22(c) 는 절연 테이프 (3') 가 각각의 리드에 접착된 후, 절연 테이프 (3) 가 또한 부착되고 각각의 리드 (6) 가 결합되는 방식을 도시한 도면이다.도 22(d) 는 도 22(c) 에서 리드가 잘려진 단면도이다.하나의 절연 테이프 (3') 와 일치하는 레벨의 차이는 각각의 리드를 도 22(d) 에 도시한 것처럼 형성함으로써, 댐바 (11) 와 각각의 리드 (6) 사이에서 형성된다.
도 24(a) 에서 24(c) 는 각각 본 발명의 실시예 6 을 도시한 도면이다.도 24 에 도시된 실시예에서, 댐바 (11) 까지의 높이와 같은 홈 (71) 이 각각의 인접한 리드 (6) 사이에 제공된다.도 24(a) 는 리드가 잘려진 단면이며, 도 24(b) 는 수지부가 잘려진 단면이며, 도 24(c) 는 도 24(a) 에서 선 C-C' 를 따라 절단된 단면도이다.
본 실시예에서, 절연 테이프 (3') 와 일치하는 레벨의 차이가 댐바 (11) 와 각각의 리드 (6) 사이에 제공된다.또한, 댐바 (11) 의 높이와 일치하는 홈 (71) 이 리드 (6) 사이에 제공된다.그러므로, 리드 (6) 과 (6) 사이에 발생되는 전기 누손이 감소될 수 있으며, 또한 불순물로 인해 댐바와 각각의 리드사이에서 발생되는 전기 누손도 감소될 수 있다.
본 발명은 예시된 실시예를 참조로 설명되었지만, 이러한 설명은 제한된 의미로 해석되지 않아야 한다.관련 기술분야의 당업자들에 의해, 본 설명을 참조로 본 발명의 다른 실시예는 물론, 예시된 실시예의 다양한 변경이 가능하다.그러므로, 본 발명의 범위내의 어떤 변경 또는 실시예는 첨부된 청구항에 의해 제한되는 것으로 이해되어야 한다.
상기에 설명된 바와 같이, 이런 방식으로 얻어진 반도체 장치 (50) 에서, 회로 형성 표면 (2a) 이외의 반도체 소자 (2) 의 표면을 코팅 수지 (51) 로 덮는 것은 반도체 장치 (50) 를 다룰 때 표면이 쉽게 긁히지 않게 하는데, 예를 들면, 충돌에 대한 반도체 장치 (50) 의 저항력을 개선시킨다.즉, 반도체 소자 (2) 는 실리콘 등의 뻣뻣한 재료로 이루어져 있기 때문에, 어떤 흠이 표면에 발생하더라도 큰 금이 발생되어 반도체 소자 (2) 의 기능은 손상되기 쉽다.그러나, 코팅 수지 (51) 로 표면을 덮는 것은 외측 충격을 감소시켜 금이 발생하는 것을 방지할 수 있다.또한, 반도체 소자 (2a) 의 회로 형성 표면 (2a) 과 접착 테이프 (3) 의 후면사이의 경계는 도 14 에 도시된 것처럼 코팅 수지 (51) 로 덮히기 때문에, 습기에 대한 반도체 장치의 저항력도 또한 개선될 수 있다.
본 발명에 따른 반도체 장치 (53) 내에는 댐바가 제공되지 않기 때문에, 땜납 (59) 과 각각의 댐바사이의 연결로 인한 리드 (6) 과 (6) 사이의 전기 전도는 도 16(c) 에 도시된 땜납 (59) 을 사용하여, 반도체 장치 (53) 가 인쇄 기판상에 배치될 때 발생하지 않는다.따라서, 상기 배치된 상태에서 전기 고장은 억제될 수 있다.
반도체 장치의 제조 방법에 따라서, 각각의 접착층은 각각의 리드 프레임 본체를 형성하기 위해 접착 테이프 (55) 의 소정 위치에만 제공되기 때문에, 접착 테이프 (55) 의 외측 둘레부가 금형 (57) 의 하부 형태 (57a) 와 상부 형태 (57b) 사이에 위치되고 몰드 수지 밀폐가 이 조건에서 수행되더라도 접착 테이프 (55) 가 금형 (57) 에 접합되는 것이 방지될 수 있다.그러므로, 수지 밀폐 프로세스는 지장없이 수행될 수 있기 때문에, 반도체 장치 (53) 는 쉽게 제조될 수 있다.

Claims (21)

  1. 플라스틱 성형 타입 반도체 장치에 있어서,
    표면에 전극을 가진 반도체 소자와,
    상기 반도체 소자의 표면의 외측 둘레를 따라 형성된 댐바와,
    상기 전극에 각각 전기 접속되고 상기 댐바와 전기 절연되어 상기 댐바의 내측에 제공된 복수의 리드 및,
    상기 댐바에 의해 둘러싸여진 영역내에 형성되고 상기 리드의 일부를 노출하도록 형성된 몰드 수지를 포함하는 것을 특징으로 하는 플라스틱 성형 타입 반도체 장치.
  2. 제 1 항에 있어서, 상기 댐바와 상기 리드는 절연 테이프에 의해 상기 반도체 소자에 고착되는 것을 특징으로 하는 플라스틱 성형 타입 반도체 장치.
  3. 제 1 항에 있어서, 상기 댐바의 두께는 상기 각각의 리드의 두께보다 두꺼운 것을 특징으로 하는 플라스틱 성형 타입 반도체 장치.
  4. 제 1 항에 있어서, 상기 반도체 소자의 측면 및 후면은 코팅 수지로 덮히는 것을 특징으로 하는 플라스틱 성형 타입 반도체 장치.
  5. 플라스틱 성형 타입 반도체 장치에 있어서,
    표면에 전극을 가진 반도체 소자와,
    전극이 노출된 상태로 상기 반도체 소자의 표면상에 형성된 접착 테이프와,
    상기 접착 테이프상에 고정되고, 전극의 방향으로 구부러져 그 부분을 통해 상기 전극에 인접하도록 연장되어 있는 복수의 리드와,
    상기 리드 및 전극을 각각 전기 접속하기 위한 전도선 및,
    상기 접착 테이프위의 부분에 각각 해당하는 상기 리드의 부분이 노출되도록, 상기 리드의 일부와, 상기 전극 및 상기 전도선을 밀폐시키기 위한 몰드 수지를 포함하는 것을 특징으로 하는 플라스틱 성형 타입 반도체 장치.
  6. 플라스틱 성형 타입 반도체 장치의 제조 방법에 있어서,
    표면에 전극을 각각 가진 반도체 소자를 준비하는 단계와,
    상기 각각의 반도체 소자의 표면의 형태와 실제로 일치하는 외측 형태를 각각 가진 프레임 형태의 댐바와, 상기 댐바와 전기적으로 절연되어 상기 각각의 댐바내에 위치된 복수의 리드를 가지며, 상기 댐바와 상기 리드는 절연 접착 테이프로 서로 고정되어 있는 리드 프레임을 형성하는 단계와,
    상기 댐바가 상기 반도체 소자의 표면과 외측 에지에서 실제로 일치하도록 상기 각각의 반도체 소자의 표면상에 상기 리드 프레임을 위치시키고, 상기 반도체 소자상에 상기 리드와 상기 댐바를 접착 테이프로 고정시키는 단계와,
    상기 반도체 소자상에 고정된 상기 리드와 상기 반도체 소자를 전도선으로 서로 전기 접속하는 단계 및,
    상기 반도체 소자의 표면을 밀폐시키기 위해 금형내에서 상기 댐바의 내측을 몰드 수지로 채우는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제 6 항에 있어서, 상기 접착 테이프는 상기 접착 테이프가 접착되는상기 반도체 소자의 표면과 외측 형태가 실제로 일치하도록 형성되며, 외측 치수는 상기 반도체 소자의 표면보다 약간 크도록 형성되며, 상기 댐바는 상기 접착 테이프보다 외측 치수가 약간 더 크도록 형성되며, 상기 접착 테이프는 상기 댐바의 외측 에지와 실제로 일치하도록 상기 댐바에 접착되는 것을 특징으로 하는 방법.
  8. 제 6 항에 있어서, 상기 댐바는 그 외측으로 연장된 댐바 지지물과, 상기 댐바의 내측 에지에서 상기 각각의 댐바 지지물의 선단 에지까지 연장된 홈을 가지며, 상기 각각의 홈은 상기 각각의 댐바 지지물과 상기 각각의 댐바 지지물에 이어져 있는 상기 댐바의 부분인 상기 접착 테이프와 대향하는 표면에 형성되는 것을 특징으로 하는 방법.
  9. 제 6 항에 있어서, 상기 리드 프레임은 복수의 리드 프레임 본체 및, 그의 댐바들사이를 접속하기 위한 그의 댐바 대 댐바 리드와,
    상기 하나의 댐바 대 댐바 리드를 통과하여, 하나의 댐바의 내측 에지에서 다른 댐바의 내측 에지까지 연장되어 있는 홈으로서, 상기 각각의 댐바대 댐바 리드와 그에 이어져 있는 상기 댐바의 부분인 상기 접착 테이프와 대향하는 표면에 형성되어 있는 홈 및,
    상기 댐바 대 댐바 리드의 상기 표면과 다른 표면내에 각각 형성되어 있으며, 상기 홈과 이어지는 홀을 가지며,
    상기 리드와 접속된 상기 반도체 소자의 표면을 밀폐하기 위해 몰드 수지를 채우는 상기 단계는 상기 리드 프레임이 상기 리드 프레임의 리드 프레임 본체와 번호가 같은 반도체 소자상에 고정된 상태에서 실시되는 것을 특징으로 하는 방법.
  10. 제 6 항에 있어서, 상기 리드가 접속된 상기 반도체 소자의 표면을 밀폐하기 위해 금형내에서 몰드 수지로 상기 댐바의 내부를 채우는 상기 단계는, 금형내에 구멍을 형성하기 위해 바닥면에 요면부가 형성되어 있는 금형을 사용하여, 상기 리드가 접속되어 있는 상기 표면과 대향하는 면상의 상기 반도체 소자의 표면이 상기 바닥면과 접촉된 상태에서 실시되는 것을 특징으로 하는 방법.
  11. 제 10 항에 있어서, 상기 바닥면내에 형성되는 상기 요면부는 요면 표면을 바닥면의 아래로 넓혀서 얻어진 곡면에 의해 형성되는 것을 특징으로 하는 방법.
  12. 제 10 항 또는 11 항에 있어서, 상기 바닥면내에 형성된 상기 요면부는 각각 대칭적으로 형성되거나 평면으로 본 바닥면의 형태에서 상하 방향 및 좌우 방향으로 배치되는 것을 특징으로 하는 방법.
  13. 제 6 항에 있어서, 상기 준비된 리드 프레임은 각각의 댐바에 각각 접착되고 댐바의 외측로 연장되어 있는 댐바 지지물을 가지며, 상기 각각의 댐바 지지물은 댐바에 이어져 있고 두께가 댐바보다 얇은 부분과, 얇은 벽의 부분에 이어서 접속되고 댐바와 두께가 같은 부분을 포함하는 것을 특징으로 하는 방법.
  14. 제 6 항에 있어서, 준비된 리드 프레임은 댐바로부터 간격을 두고 각각 제공되어 그의 외측로 연장되어 있으며, 상기 각각의 댐바 지지물은 접착 테이프로 댐바에 각각 접속되어 있는 댐바 지지물을 갖는 것을 특징으로 하는 방법.
  15. 플라스틱 성형 타입 반도체 장치의 제조 방법에 있어서,
    각각의 반도체 소자의 표면의 형태와 실제로 같은 외측 형태를 각각 가진 프레임 형 댐바와, 상기 각각의 댐바와 접촉하지 않으며, 상기 리드와 상기 댐바의 같은 면의 표면위에서 상기 리드와 상기 댐바의 일부는 접착된 접착 테이프로 절연되어 상기 리드와 상기 댐바의 일부가 서로 접속되어 있는 상태로 상기 각각의 댐바내에 위치된 리드로 이루어진 리드 프레임을 준비하는 단계와,
    상기 리드 프레임의 상기 각각의 댐바가 상기 각각의 반도체 소자의 표면과 외측 에지에서 실제로 일치하도록 상기 반도체 소자의 표면위에 상기 리드 프레임을 위치시키고 상기 리드 및 상기 댐바를 상기 접착 테이프로 상기 각각의 반도체 소자상에 고정시키는 단계와,
    상기 각각의 반도체 소자상에 고정된 상기 리드와 상기 반도체 소자를 금 전선으로 서로 접속시키는 단계와,
    상기 리드가 접속되는 상기 각각의 반도체 소자의 표면을 밀폐시키기 위해 상기 각각의 댐바의 내측을 금형내에서 몰드 수지로 채우는 단계 및,
    상기 몰드 수지를 채우는 것을 완료한 후에 상기 각각의 반도체 소자상의 접착 테이프의 상부 표면의 아래의 면을 액체 코팅 수지에 넣고, 이후에 반도체 장치를 꺼내어 붙은 코팅 수지를 건조시키고 경화시키는 단계를 포함하는 것을 특징으로 하는 방법.
  16. 플라스틱 성형 타입 반도체 장치에 있어서,
    표면상에 전극을 가진 반도체 소자와,
    상기 반도체 소자의 표면에 접속되며 그의 표면내측에 배치된 복수의 리드와,
    상기 반도체 소자와 상기 리드를 서로 접속시키기 위한 선과,
    상기 리드를 상기 반도체 소자에 고정시키기 위해 상기 리드와 상기 반도체 소자의 일부사이에 제공된 절연 접착 테이프 및,
    리드가 접속되어 있는 상기 반도체 소자의 표면상의 상기 리드의 상부 표면부를 노출시키고 상기 리드의 나머지 부분을 밀폐시키기 위한 몰드 수지를 포함하고,
    상기 리드가 접속되어 있는 표면이외의 상기 반도체 소자의 표면이 노출되는 것을 특징으로 하는 플라스틱 성형 타입 반도체 장치.
  17. 반도체 소자와, 상기 반도체 소자의 일 표면에 접속된 복수의 리드와, 상기 반도체 소자와 상기 리드를 서로 접속하기 위한 금 전선 및, 상기 반도체 소자의 일부가 노출된 상태로 상기 반도체 소자를 밀폐시키기 위한 몰드 수지를 가진 플라스틱 성형 타입 반도체 장치를 제조하는 방법에 있어서,
    리드가 접속된 표면의 형태보다 큰 외측 형태를 가진 프레임의 형태로 형성되며 그의 개구의 형태는 상기 리드 접속 표면의 외측 형태보다 작은 접착 테이프와, 접착 테이프의 내측 에지에 접착된 부분과 개구로 들어가도록 배치된 나머지 부분을 가진 리드로 이루어진 리드 프레임 본체를 준비하는 단계로서, 상기 접착 테이프는 그의 내측 에지에서 리드 접착 위치까지 연장되도록 그의 리드 접착 표면상에 제공된 접착층과, 그의 내측 에지로부터 상기 반도체 소자의 리드 접속 표면의 외측 에지에 의해 형성된 형태와 동일한 형태가 형성되는 위치까지 연장되도록 리드 접착 표면에 대향하는 표면상에 제공된 접착층을 갖는 단계와,
    상기 접착 테이프의 리드 접착 표면에 대향하는 표면상에 제공된 접착층이 상기 반도체 소자의 리드 접속 표면과 외측 에지에서 실제로 일치하도록 상기 반도체 소자의 표면상에 리드 프레임 본체를 위치시키고 상기 리드를 접착 테이프로 상기 반도체 소자상에 고정시키는 단계와,
    상기 반도체 소자상에 고정된 상기 리드와 상기 반도체 소자를 금 전선으로 서로 접속시키는 단계 및,
    상기 리드의 상부 표면부만이 노출되고 상기 리드의 나머지 부분은 밀폐되도록 금형내에서 상기 반도체 소자의 리드 접속 표면으로만 몰드 수지를 주입하고 리드 프레임 접속 표면을 몰드 수지로 덮는 단계를 포함하는 것을 특징으로 하는 방법.
  18. 반도체 소자와, 상기 반도체 소자의 일 표면에 접속된 복수의 리드와, 상기 반도체 소자와 상기 리드를 서로 접속하기 위한 금 전선 및, 상기 반도체 소자의 일부가 노출되는 상태로 상기 반도체 소자를 밀폐시키기 위한 몰드 수지를 가진 플라스틱 성형 타입 반도체 장치를 제조하는 방법에 있어서,
    각각의 반도체 소자의 리드 접속 표면의 형태와 실제로 같은 외측 형태를 각각 가진 프레임형 댐바를 각각 가진 리드 프레임 본체와, 상기 각각의 댐바에 이어서 접속되고 댐바의 내측으로 연장되어 있는 복수의 리드 및, 상기 각각의 댐바의 일 표면에 각각 접착된 절연 접착 테이프를 가진 프레임을 준비하는 단계로서, 상기 복수의 리드들중 인접 한 리드들사이를 전기적으로 절연시키기 위해 상기 각각의 댐바는 인접한 리드들사이에 절연 수지로 이루어진 수지부를 갖도록 형성되어 있는 단계와,
    상기 각각의 리드 프레임 본체의 상기 댐바가 상기 반도체 소자의 리드 접속 표면과 외측 에지에서 실제로 일치하도록 상기 반도체 소자의 표면상에 상기 리드 프레임을 위치시키고, 상기 리드와 상기 각각의 댐바를 상기 접착 테이프로 상기 각각의 반도체 소자상에 고정시키는 단계와,
    상기 반도체 소자상에 고정된 상기 리드와 상기 반도체 소자를 금 전선으로 접속하는 단계 및,
    상기 각각의 반도체 소자의 리드 접속 표면을 밀폐시키기 위해 금형내에서 몰드 수지로 상기 각각의 댐바의 내부를 채우는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 플라스틱 성형 타입 반도체 장치에 있어서,
    표면상에 전극을 가진 반도체 소자와,
    상기 반도체 소자의 표면의 외측 둘레를 따라 형성된 댐바와,
    상기 전극에 각각 전기 접속되고 상기 댐바와 전기 절연되어 상기 댐바의 내측에 제공된 복수의 리드와,
    상기 댐바와 상기 리드를 상기 반도체 소자의 표면상에 고정시키기 위한 고정 재료 및,
    상기 리드의 일부가 노출되는 상태로 상기 반도체 소자의 표면을 밀폐시키기 위한 밀폐 재료를 포함하며,
    상기 댐바는 그의 다른 부분보다 얇게 형성되는, 상기 리드와 일치하는 부분을 가지며, 상기 얇게 형성된 부분둘레에 상기 다른 부분과 두께가 같은 지지물이 제공되는 것을 특징으로 하는 플라스틱 성형 타입 반도체 장치.
  20. 제 19 항에 있어서,
    상기 댐바의 다른 부분보다 얇게 형성된 댐바의 부분은 밀폐 물질로 채워지는 것을 특징으로 하는 플라스틱 성형 타입 반도체 장치.
  21. 제 19 항에 있어서, 상기 리드 및 상기 댐바의 일부는 그의 상부 표면이 실제로 서로 같은 높이가 되도록 형성되는 것을 특징으로 하는 플라스틱 성형 타입 반도체 장치.
KR1019970018825A 1996-05-16 1997-05-16 플라스틱성형타입반도체장치및그의제조방법 KR100346671B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP08/121196 1996-05-16
JP8/121196 1996-05-16
JP12119696 1996-05-16
JP27601896A JP3427874B2 (ja) 1996-05-16 1996-10-18 樹脂封止型半導体装置とその製造方法
JP8/276018 1996-10-18
JP08/276018 1996-10-18

Publications (2)

Publication Number Publication Date
KR19980032123A true KR19980032123A (ko) 1998-07-25
KR100346671B1 KR100346671B1 (ko) 2002-09-18

Family

ID=26458614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018825A KR100346671B1 (ko) 1996-05-16 1997-05-16 플라스틱성형타입반도체장치및그의제조방법

Country Status (7)

Country Link
US (1) US5877542A (ko)
EP (2) EP1406299A1 (ko)
JP (1) JP3427874B2 (ko)
KR (1) KR100346671B1 (ko)
CN (1) CN1162905C (ko)
DE (1) DE69739897D1 (ko)
TW (1) TW334605B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040205A (en) * 1997-08-05 2000-03-21 Micron Technology, Inc. Apparatus and method for controlling the depth of immersion of a semiconductor element in an exposed surface of a viscous fluid
US6336973B1 (en) 1997-08-05 2002-01-08 Micron Technology, Inc. Apparatus and method for modifying the configuration of an exposed surface of a viscous fluid
US6013535A (en) * 1997-08-05 2000-01-11 Micron Technology, Inc. Method for applying adhesives to a lead frame
JP3169072B2 (ja) 1998-05-15 2001-05-21 日本電気株式会社 半導体装置
JP2000156435A (ja) * 1998-06-22 2000-06-06 Fujitsu Ltd 半導体装置及びその製造方法
JP3784597B2 (ja) * 1999-12-27 2006-06-14 沖電気工業株式会社 封止樹脂及び樹脂封止型半導体装置
US6457224B1 (en) 2000-08-21 2002-10-01 Advanced Micro Devices, Inc. Dambar punch setup jig
JP2002092575A (ja) * 2000-09-19 2002-03-29 Mitsubishi Electric Corp 小型カードとその製造方法
US6707135B2 (en) * 2000-11-28 2004-03-16 Texas Instruments Incorporated Semiconductor leadframe for staggered board attach
TWI246175B (en) * 2004-10-11 2005-12-21 Ind Tech Res Inst Bonding structure of device packaging
US7989933B1 (en) * 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
JP5208099B2 (ja) 2009-12-11 2013-06-12 日立オートモティブシステムズ株式会社 流量センサとその製造方法、及び流量センサモジュール
CN102104013B (zh) * 2010-11-10 2013-06-12 华为终端有限公司 数据卡的组装方法及数据卡

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2895920B2 (ja) * 1990-06-11 1999-05-31 株式会社日立製作所 半導体装置及びその製造方法
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置
KR0152901B1 (ko) * 1993-06-23 1998-10-01 문정환 플라스틱 반도체 패키지 및 그 제조방법
JP3146849B2 (ja) * 1994-05-27 2001-03-19 松下電器産業株式会社 電子部品および電子部品の製造方法
JPH08222681A (ja) * 1995-02-14 1996-08-30 Toshiba Corp 樹脂封止型半導体装置
TW314650B (ko) * 1995-06-21 1997-09-01 Oki Electric Ind Co Ltd
KR0169820B1 (ko) * 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지

Also Published As

Publication number Publication date
TW334605B (en) 1998-06-21
EP0807973A2 (en) 1997-11-19
CN1162905C (zh) 2004-08-18
EP0807973B1 (en) 2010-06-02
DE69739897D1 (de) 2010-07-15
US5877542A (en) 1999-03-02
JPH1032287A (ja) 1998-02-03
KR100346671B1 (ko) 2002-09-18
CN1171627A (zh) 1998-01-28
JP3427874B2 (ja) 2003-07-22
EP1406299A1 (en) 2004-04-07
EP0807973A3 (en) 1999-08-04

Similar Documents

Publication Publication Date Title
KR100918745B1 (ko) 반도체 장치 및 그 제조 방법
EP0108502B1 (en) A plastics moulded semiconductor device and a method of producing it
US6537856B2 (en) Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US4301464A (en) Lead frame and semiconductor device employing the same with improved arrangement of supporting leads for securing the semiconductor supporting member
US6229205B1 (en) Semiconductor device package having twice-bent tie bar and small die pad
KR940007951B1 (ko) 반도체장치와 그 제조방법, 리이드프레임 및 메모리카드와 그 제조방법
JPH07321139A (ja) 半導体装置およびその製造方法
KR19980032123A (ko) 플라스틱 성형 타입 반도체 장치 및 그의 제조 방법
JPH0783036B2 (ja) キヤリアテープ
US6936922B1 (en) Semiconductor package structure reducing warpage and manufacturing method thereof
US6331452B1 (en) Method of fabricating integrated circuit package with opening allowing access to die
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
US20100301468A1 (en) Semiconductor device and method of manufacturing the same
US6501158B1 (en) Structure and method for securing a molding compound to a leadframe paddle
JP3226244B2 (ja) 樹脂封止型半導体装置
JPH0936155A (ja) 半導体装置の製造方法
US6130383A (en) Solder ball array package and a method of encapsulation
US20050104173A1 (en) Semiconductor device and manufacturing method thereof
KR100373891B1 (ko) 반도체장치
KR940011380B1 (ko) 반도체 리드 프레임
JPH03161958A (ja) プラスチックピングリッドアレイ型半導体パッケージ構造
US20220005857A1 (en) Tapeless leadframe package with exposed integrated circuit die
KR0172020B1 (ko) Tab 시스템의 플라스틱 봉지 반도체 장치
JPH10189792A (ja) 半導体パッケージ
US20140035157A1 (en) Semiconductor package, manufacturing method thereof, and semiconductor package manufacturing mold

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100712

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee