KR19980029379A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR19980029379A
KR19980029379A KR1019960048634A KR19960048634A KR19980029379A KR 19980029379 A KR19980029379 A KR 19980029379A KR 1019960048634 A KR1019960048634 A KR 1019960048634A KR 19960048634 A KR19960048634 A KR 19960048634A KR 19980029379 A KR19980029379 A KR 19980029379A
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor device
reaction chamber
manufacturing
chamber
Prior art date
Application number
KR1019960048634A
Other languages
English (en)
Inventor
박영욱
남승희
김영선
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960048634A priority Critical patent/KR19980029379A/ko
Publication of KR19980029379A publication Critical patent/KR19980029379A/ko

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체장치의 제조방법에 관해 개시한다. 반도체장치의 제조과정에서 웨이퍼 상에 박막을 형성할 때, 반응챔버에 웨이퍼를 로딩하기전 트랜스퍼 챔버를 지날 때 부터 웨이퍼를 가열하여 반응챔버에서 공정개시 전 대기시간을 줄인다.
이에 따라 반응 대기시간이 짧아지므로 반도체장치의 생산성이 높아진다.

Description

반도체장치의 제조방법
본 발명은 반도체장치의 제조방법에 관한 것인데, 특히 반응챔버에서 웨이퍼의 대기시간을 줄이는 방법에 관한 것이다.
현재의 모든 반도체장치의 제조기술이 지향하는 것은 고 집적화를 달성하면서도 신뢰성있는 정상적인 장치를 제조하는 것이다. 그 중 대표적인 것이 반도체장치에 사용되는 커패시터를 제조하는 방법인데, 고 집적화와 더불어 커패시터의 제조영역은 크게 줄어들도 있다. 하지만, 커패시터의 필요한 정전용량은 거의 줄어들지 않고 있으며, 오히려 증가되는 측면도 없지 않다. 이러한 상황에 적응하기 위해 제한된 영역에서 커패시턴스의 증대를 이루기 위해서는 커패시터 전극의 표면적은 넓게하는 것이 필요하고 그 방법중의 하나가 커패시터의 하부전극에 반구형 그레인(Hemi-Spherical Grain : 이하, HSG라 한다)막을 형성하는 것이다. 이와 같은 제조공정은 일반적으로 실리콘 소오스로서 실레인(SiH4)이나 이 실레인(Si2H6)을 이용하여 원하는 두께와 요철형 모양의 실리콘을 하부전극에 형성시키고 이후 열처리에 의해 HSG를 형성시키는 것으로 되어있다. 그런데, 이와 같은 공정을 매엽식으로 진행하기 위해서는 반응챔버내의 압력을 수 미크론 토르(μTorr)정도로 유지해야 한다.
웨이퍼에 HSG를 형성하기 위해서는 웨이퍼를 일정온도까지는 가열시켜야 한다. 그런데, 반응챔버의 압력은 진공에 가까울 정도로 낮으므로 웨이퍼을 공정에 필요한 온도로 높이기 까지는 통상 수분이상의 시간이 소요된다. 이와 같은 시간은 매엽식으로 공정이 진행되기 때문에 반도체장치의 생산성에 많은 영향을 준다.
이와 같이 종래 기술에 의한 반도체장치의 제조방법은 반응챔버에 웨이퍼를 로딩한 후 공정을 시작하기까지의 대기시간이 길어지므로 결국 반도체장치의 생산성을 저하시키는 요인이 된다.
따라서 본 발명의 목적은 상술한 문제점을 해결하기 위해 웨이퍼를 반응챔버에 로딩하기 전에 웨이퍼를 어느 정도 가열하여 반응챔버에 로딩하는 반도체장치의 제조방법을 제공함에 있다.
도 1은 웨이퍼 가공에 관련되는 챔버의 평면도이다.
도 2는 트랜스퍼 암(arm)을 나타낸 도면이다.
도 3은 종래 기술 및 본 발명의 실시예에 의한 공정챕버에서 웨이퍼의 대기시간을 비교한 비교 그래프이다.
* 도면의 주요부분에 대한 부호설명
10 : 로드 락 챔버(load lock chamber).
14 : 트랜스퍼 챔버.
16 : 반응챔버.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 의한 반도체장치의 제조방법은 로드 락 챔버에서 트랜스퍼 챔버(transfer chamber)를 거쳐서 반응챔버로 웨이퍼를 이송하는 과정에서 상기 트랜스퍼 챔버를 통과시에 웨이퍼를 반응챔버에 필요한 온도에 가까운 온도로 가열시켜서 상기 반응챔버에 로딩시키는 것을 특징으로 한다.
상기 트랜스퍼 챔버에 있는 트랜스퍼 아암(arm)의 상기 웨이퍼와 직접 접촉되는 부분은 고온재료로 형성하여 내열성이 우수하게 하고 상기 아암의 나머지 부분과는 절연물질을 통해서 연결시킴으로써 상기 웨이퍼 가열시 아암의 나머지 부분이 손상되지 않게 한다.
본 발명은 웨이퍼를 반응챔버로 이송하는 과정에서 미리 가열함으로써 실제 반응챔버에서 공정의 대기시간을 줄인다. 따라서 반도체장치의 생산성이 높아진다.
이하, 본 발명의 실시예에 의한 반도체장치의 제조방법을 첨부된 도면을 참조하여 상세하게 설명한다.
먼저, 도 1을 참조하면, 커패시터의 면적증대를 위해 하부전극상에 HSG를 형성하기 위해서 실레인이나 이 실레인(Si2H6)을 형성되어 있고 다음공정을 위해 로드 락 챔버(10, 12)에 대기하고 있는 웨이퍼를 트랜스퍼 챔버(14)에 있는 웨이퍼 이송도구인 트랜스퍼 아암(18)을 사용하여 꺼낸다. 이어서 트랜스퍼 챔버(14)를 거쳐서 반응챔버(16)에 웨이퍼를 로딩시킨다. 이 과정에서 상기 트랜스퍼 챔버(14)를 이동하는 동안에 상기 웨이퍼를 가열한다. 상기 웨이퍼를 가열하는 과정에서 상기 웨이퍼와 직접 접촉되는 트랜스퍼 아암의 끝 부분(20)의 손상을 방지하기 위해 이 부분(20)을 확대하여 도 2에 도시한 바와 같이 고온에 충분이 견딜수 있는 내열성이 우수한 물질로 아암의 끝 부분(22)을 형성하고 상기 아암의 나머지 부분과는 절연물질(24)을 통해서 연결함으로써 아암(도 1의 18)의 나머지 부분을 가열로부터 보호한다.
상기와 같이 트랜스퍼 챔버(14)를 통과하는 동안에 웨이퍼를 가열함으로써 진공에 가까울 정도의 매우 낮은 압력이 유지되고 있는 상기 반응챔버(16)에서 상기 웨이퍼를 상기 HSG막을 성장시킬 수 있을 정도의 온도로 높이는데 필요한 시간을 줄일 수 있다. 곧 상기 반응챔버(18)에서의 공정 대기시간이 짧아진다.
이러한 결과를 도 3에 도시 하였는데, 종래 기술에 의한 경우도 같이 도시하여 본 발명의 실시예와 비교하게 하였다. 도 3을 참조하면, g2는 종래 기술에 의한 반도체장치의 제조방법의 결과를 나타낸 그래프인데, 여기서는 반응챔버에서 웨이퍼를 공정에 필요한 온도까지 가열하는데 소요되는 시간이 t2였는데 반해 g1의 본 발명의 실시예에 의한 결과를 나타내는 그래프를 보면, 그 보다 짧은 t1이었다.
이상, 본 발명의 실시예에 의하면, 웨이퍼를 반응챔버에 로딩하기전에 트랜스퍼 챔버에서 웨이퍼를 어느 정도 가열한다. 이렇게 함으로써 반응챔버에서 공정에 필요한 온도까지 웨이퍼를 가열하는데 소요되는 시간을 단축할 수 있고 반도체장치의 생산성을 높일 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진자에 의하여 실시가능함은 명백하다.

Claims (2)

  1. 로드 락 챔버에서 트랜스퍼 챔버(transfer chamber)를 거쳐서 반응챔버로 웨이퍼를 이송하는 과정에서 상기 트랜스퍼 챔버를 통과시에 웨이퍼를 반응챔버에 필요한 온도에 가까운 온도로 가열시켜서 상기 반응챔버에 로딩시키는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 트랜스퍼 챔버에 있는 트랜스퍼 아암(arm)의 상기 웨이퍼와 직접 접촉되는 부분은 고온재료로 형성하여 내열성이 우수하게 하고 상기 아암의 나머지 부분과는 절연물질을 통해서 연결시킴으로써 상기 웨이퍼 가열시 아암의 나머지 부분이 손상되지 않게 하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019960048634A 1996-10-25 1996-10-25 반도체장치의 제조방법 KR19980029379A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960048634A KR19980029379A (ko) 1996-10-25 1996-10-25 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960048634A KR19980029379A (ko) 1996-10-25 1996-10-25 반도체장치의 제조방법

Publications (1)

Publication Number Publication Date
KR19980029379A true KR19980029379A (ko) 1998-07-25

Family

ID=66316409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960048634A KR19980029379A (ko) 1996-10-25 1996-10-25 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR19980029379A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753614B1 (ko) * 2006-08-29 2007-08-30 송해근 웨이퍼 이송 로봇암

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753614B1 (ko) * 2006-08-29 2007-08-30 송해근 웨이퍼 이송 로봇암

Similar Documents

Publication Publication Date Title
JP3584129B2 (ja) 半導体素子のキャパシタ製造方法
EP0454308B1 (en) Process for fabricating low defect polysilicon
KR100247931B1 (ko) 반구형 그레인의 다결정실리콘막을 갖는 반도체장치의 제조방법
KR20000056496A (ko) 반도체 소자의 금속 배선 형성 방법
US5492854A (en) Method of manufacturing semiconductor device
KR19990032992A (ko) 오산화 이탄탈륨 유전체막을 갖는 커패시터 형성방법
US5885867A (en) Methods of forming hemispherical grained silicon layers including anti-nucleation gases
KR19980029379A (ko) 반도체장치의 제조방법
US6350707B1 (en) Method of fabricating capacitor dielectric
KR20010102091A (ko) 아날로그 회로용의 커패시터 및 그것의 제조 방법
US6720275B2 (en) Methods of fabricating capacitors including Ta2O5 layers in a chamber including changing a Ta2O5 layer to heater separation or chamber pressure
US6624095B1 (en) Method for manufacturing a semiconductor device
JP3161523B2 (ja) 半導体装置の製造方法
EP0996148A1 (en) Method for fabricating semiconductor devices comprising a heat treatment step
KR19990050864A (ko) 커패시터 제조방법
KR19980055759A (ko) 폴리실리콘층 형성 방법
KR980006231A (ko) HSG(hemispherical grain) 폴리실리콘막 형성방법 및 이에 사용되는 장치
JP3284739B2 (ja) 窒化シリコン膜の形成方法
JP2687427B2 (ja) 半導体装置の製造方法
KR950030336A (ko) 캐패시터의 유전체막 형성방법
KR100256244B1 (ko) 반도체 소자의 폴리실리콘막 증착 방법
KR100387260B1 (ko) 반도체 소자의 전극 형성방법
KR19990081521A (ko) 고밀도 플라즈마 산화막의 증착방법
JPH1012626A (ja) 半導体装置の製造方法
KR19990048104A (ko) 반도체 커패시터 제조설비 및 이를 이용한 반도체 커패시터 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination