KR100256244B1 - 반도체 소자의 폴리실리콘막 증착 방법 - Google Patents
반도체 소자의 폴리실리콘막 증착 방법 Download PDFInfo
- Publication number
- KR100256244B1 KR100256244B1 KR1019930011744A KR930011744A KR100256244B1 KR 100256244 B1 KR100256244 B1 KR 100256244B1 KR 1019930011744 A KR1019930011744 A KR 1019930011744A KR 930011744 A KR930011744 A KR 930011744A KR 100256244 B1 KR100256244 B1 KR 100256244B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- polysilicon
- tube
- process tube
- oxide film
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 39
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 39
- 238000000151 deposition Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 14
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 238000005086 pumping Methods 0.000 claims description 4
- 239000012495 reaction gas Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 소정의 콘택홀이 형성된 웨이퍼에 LPCVD 장치에서 폴리실리콘을 증착하는 반도체 소자의 폴리실리콘막 증착 방법에 있어서, 공정튜브에 웨이퍼를 로딩 시키되 로딩 반대 방향에서 N2가스를 블로우 시켜 튜브내로의 공기 유입을 막는 단계와, 공정튜브에 잔류하는 공기를 곧바로 펌핑하여 상기 튜브내를 진공상태로 만드는 단계와, 순수한 HF 가스를 튜브내로 주입하여 실리콘 기판에 미세하게나마 형성된 자연산화막을 마저 식각해 주는 단계와, 반응 가스를 주입하여 폴리실리콘을 증착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 폴리실리콘막 증착방법에 관한 것으로, 웨이퍼 로딩 반대 방향에서의 N2가스 블로우에 의해 로딩시 온도를 따로 낮출 필요가 없으므로 공정시간이 단축되고, 폴리실리콘 증착전에 HF 가스로 잔류 산화막을 마저 식각하므로써 폴리실리콘의 접촉저항을 감소 시키는 효과가 있다.
Description
제1도는 비트라인 콘택에 따른 자연산화막 형성 단면도.
제2도는 본 발명에 따라 비트라인 콘택이 형성된 상태의 단면도.
제3도는 본 발명에 따라 캐패시터 플레이트 콘택이 형성된 상태의 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 실리콘 기판 2 : 드레인 영역
3 : 게이트 산화막 4 : 게이트 폴리실리콘
5, 7, 13 : 층간 산화막 6 : 캐패시터
8 : BPSG 절연막 9 : 비트라인(폴리실리콘)
10 : 자연산화막 11 : 필드 산화막
12 : 소오스 영역 14 : 캐패시터 플레이트(폴리실리콘)
본 발명은 반도체 소자의 제조공정중 폴리실리콘 콘택(contact)시 형성되는 자연산화막의 성장을 억제및 제거하는 반도체 소자의 폴리실리콘막 증착 방법에 관한 것이다.
일반적으로 폴리실리콘은 반도체 소자의 제조공정에 사용되는 중요한 성분중의 하나로서 비트라인(bit line)및 캐패시터 전극등을 형성하는데 사용된다.
제1도는 비트라인 콘택에 따라 자연산화막이 형성된 상태의 단면도로서, 도면에서 1은 실리콘 기판, 2는 드레인 영역, 3은 게이트 산화막, 4는 게이트 폴리실리콘, 5는 제1층간 산화막, 6은 캐패시터, 7은 제2층간 산화막, 8은 BPSG(boron phospho silicate glass) 절연막, 9는 비트라인(폴리실리콘), 10은 자연산화막을 각각 나타낸다.
일반적으로 제1도에 도시된 바와같이 비트라인(9)을 형성하기 위해 폴리실리콘(9)을 증착하게 되는데, BPSG 절연막(8)까지 형성된 웨이퍼의 드레인 영역상에 콘택홀(contact hole)을 형성한 후, 상기 웨이퍼를 LPCVD(low pressure chemical vapor deposition)장치의 공정튜브에 로딩(loading)시, 대기중의 산소가 공정튜브내로 유입되면서 상기 튜브내의 고온으로 인해 자연산화막(10)이 상기 콘택홀이 형성된 드레인 영역(2)상에 형성되게 된다.
즉, 비트라인(9)을 형성하기위해 LPCVD 장치에서 폴리실리콘(9)을 콘택할때, 드레인 영역(2)의 실리콘기판(1)과 상기 비트라인 콘택 폴리실리콘(9) 사이에 자연산화막(10)이 형성되는 것이다.
상기 자연산화막은 실리콘 기판의 조건에 따라 성장정도가 다르며, 실리콘 기판과 비트라인 사이의 접촉저항을 높여 전도도를 떨어 뜨린다.
따라서, 종래에는 폴리실리콘을 증착하기 위한 LPCVD 장치에 웨이퍼를 로딩 할 시 자연산화막의 성장을 억제하기 위해서 공정 튜브의 온도를 300℃까지 낮추어 주었다.
그러나, 웨이퍼 로딩 후 다시 온도를 올려서 안정시키고 폴리실리콘 증착 후 다시 온도를 내리기까지 많은 시간을 필요로 한다.
상기 문제점을 해결하기 위하여 안출된 본 발명은 LPCVD장치의 공정튜브에 웨이퍼 로딩시, 로딩되는 반대편에서 N2가스를 블로우(blow)시켜 튜브내로의 공기 유입을 막고 HF 가스를 사용 자연 산화막을 식각한 후 폴리실리콘을 증착하여 반도체소자의 특성을 향상 시키는 반도체 소자의 폴리실리콘막 증착 방법을 제공 함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 소정의 콘택홀이 형성된 웨이퍼에 LPCVD 장치에서 폴리실리콘을 증착하는 반도체 소자의 폴리실리콘막 증착 방법에 있어서, 공정튜브에 웨이퍼를 로딩시키되 로딩 반대 방향에서 N2가스를 블로우 시켜 튜브내로의 공기 유입을 막는 단계와, 공정튜브에 잔류하는 공기를 곧바로 펌핑하여 상기 튜브내를 진공상태로 만드는 단계와, 순수한 HF 가스를 튜브내로 주입하여 실리콘 기판에 미세하게나마 형성된 자연산화막을 마저 식각해 주는 단계와, 반응 가스를 주입하여 폴리실리콘을 증착하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명을 상세히 설명한 후, 첨부된 도면 제2도및 제3도를 참조하여 본 발명의 실시예를 살펴본다.
본 발명은 비트라인 콘택 또는 캐패시터 플레이트 콘택 형성을 위한 폴리실리콘을 증착하기 위하여 웨이퍼를 LPCVD 장치의 공정 튜브에 로딩(loading)시 자연산화막의 성장억제를 위하여 공정 튜브의 온도를 300℃까지 내릴 필요없이 로딩 반대 방향으로 N2가스를 블로우(blow)시켜 튜브내로의 공기 유입을 막아 자연산화막의 성장을 억제시킨다.
아래 표〈1〉은 로딩시 로딩반대 방향에서 N2가스를 블로우 시키는 본 발명을 사용했을 때와 로딩시 공정튜브의 온도를 300℃까지 낮추어주는 종래기술을 사용했을 때, 튜브내부에서의 웨이퍼가 위치하는 각 영역(zone)에서의 산화막 성장두께를 나타낸다.
상기 표〈1〉에서 알수 있들이 625℃의 튜브온도에서 웨이퍼를 로딩 시키되 로딩반대 방향에서 N2가스를 18ℓ 블로우 시켜주게 되면 종래기술과 마찬가지로 낮은 산화막 성장을 갖는다.
이어서, 로딩 후에는 공정튜브에 잔류하는 공기를 곧바로 펌핑하여 상기 튜브내를 진공상태로 만든다. 그리고 폴리실리콘 증착전에 순수한 HF 가스를 튜브내로 주입하여 실리콘 기판에 미세하게나마 형성된 자연산화막을 마저 식각해 주므로써 깨끗한 실리콘 기판의 표면을 형성할 수 있다.
이때 튜브내부를 펌핑하면서 최적의 양과 시간으로 HF 가스를 블로우 시키므로 공정튜브안의 많은 웨이퍼를 균일하게 처리 할 수 있다.
계속해서 곧바로 반응 가스를 주입하여 폴리실리콘을 증착한다. HF 가스에 의해 깨끗해진 실리콘 기판의 표면에 증착되는 폴리실리콘은 증착 초기의 그레인(grain) 핵의 위치를 적게 형성하여서 폴리실리콘 그레인 크기를 증가 시키고 이에 따라 전자의 이동노를 높여 전도도를 향상 시킨다.
제2도는 상기 설명한 본 발명에 따라 비트라인 콘택이 형성된 상태의 단면도로서, 실리콘 기판(1)에 드레인 영역(2), 게이트 산화막(3), 게이트 폴리실리콘(4), 제1층간 산화막(5), 캐패시터(6), 제2층간 산화막(7), BPSG절연막(8), 비트라인(폴리실리콘)(9)이 각각 형성된 상태이다. 이때 실리콘 기판(1)의 드레인 영역(2)상에 콘택된 폴리실리콘(9) 하부 즉, 실리콘 기판(1)과 폴리실리콘(9)의 계면에 자연산화막이 형성되지 않는다.
제3도는 본 발명에 따라 캐패시터 플레이트 콘택이 형성된 상태의 단면도로서, 필드 산화막(11), 게이트 산화막(3), 게이트 폴리실리콘(4), 소오스 영역(12), 층간 산화막(13)이 각각 형성된 실리콘 기판(1)의 상기 소오스영역(12)에 폴리실리콘(14)을 콘택시켜 캐패시터 플레이트(14)를 형성한 상태이다. 이때 역시 실리콘 기판(1)과 폴리실리콘(14)의 계면에 자연산화막이 형성되지 않아 접촉저항을 개선 시키고 캐패시턴스를 증가 시킨다.
본 발명은 웨이퍼 로딩 반대 방향에서의 N2가스 블로우에 의해 로딩시 온도를 따로 낮출 필요가 없으므로 램프 업(lamp up)과 램프 다운(lamp down)공정을 생략 할 수 있으므로 공정시간이 단축되고, 폴리실리콘 증착전에 HF 가스로 잔류 산화막을 마저 식각하므로써 폴리실리콘의 접촉저항을 감소 시키는 효과가 있다.
Claims (1)
- 소정의 콘택홀이 형성된 웨이퍼에 LPCVD 장치에서 폴리실리콘을 증착하는 반도체 소자의 폴리실리콘막 증착 방법에 있어서, 공정튜브에 웨이퍼를 로딩 시키되 로딩 반대 방향에서 N2가스를 블로우 시켜 튜브내로의 공기 유입을 막는 단계와, 공정튜브에 잔류하는 공기를 곧바로 펌핑하여 상기 튜브내를 진공상태로 만드는 단계와, 순수한 HF 가스를 튜브내로 주입하여 실리콘 기판에 미세하게 나마 형성된 자연산화막을 마저 식각해 주는 단계와, 반응 가스를 주입하여 폴리실리콘을 증착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 폴리실리콘막 증착 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011744A KR100256244B1 (ko) | 1993-06-25 | 1993-06-25 | 반도체 소자의 폴리실리콘막 증착 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011744A KR100256244B1 (ko) | 1993-06-25 | 1993-06-25 | 반도체 소자의 폴리실리콘막 증착 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950001903A KR950001903A (ko) | 1995-01-04 |
| KR100256244B1 true KR100256244B1 (ko) | 2000-05-15 |
Family
ID=19358074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930011744A KR100256244B1 (ko) | 1993-06-25 | 1993-06-25 | 반도체 소자의 폴리실리콘막 증착 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100256244B1 (ko) |
-
1993
- 1993-06-25 KR KR1019930011744A patent/KR100256244B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950001903A (ko) | 1995-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5994240A (en) | Method for cleaning semiconductor wafers | |
| US4585517A (en) | Reactive sputter cleaning of semiconductor wafer | |
| JP2004193575A (ja) | 半導体プロセスおよびこれに関連する装置 | |
| EP0454308B1 (en) | Process for fabricating low defect polysilicon | |
| US5492854A (en) | Method of manufacturing semiconductor device | |
| KR20000035373A (ko) | 용량소자 형성방법 | |
| US6232239B1 (en) | Method for cleaning contact holes in a semiconductor device | |
| US6207588B1 (en) | Method for simultaneously forming thinner and thicker parts of a dual oxide layer having varying thicknesses | |
| KR100256244B1 (ko) | 반도체 소자의 폴리실리콘막 증착 방법 | |
| US4752815A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| KR100255168B1 (ko) | 반도체소자의콘택홀세정방법 | |
| KR100448238B1 (ko) | 반도체 장치 제조 방법 | |
| KR0115438Y1 (ko) | 화학기상증착 공정튜브 | |
| KR100329614B1 (ko) | 반도체소자의캐패시터형성방법 | |
| CN116960055A (zh) | 一种沟槽型SiC MOSFET源接触孔的刻蚀方法 | |
| KR100398569B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100398621B1 (ko) | 반도체소자의 게이트산화막 제조방법 | |
| JPH07263672A (ja) | 半導体装置の製造方法および製造装置 | |
| KR100269279B1 (ko) | 반도체장치제조방법 | |
| KR19980057066A (ko) | 반도체 장치의 폴리실리콘막 형성 방법 | |
| KR100268101B1 (ko) | 폴리사이드 게이트 | |
| KR950013791B1 (ko) | 매립 형태의 콘택 위에 게이트전극 형성방법 | |
| JPH10135450A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPS61102048A (ja) | 半導体装置の製造方法 | |
| KR20000003878A (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |