KR19980025739A - 반도체 화학기상증착설비 - Google Patents
반도체 화학기상증착설비 Download PDFInfo
- Publication number
- KR19980025739A KR19980025739A KR1019960043979A KR19960043979A KR19980025739A KR 19980025739 A KR19980025739 A KR 19980025739A KR 1019960043979 A KR1019960043979 A KR 1019960043979A KR 19960043979 A KR19960043979 A KR 19960043979A KR 19980025739 A KR19980025739 A KR 19980025739A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- deposition
- chemical vapor
- vapor deposition
- spindle
- Prior art date
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
소정의 온도분위기에서 웨이퍼(Wafer) 상에 막을 증착하는 히터블록(Heater Block)의 증착영역(Deposition Station)에 미끄럼방지용 홈을 형성하여 스핀들(Spindle)로 웨이퍼를 안착시 웨이퍼가 증착영역에서 미끄러지는 것을 개선시킨 반도체 화학기상증착설비에 관한 것이다.
본 발명은, 소정의 온도분위기에서 웨이퍼 상에 막을 증착하는 증착영역으로 이루어지는 히터블록에 상기 웨이퍼를 안착회전이송시키는 스핀들이 구비되는 반도체 화학기상증착설비에 있어서, 상기 스핀들로 상기 웨이퍼를 안착시 상기 웨이퍼가 상기 증착영역에서 미끄러지는 것을 방지하기 위하여 상기 증착영역에 미끄럼방지용 홈을 형성하여 이루어짐을 특징으로 한다.
따라서, 본 발명에 의하면 웨이퍼가 미끄러지는 것을 방지하여 생산성이 향상되는 효과가 있다.
Description
본 발명은 반도체 화학기상증착설비에 관한 것으로서, 보다 상세하게는 소정의 온도분위기에서 웨이퍼(Wafer) 상에 막을 증착하는 히터블록(Heater Block)의 증착영역(Deposition Station)에 미끄럼방지용 홈을 형성하여 스핀들(Spindle)로 웨이퍼를 안착시 웨이퍼가 증착영역에서 미끄러지는 것을 개선시킨 반도체 화학기상증착설비에 관한 것이다.
통상, 반도체 제조에서 증착공정은 기상(氣狀)의 소스(Source)로부터 특정 원자나 분자를 고상화(Solid Phase) 시켜 필요로 하는 박막을 얻어내는 일종의 물질 합성과정을 통칭하고, 이 공정으로 다결정 실리콘, 산화막, 질화막 및 여러 종류의 금속 혹은 실리사이드막 등이 형성된다.
그리고 이러한 증착공정에서는 화학반응 및 물리적현상을 일으키기 위하여 소정의 온도분위기를 필요로 한다.
도1은 종래의 반도체 화학기상증착설비를 나타내는 모식도이다.
먼저, 소정의 온도분위기에서 웨이퍼 상에 막을 증착하는 증착영역(A)으로 이루어지는 히터블록(1)이 구비되어 있다.
그리고 웨이퍼를 히터블록(1)의 증착영역(A)으로 안착회전이송시키는 스핀들(10)이 구비되어 있다.
종래에는 공정수행시 웨이퍼가 히터블록(1)의 이송영역(B)에 놓여지면 스핀들(10)이 웨이퍼를 안착시킨 후 회전이송하여 증착영역(A)에 웨이퍼를 안착시킨다.
그리고 일반적으로 히터블록(1)은 화학기상증착설비에 구비되는 장치로서 히터블록(1)의 증착영역(A)은 복수개로 이루어지며 각각의 증착영역(A)을 거치면서 웨이퍼 상에 막을 증착한다.
여기서 종래에는 각각의 증착영역(A)으로 웨이퍼를 회전이송시키기 위하여 스핀들(10)로 웨이퍼를 안착시 웨이퍼가 히터블록(1)의 증착영역(A)에서 미끄러지는 현상이 빈번하게 발생하였다.
즉, 스핀들(10)을 이용하여 웨이퍼를 증착영역(A)으로 회전이송하여 증착영역(A)에 안착시킨 후 막을 증착하고 다른 증착영역(A)으로 이송하기 위하여 스핀들(10)에 웨이퍼를 안착시킬 때 웨이퍼가 히터블록(1)의 증착영역(A)에서 미끄러지는 것이다.
그리고 증착회수가 많을수록 웨이퍼의 표면은 더욱 매끄러워져 스핀들(10)로 웨이퍼를 안착할 때 미끄럼현상은 더욱 빈번하게 일어났다.
따라서 종래의 히터블록은 스핀들로 웨이퍼를 안착시 웨이퍼가 빈번하게 미끄러지는 현상이 발생하여 이로 인해 생산성이 저하되는 문제점이 있었다.
본 발명의 목적은, 스핀들로 웨이퍼를 안착시 웨이퍼가 미끄러지는 것을 방지하여 생산성을 향상시키기 위한 반도체 화학기상증착설비를 제공하는 데 있다.
도1은 종래의 반도체 화학기상증착설비를 나타내는 모식도이다.
도2는 본 발명에 따른 반도체 화학기상증착설비의 실시예를 나타내는 모식도이다.
※도면의 주요부분에 대한 부호의 설명
1, 2 : 히터블록 10, 20 : 스핀들
22 : 홈
상기 목적을 달성하기 위한 본 발명에 따른 반도체 화학기상증착설비는, 소정의 온도분위기에서 웨이퍼 상에 막을 증착하는 증착영역으로 이루어지는 히터블록에 상기 웨이퍼를 안착회전이송시키는 스핀들이 구비되는 반도체 화학기상증착설비에 있어서, 상기 스핀들로 상기 웨이퍼를 안착시 상기 웨이퍼가 상기 증착영역에서 미끄러지는 것을 방지하기 위하여 상기 증착영역에 미끄럼방지용 홈을 형성하여 이루어짐을 특징으로 한다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도2는 본 발명에 따른 반도체 화학기상증착설비의 실시예를 나타내는 모식도이다.
먼저, 소정의 온도분위기에서 웨이퍼 상에 막을 증착하는 증착영역(P)으로 이루어지는 히터블록(2) 및 웨이퍼를 히터블록(2)의 증착영역(P)으로 안착회전이송시키는 스핀들(20)이 구비된다.
그리고 본 발명은 증착영역(P)에 안착된 웨이퍼를 스핀들(20)로 회전이송시키기 위하여 안착시킬 때 웨이퍼가 히터블록(2)의 증착영역(P)에서 미끄러지는 것을 방지하기 위하여 미끄럼방지용 홈(22)이 증착영역(P)에 형성구비된다.
본 발명의 히터블록(2)은 화학기상증착설비에 구비되는 장치로써 일반적으로 복수개의 증착영역(P)을 확보하여 막을 증착한다.
이렇게 이루어지는 본 발명의 히터블록(2)은 공정수행시 이송영역(Q)에 놓여지는 웨이퍼를 스핀들(20)로 안착하여 증착영역(P)으로 회전이송시킨 후 증착영역(P)에 웨이퍼를 안착시킨다.
그리고 증창영역(P)에서 웨이퍼 상에 막을 증착시킨 후 계속적으로 막을 증착시키기 위하여 증착영역(P)에 안착되어 있는 웨이퍼를 스핀들(20)로 안착한 후 다른 증착영역(P)으로 회전이송시킨다.
이렇한 반복적인 공정의 수행으로 웨이퍼 상에 막이 증착되는 것이다.
여기서 본 발명은 각각의 증착영역(P)에 형성되는 미끄럼방지용 홈(22)에 의하여 스핀들(20)로 웨이퍼를 안착시킬 때 히터블록(2)의 증착영역(P)에서 웨이퍼가 미끄러지는 것을 방지할 수 있다.
그래서 웨이퍼가 미끄러져서 깨지거나 증착영역(P)의 위치를 이탈하여 불량이 발생하는 등의 원인을 제거할 수 있는 것이다.
따라서, 본 발명에 의하면 웨이퍼가 미끄러지는 것을 방지하여 생산성이 향상되는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (1)
- 소정의 온도분위기에서 웨이퍼 상에 막을 증착하는 증착영역으로 이루어지는 히터블록에 상기 웨이퍼를 안착회전이송시키는 스핀들이 구비되는 반도체 화학기상증착설비에 있어서,상기 스핀들로 상기 웨이퍼를 안착시 상기 웨이퍼가 상기 증착영역에서 미끄러지는 것을 방지하기 위하여 상기 증착영역에 미끄럼방지용 홈을 형성하여 이루어짐을 특징으로 하는 반도체 화학기상증착설비.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960043979A KR19980025739A (ko) | 1996-10-04 | 1996-10-04 | 반도체 화학기상증착설비 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960043979A KR19980025739A (ko) | 1996-10-04 | 1996-10-04 | 반도체 화학기상증착설비 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980025739A true KR19980025739A (ko) | 1998-07-15 |
Family
ID=66325226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960043979A KR19980025739A (ko) | 1996-10-04 | 1996-10-04 | 반도체 화학기상증착설비 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980025739A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100689697B1 (ko) * | 2001-03-09 | 2007-03-08 | 삼성전자주식회사 | 반도체 웨이퍼의 평탄화 장치용 이송 로봇의 위치교정지그와 교정방법 |
-
1996
- 1996-10-04 KR KR1019960043979A patent/KR19980025739A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100689697B1 (ko) * | 2001-03-09 | 2007-03-08 | 삼성전자주식회사 | 반도체 웨이퍼의 평탄화 장치용 이송 로봇의 위치교정지그와 교정방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0535354B1 (en) | Method for forming a nitride layer using preheated ammonia | |
US6294468B1 (en) | Method of chemical vapor depositing tungsten films | |
JP3167100B2 (ja) | 堆積プロセスにおけるSiH4ソーク及びパージの利用 | |
KR100273767B1 (ko) | 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자 | |
WO2018109552A1 (en) | Semiconductor processing apparatus | |
US11702742B2 (en) | Methods of forming nucleation layers with halogenated silanes | |
JP2020515082A (ja) | 誘電体膜の選択的堆積のための方法及び装置 | |
JP6913752B2 (ja) | 核形成のない間隙充填aldプロセス | |
TW200807550A (en) | Pre-cleaning of substrates in epitaxy chambers | |
US11990332B2 (en) | Methods and apparatus for deposition of low-k films | |
WO2018200211A1 (en) | Methods for gapfill in high aspect ratio structures | |
JP2002110572A (ja) | マルチデポジションsacvdリアクタ | |
WO2018191484A1 (en) | Method and apparatus for deposition of low-k films | |
KR102560240B1 (ko) | 선택적 식각 프로세스들을 위해 선택성을 증가시키는 방법들 | |
JP3401757B2 (ja) | 半導体チップ上に低応力ポリサイド導体を形成する方法 | |
KR19980025739A (ko) | 반도체 화학기상증착설비 | |
US5981352A (en) | Consistent alignment mark profiles on semiconductor wafers using fine grain tungsten protective layer | |
WO2021091995A1 (en) | Pmos high-k metal gates | |
JP2657305B2 (ja) | 金属シリサイド膜の形成方法 | |
US6030892A (en) | Method of preventing overpolishing in a chemical-mechanical polishing operation | |
JPH0239527A (ja) | 金属シリサイド膜の形成方法 | |
KR100195190B1 (ko) | 반도체장치의 도전층 형성방법 | |
KR940010412B1 (ko) | 박막형성방법 | |
JPH04246176A (ja) | Cvd装置 | |
JPH09115838A (ja) | 成膜装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |