KR19980022359A

KR19980022359A - 전압승압회로를 이용한 스태틱 램의 데이터 출력구동기

Info

Publication number: KR19980022359A
Application number: KR1019960041482A
Authority: KR
Inventors: 정연배
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-09-21
Filing date: 1996-09-21
Publication date: 1998-07-06
Also published as: KR100211764B1

Abstract

본 발명은 전압승압회로를 이용하여 저 전압 및 고속 반도체 메모리 장치의 지연시간을 향상시켜 전체 속도를 고속으로 구현할 수 있는 데이터 출력 구동기에 관한 것으로, 요지는 입력신호를 구동하여 외부로 소정 레벨의 출력신호를 출력하기 위한 제1구동부와 제2구동부를 가지는 스태틱 램의 데이터 출력 구동기에 있어서, 상기 제2구동부의 제1도전형 구동 트랜지스터들의 게이트 입력단과 상기 제1구동부의 제1도전형 구동 트랜지스터의 게이트 입력단 각각에 출력단이 각각 접속되며 각각의 공통입력으로되는 상기 입력신호의 전압레벨을 공급전원전압레벨 이상으로 승압하여 출력하기 위한 전압승압회로를 구비하는 것이다.

Description

전압승압회로를 이용한 스태틱 램의 데이터 출력 구동기

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 스태틱 램(Static RAM: 이하 SRAM이라 칭함)의 저 전압화 및 고속화를 실현하기 위해 데이터 출력 구동기의 출력 로드 구동 능력을 향상시켜 데이터 출력 구동기에 의한 지연을 감소시킴으로써 전체 SRAM의 엑세스 시간(Access time)을 개선할 수 있는 스태틱 램의 데이터 출력 구동기에 관한 것이다.

최근, 시스템(System)의 저 전력화가 이루어지면서 낮은 공급전원전압에서도 엑세스 시간이 빠른 반도체 메모리 장치가 요구되어지고 있다. 고속 SRAM에서 공급전원전압이 낮아질수록 데이터 출력 구동기로 인한 지연이 전체 SRAM의 엑세스 시간에 미치는 영향은 상당히 큰 부분을 차지한다. 따라서 데이터 출력 구동기의 지연을 감소시키는 것은 저 전압 및 고속 SRAM 구현에 있어 중요한 관심사이다. 도 1은 종래 기술의 실시예에 따른 SRAM의 데이터 출력 구동기의 상세 회로도이다. 도 1을 참조하면, 입력단의 입력신호들 DOU, DOD를 각각 입력으로 하는 피모오스(PMOS : P-Type Metal Oxide Semiconductor) 트랜지스터 30과 엔모오스(NMOS : N-Type Metal Oxide Transistor) 트랜지스터 40으로 구성된 제1구동부 60과, 입력단의 입력신호들 DOU, DOD를 각각의 입력으로 하고 상기 제1구동부 60의 피모오스 트랜지스터 30 및 엔모오스 트랜지스터 40의 입력단에 각각의 출력단이 접속된 인버터 3 및 인버터 체인 5와, 입력단의 입력신호들 DOU, DOD를 각각 입력으로 하는 엔모오스 트랜지스터들 10, 20으로 구성된 제2구동부 50으로 구성되어 있고 이는 저 전압 인가시에는 출력 로드 구동능력이 현저히 격감되어 SRAM의 속도에 큰 장애 요소가 되는 문제점이 있다.

본 발명의 목적은 전압승압회로를 연결하여 데이터 출력 구동기의 출력 로드 구동 능력을 향상시켜 이에 의한 지연을 감소시킴으로써 전체 SRAM의 엑세스 시간을 개선할 수 있는 스태틱 램의 데이터 출력 구동기를 제공함에 있다.

도 1은 종래 기술의 실시예에 따른 SRAM의 데이터 출력 구동기의 상세 회로도.

도 2는 본 발명의 일실시예에 따른 데이터 출력 구동기를 보여주는 도면.

도 3은 본 발명의 일실시예에 따른 데이터 출력 구동기에 연결된 전압승압회로의 상세 회로도.

도 4a, 도 4b는 본 발명의 일실시예에 따른 전압승압회로에 의한 데이터 출력 구동기의 입력에 대한 출력전압 특성도.

도 5a, 도 5b는 본 발명과 종래 기술에 따른 논리 하이 및 논리 로우 입력시 출력전압(OUT) 지연시간 비교도.

상기한 본 발명에 따른 기술적 사상은, 입력신호를 구동하여 외부로 소정 레벨의 출력신호를 출력하기 위한 제1구동부와 제2구동부를 가지는 스태틱 램의 데이터 출력 구동기에 있어서, 상기 제2구동부의 제1도전형 구동 트랜지스터들의 게이트 입력단과 상기 제1구동부의 제1도전형 구동 트랜지스터의 게이트 입력단 각각에 출력단이 각각 접속되며 각각의 공통입력으로되는 상기 입력신호의 전압레벨을 공급전원전압레벨 이상으로 승압하여 출력하기 위한 전압승압회로를 가짐을 특징으로 한다.

이하 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다. 그리고, 도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다. 또한, 하기의 실시예에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흐트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

도 2는 본 발명의 일실시예에 따른 데이터 출력 구동기를 보여주는 도면이다. 도 2를 참조하면, 상기 도 1의 구성에서 제2구동부 50의 엔모오스 트랜지스터들 10, 20의 각 입력단에 제1전압승압회로 100 및 제2전압승압회로 200을 접속하며, 또한 제1구동부 60의 엔모오스 트랜지스터 40의 입력단에 제3전압승압회로 300을 접속하는 구성이다. 여기서 유의해야할 점은 제1,2 및 제3전압승압회로의 출력단에는 각각 엔모오스 트랜지스터들 10, 20, 30이 접속되어 각각의 엔모오스 트랜지스터는 승압된 전압으로 게이팅된다는 점이다. 또한 각 전압승압회로는 동일한 구성으로 구성되어 각각에 연결된 엔모오스 트랜지스터들의 구동능력을 증가시키게 된다.

도 3은 본 발명의 일실시예에 따른 데이터 출력 구동기에 연결된 전압승압회로의 상세 회로도이다. 이것은 상기 도 2에서의 제1전압승압회로 100을 보여주는 것으로 제2 및 제3전압승압회로 200, 300과도 동일한 것이다. 도 3을 참조하면, 입력신호 IN(예를들면 DOU 또는 DOD)을 입력으로 하여 반전하기 위한 인버터 INV1과, 상기 인버터 INV1의 출력단에 게이트 단자가 공통접속되며 공급전원전압 VDD 단자와 접지전압 VSS 단자 사이에 접속됨과 동시에 직렬 연결된 피모오스 트랜지스터 MP1 및 엔모오스 트랜지스터 MN1(전원공급부 및 방전부)와, 상기 피모오스 트랜지스터 MP1 및 엔모오스 트랜지스터 MN1의 공통 출력단인 노드 N7과 공급전원전압 VDD 단자로부터의 출력노드인 노드 N6 사이에 직렬접속된 다이오드 D1 및 승압 캐패시터 Cb(단속부 및 승압부)와, 다이오드 D1과 승압 캐패시터 Cb 사이의 접속노드인 노드 N4에 일단과 기판이 접속되고 타단이 출력노드 N5에 접속되며 게이트단이 인버터 INV1의 출력단에 접속된 피모오스 트랜지스터 MP2(전달부)와, 상기 인버터 INV1의 출력단 및 피모오스 트랜지스터 MP2의 게이트 단자와 게이트 단자가 접속되며 소오스가 접지단에 접속되고 드레인이 노드 N5에 접속된 엔모오스 트랜지스터(방전부)로 구성되어 있다. 동작을 설명하면, 입력신호 IN이 논리 로우(Low)이고 엔모오스 트랜지스터 MN1이 턴온(Turn On)상태일 때 승압 캐패시터 Cb의 양단에 다이오드 D1을 통한 양전하와 엔모오스 트랜지스터 MN1을 통한 음전하로 전하가 충전된다. 이후 입력신호 IN이 논리 하이(High)로 천이함에 따라 방전부 예를들면 엔모오스 트랜지스터 MN1이 턴오프(Turn Off)되고 동시에 전원공급부 예를들면 피모오스 트랜지스터 MP1이 턴온되면 노드 N4가 공급전원전압 VDD 이상으로 풀업된 승압전압이 된다. 이러한 승압전압이 전달부 예를들면 피모오스 트랜지스터 MP2를 통해 승압된 출력 BOUT으로 출력된다. 즉, 승압전압 즉 출력 BOUT이 도시되지 않은 구동부 예를들면 엔모오스 트랜지스터(상기 도 2의 엔모오스 트랜지스터들)의 게이트에 전달된다. 따라서 노드 N5는 공급전원전압 VDD 이상으로 승압되어 출력 트랜지스터인 엔모오스 트랜지스터의 구동 능력을 향상시킨다. 이때 다이오드 D1은 역방향 상태이므로 노드 N4의 전압이 공급전원전압 VDD로 방전되는 것을 방지시켜준다. 한편 노드 N5의 전압은 피모오스 트랜지스터 MP2가 턴온시에 노드 N4와 N5에 형성되는 기생 캐패시턴스(즉, D1, MP2, MN2, 출력 트랜지스터에 의한 기생 캐패시턴스)와 승압 캐패시터 Cb의 상대적인 크기에 의해 임의로 조절이 가능하다. 따라서 승압 캐패시터 Cb의 캐패시턴스를 증가시킴으로써 승압전압의 레벨을 공급전원전압 VDD 레벨과 2VDD 레벨사이의 레벨로 변화시킬 수 있다. 또한 입력신호 IN이 다시 논리 로우(Low)상태로 천이되면, 피모오스 트랜지스터 MP1, 피모오스 트랜지스터 MP2가 턴오프 되고 방전부 400 예를들면 엔모오스 트랜지스터 MN1이 턴온되어서 초기 상태와 같이 승압 캐패시터 Cb는 충전된다. 이때 턴온된 방전부 예를들면 엔모오스 트랜지스터 MN2는 승압된 노드 N5의 전압을 접지단으로 방전시켜 도시되지 않은 구동부 예를들면 엔모오스 트랜지스터를 턴오프시킨다.

도 4a, 도 4b는 본 발명의 일실시예에 따른 전압승압회로에 의한 데이터 출력 구동기의 입력에 대한 출력전압 특성도이다. 도 4a를 참조하면, 시간(T)에 따른 입력신호 IN(DOU 또는 DOD)의 입력상태를 보여준다. 도 4b를 참조하면, 상기 도 4A의 입력에 대한 제1, 제2, 제3전압승압회로로 부터의 각 엔모오스 트랜지스터들 10, 20, 30의 게이트와 접속된 노드 N1, N2, N3의 전압상태를 보여주는 것으로 공급전원전압 VDD를 기준으로 하여 상기 입력에 따른 각 노드의 전압상태가 공급전원전압보다 거의 두배가 높은 상태의 전압레벨을 얻을 수 있음을 알 수 있다. 따라서 전압승압회로를 각 구동 트랜지스터들 예를들면 엔모오스 트랜지스터들의 제어단자(게이트 단자)와 연결함으로써 공급전원전압 VDD보다 더 높은 전압을 공급하게 되어 낮은 공급전원전압에서도 높은 구동전압을 공급하게 되어 저 전압 공급시의 엑세스 시간을 빠르게 할 수 있음을 보여준다.

도 5a, 도 5b는 본 발명과 종래 기술에 따른 논리 하이 및 논리 로우 입력시 출력전압(OUT) 지연시간 비교도이다. 도 5a를 참조하면, 입력신호중 하나인 DOU의 논리 하이로 인가시를 보여주는 것으로, 종래 기술에서의 출력전압 A보다 본 발명의 출력전압 B가 더욱 빨리 논리 하이로 풀업되어 출력됨을 알 수 있다. 따라서 출력까지의 지연시간이 줄어들었음을 알 수 있다. 그러므로 엑세스 시간이 줄어들어 전체 엑세스 속도가 향상됨을 알 수 있다. 도 5b를 참조하면, 입력신호중 하나인 DOD의 논리 로우로 인가시를 보여주는 것으로, 종래 기술에서의 출력전압 A보다 본 발명의 출력전압 B가 더욱 빨리 논리 로우로 풀다운되어 출력됨을 알 수 있다.

본 발명에 따르면, 데이터 출력 구동기에 전압승압회로를 구동 트랜지스터 전단에 연결함으로써 각각의 구동 트랜지스터에 승압된 전압을 공급하므로써 구동 능력을 향상시키고 이에 따라 데이터 출력 구동기에 따른 지연시간이 감소되어 전체 엑세스 속도를 향상시키는 효과가 있다.

Claims

입력신호를 구동하여 외부로 소정 레벨의 출력신호를 출력하기 위한 제1구동부와 제2구동부를 가지는 스태틱 램의 데이터 출력 구동기에 있어서, 상기 제2구동부의 제1도전형 구동 트랜지스터들의 게이트 입력단과 상기 제1구동부의 제1도전형 구동 트랜지스터의 게이트 입력단 각각에 출력단이 각각 접속되며 각각의 공통입력으로되는 상기 입력신호의 전압레벨을 공급전원전압레벨 이상으로 승압하여 출력하기 위한 전압승압회로를 구비함을 특징으로 하는 스태틱 램의 데이터 출력 구동기.
제1항에 있어서, 상기 공급전원전압 레벨이 외부전원전압 또는 내부전원전압임을 특징으로 하는 스태틱 램의 데이터 출력 구동기.
제1항에 있어서, 상기 전압승압회로가, 상기 입력신호에 응답하여 반전 출력하기 위한 반전부와, 상기 반전부의 출력단에 게이트 입력단이 접속되며 공급전원전압단자에 일단이 접속되어 상기 반전된 신호에 응답하여 상기 공급전원전압을 타단으로 공급하기 위한 전원공급부와, 상기 반전부의 출력단과 게이트 입력단이 접속되며 접지단에 일단이 접속되고 상기 전원공급부의 타단에 타단이 접속되어 상기 반전된 신호에 응답하여 상기 타단의 전하를 방전하여 상기 타단의 전압레벨을 접지레벨로 강하하기 위한 제1방전부와 상기 반전부의 출력단과 게이트 입력단이 접속되며 접지단에 일단이 접속되어 상기 반전된 신호에 응답하여 타단의 전하를 상기 접지단으로 방전하기 위한 제2방전부로 구성된 방전부와, 상기 공급전원전압단에 입력단이 접속되어 출력단으로만 공급전원전압을 출력하기 위한 단속부와, 상기 단속부의 출력단과 일단이 접속되고 상기 전원공급부와 상기 제1방전부의 공통접속노드에 타단이 접속되어 상기 공급전원전압을 충전하거나 상기 제1방전부로 방전하기 위한 승압부와, 상기 단속부의 출력단 및 상기 승압부의 일단의 공통접속노드와 일단이 접속되고 상기 반전부의 출력단에 게이트 입력단이 접속되어 상기 입력신호에 따라 상기 승압부로부터의 승압전압을 상기 제1 및 제2구동부로 전달하기 위한 전달부로 구성됨을 특징으로 하는 스태틱 램의 데이터 출력 구동기.
제3항에 있어서, 상기 단속부가, 상기 입력신호가 논리 로우일 때 상기 승압부에 전하를 충전시키고 상기 입력신호가 논리 하이일 때 상기 승압부의 전하가 상기 공급전원전압단으로 방전되는 것을 방지함을 특징으로 하는 스태틱 램의 데이터 출력 구동기.
제3항에 있어서, 상기 전원공급부가 피모오스 트랜지스터로 구성됨을 특징으로 하는 스태틱 램의 데이터 출력 구동기.
제3항에 있어서, 상기 제1 및 제2방전부가 엔모오스 트랜지스터로 구성됨을 특징으로 하는 스태틱 램의 데이터 출력 구동기.
제3항에 있어서, 상기 전달부가 피모오스 트랜지스터로 구성됨을 특징으로 하는 스태틱 램의 데이터 출력 구동기.
제3항에 있어서, 상기 단속부가 접합다이오드로 구성됨을 특징으로 하는 스태틱 램의 데이터 출력 구동기.
제3항에 있어서, 상기 승압부가 캐패시터로 구성됨을 특징으로 하는 스태틱 램의 데이터 출력 구동기.
제9항에 있어서, 상기 캐패시터가 용량을 가변하여 상기 승압전압의 레벨을 조절함을 특징으로 하는 스태틱 램의 데이터 출력 구동기.
제 3항에 있어서, 상기 전달부는, 상기 입력신호가 논리 하이에서 논리 로우로 천이할 때 상기 승압부로부터의 승압전압을 차단하고 출력단의 전압레벨을 상기 제2방전부를 통하여 방전하여 접지레벨로 형성함을 특징으로 하는 스태틱 램의 데이터 출력 구동기.