KR102643630B1 - Ngsff 및 m.2 차별화 및 상호 보호 회로 - Google Patents

Ngsff 및 m.2 차별화 및 상호 보호 회로 Download PDF

Info

Publication number
KR102643630B1
KR102643630B1 KR1020180122866A KR20180122866A KR102643630B1 KR 102643630 B1 KR102643630 B1 KR 102643630B1 KR 1020180122866 A KR1020180122866 A KR 1020180122866A KR 20180122866 A KR20180122866 A KR 20180122866A KR 102643630 B1 KR102643630 B1 KR 102643630B1
Authority
KR
South Korea
Prior art keywords
connector
pin
ssd
type pin
ngsff
Prior art date
Application number
KR1020180122866A
Other languages
English (en)
Other versions
KR20190095861A (ko
Inventor
데이비드 티. 왕
임광만
박신우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20190095861A publication Critical patent/KR20190095861A/ko
Application granted granted Critical
Publication of KR102643630B1 publication Critical patent/KR102643630B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/73—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/665—Structural association with built-in electrical component with built-in electronic circuit
    • H01R13/6683—Structural association with built-in electrical component with built-in electronic circuit with built-in sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Protection Of Static Devices (AREA)

Abstract

장치는 커넥터 및 검출 장치를 포함한다. 커넥터는 적어도 하나의 제1 타입 핀 및 적어도 하나의 제2 타입 핀을 포함한다. 커넥터는 솔리드 스테이트 드라이브(SSD) 장치의 대응되는 커넥터에 연결 가능하다. 검출 장치는 SSD 장치의 대응되는 커넥터가 제1 커넥터에 연결되는 동안, 적어도 하나의 제2 타입 핀이 제2 전력 공급 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 제1 전력 공급 전압에 연결되도록 적어도 하나의 제1 타입 핀을 제어한다. 적어도 하나의 제2 타입 핀이, SSD 장치의 대응되는 커넥터가 제1 커넥터에 연결되는 동안, 제2 전력 공급 전압과 다른 제3 전력 공급 전압에 연결되는 것으로 검출된다면, 검출 장치는 비-연결 상태에 있도록 적어도 하나의 제1 타입 핀을 제어한다.

Description

NGSFF 및 M.2 차별화 및 상호 보호 회로{NGSFF AND M.2 DIFFERENTIATION AND MUTUAL PROTECTION CIRCUIT}
본 발명은 솔리드-스테이트 드라이브들(SSDs)을 위한 폼 팩터와 관련되고, 좀 더 구체적으로 다른 인터페이스 표준들에 맞출 수 있는 클라이언트 장치들과 호스트를 위한 폼 팩터와 관련된다.
SSD 장치들에서 사용되는 M.2 인터페이스 표준을 위한 폼 팩터는, M.2 폼 팩터에 맞는 수 억의 SSD 장치들이 사용하고, 매년 수송량이 수 억에 이르는 성공적인 폼 팩터이다.
본 발명은 손상 없이 서로 다른 인터페이스 표준들에 맞출 수 있는 호스트 장치 및 SSD 장치에 대한 것이다.
예시적인 실시예는 제1 커넥터 및 적어도 하나의 제1 검출 장치를 포함할 수 있는 장치를 제공한다. 제1 커넥터는 적어도 하나의 제1 타입 핀 및 적어도 하나의 제2 타입 핀을 포함할 수 있으며, 제1 커넥터는 SSD 장치의 대응되는 커넥터에 연결 가능할 수 있다. 적어도 하나의 제1 검출 장치는 제1 커넥터의 적어도 하나의 제1 타입 핀과 결합될 수 있다. 적어도 하나의 제1 검출 장치는, SSD 장치의 대응되는 커넥터가 제1 커넥터에 연결되는 동안, 적어도 하나의 제2 타입 핀이 제2 전력 공급 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 적어도 하나의 제1 타입 핀이 제1 전력 공급 전압에 결합되도록 제어할 수 있다. 적어도 하나의 제1 검출 장치는 또한, SSD 장치의 대응되는 커넥터가 제1 커넥터에 연결되는 동안, 적어도 하나의 제2 타입 핀이 제3 전력 공급 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 적어도 하나의 제1 타입 핀이 비-연결 상태에 있도록 제어할 수 있다. 일 실시예에서, 제1 커넥터는 M.2 폼 팩터를 가질 수 있으며, 제1 커넥터의 적어도 하나의 제1 타입 핀은 제1 커넥터의 핀 30, 핀 32, 핀 34, 및 핀 36 중 적어도 하나일 수 있고, 제1 커넥터의 적어도 하나의 제2 타입 핀은 제1 커넥터의 핀 2, 핀 4, 핀 72, 및 핀 74 중 적어도 하나일 수 있다.
다른 예시적인 실시예는 제1 커넥터 및 적어도 하나의 제1 검출 장치를 포함할 수 있는 SSD 장치를 제공한다. 제1 커넥터는 적어도 하나의 제1 타입 핀 및 적어도 하나의 제2 타입 핀을 포함할 수 있으며, 제1 커넥터는 호스트 장치의 대응되는 커넥터에 연결 가능할 수 있다. 적어도 하나의 제1 검출 장치는 제1 커넥터의 적어도 하나의 제1 타입 핀 및 적어도 하나의 제2 타입 핀과 결합될 수 있다. 적어도 하나의 제1 검출 장치는 SSD가 호스트 장치의 대응되는 커넥터에 연결되는 동안, 제1 커넥터의 적어도 하나의 제2 타입 핀이 제2 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 제1 커넥터의 상기 적어도 하나의 제1 타입 핀이 호스트 장치에 의해 제공되는 제1 전압에 결합되도록 제어할 수 있다. 적어도 하나의 제1 검출 장치는 또한, 제1 커넥터가 호스트 장치의 대응되는 커넥터에 연결되는 동안. 제1 커넥터의 상기 적어도 하나의 제2 타입 핀이 제3 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 제1 커넥터의 적어도 하나의 제1 타입 핀이 비-연결 상태에 있도록 제어할 수 있다. 일 실시예에서, 제1 전압은 12V일 수 있고, 상기 제2 전압은 그라운드일 수 있고, 상기 제3 전압은 3.3V일 수 있다.
또 다른 예시적인 실시예는 제1 커넥터 및 적어도 하나의 제1 검출 장치를 포함할 수 있는 SSD 장치를 제공한다. 제1 커넥터는 적어도 하나의 제1 타입 핀 및 적어도 하나의 스트랩 신호 타입 핀을 포함할 수 있고, 제1 커넥터는 호스트 장치의 대응되는 커넥터에 연결 가능할 수 있다. 적어도 하나의 제1 검출 장치는 제1 커넥터의 적어도 하나의 제1 타입 핀 및 적어도 하나의 스트랩 신호 타입 핀과 결합될 수 있다. 적어도 하나의 제1 검출 장치는, 제1 커넥터가 호스트 장치의 대응되는 커넥터에 연결되는 동안, 제1 커넥터의 적어도 하나의 스트랩 신호 타입 핀이 제2 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 제1 커넥터의 제1 타입 핀 각각이 제1 전압에 결합되도록 제어할 수 있다. 적어도 하나의 제1 검출 장치는 또한, 제1 커넥터가 호스트 장치의 대응되는 커넥터에 연결되는 동안, 제1 커넥터의 적어도 하나의 스트랩 신호 타입 핀이 제3 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 1 커넥터의 제1 타입 핀 각각이 비-연결 상태에 있도록 제어할 수 있다. 일 실시예에서, 제1 커넥터는 M.2 폼 팩터를 가질 수 있으며, 제1 커넥터의 적어도 하나의 제1 타입 핀은 제1 커넥터의 핀 30, 핀 32, 핀 34, 및 핀 36 중 적어도 하나일 수 있고, 제1 커넥터의 적어도 하나의 제2 타입 핀은 제1 커넥터의 핀 2, 핀 4, 핀 72, 및 핀 74 중 적어도 하나일 수 있고, 제1 전압은 12V일 수 있고, 상기 제2 전압은 그라운드일 수 있고, 상기 제3 전압은 3.3V일 수 있다.
본 발명에 따르면, 서로 다른 인터페이스 표준들을 갖는 호스트 및 SSD 장치가 손상 없이 맞추어 질 수 있다.
도 1은 연결 관계에 있는 M.2+ 호스트 및 M.2+ SSD 장치의 블록도를 도시한다.
도 2는 연결 관계에 있는 NGSFF+ 호스트 및 M.2+ SSD 장치의 블록도를 도시한다.
도 3은 연결 관계에 있는 M.2+ 호스트 및 NGSFF+ SSD 장치의 블록도를 도시한다.
도 4는 연결 관계에 있는 NGSFF+ 호스트 및 NGSFF+ SSD 장치의 블록도를 도시한다.
도 5는 현재의 M.2 인터페이스 표준에 맞는 커넥터의 핀 배치도를 도시한다.
도 6은 연결 관계에 있는 NGSFF+ 호스트 및 M.2 SSD 장치의 블록도를 도시한다.
도 7은 본 발명에 따른 NGSFF+ 호스트 장치의 예시적인 실시예의 개략적인 블록도를 도시한다.
도 8은 본 발명에 따른 NGSFF+ SSD 장치의 예시적인 실시예의 개략적인 블록도를 도시한다.
도 9는 본 발명에 따른 SSD 장치의 예시적인 실시예와 관계에서 호스트 장치의 예시적인 실시예의 개략적인 블록도를 도시한다.
아래의 상세한 설명에서, 많은 구체적인 설명들이 본 개시물의 철저한 이해를 제공하기 위하여 진술된다. 그러나, 개시된 양상들이 이러한 구체적인 설명들 없이 실행될 수 있음이 당업자에 이해될 것이다. 다른 예시들에서, 잘 알려진 방법들, 절차들, 구성들, 및 회로들은 본 발명을 불분명하게 하는 것을 피하도록 상세하게 설명되지 않는다.
상세한 설명 도처에 “하나의 실시예” 또는 “일 실시예”의 언급은, 해당 실시예와 관련되어 설명되는 특정한 특징, 구조, 또는 특성이 본 발명의 적어도 하나의 실시예에 포함될 수 있음을 의미한다. 따라서, 상세한 설명 도처에 다양한 부분들에서 “하나의 실시예에서” 또는 “일 실시예에서” 또는 “하나의 실시예에 따르면”과 같은 문구들 (또는 유사한 의미를 갖는 다른 문구들)의 출현들은 동일한 실시예를 모두 언급하는 것이라고 할 수는 없다. 나아가, 특정한 특징들, 구조들, 또는 특성들은 하나 이상의 실시예들에서 임의의 적합한 방식으로 결합될 수 있다. 이 점에서, 여기에서 사용되는 “예시적” 단어는 “예, 예시, 또는 실시예로 삼는 것”을 의미한다. “예시적”으로 여기에서 설명되는 임의의 실시예는 다른 실시예들에 대하여 반드시 선호되거나 유리하게 해석되는 것은 아니다. 또한, 여기에서의 논의의 맥락에 의존하여, 단수 용어는 대응되는 복수 형식들을 포함할 수 있고, 복수 용어는 대응되는 단수 형식을 포함할 수 있다. 여기에서 도시되고 논의되는 (구성도를 포함하는) 다양한 도면들은 단순히 설명의 목적을 위한 것이고, 비율에 맞게 그려지는 것은 아니다. 유사하게, 다양한 파형들 및 타이밍도들은 단순히 설명의 목적을 위하여 도시된다. 예를 들어, 구성 요소들의 일부의 차원들은 명확화를 위하여, 다른 요소들과 상대적으로 과장될 수 있다. 나아가, 적절한 것으로 고려된다면, 참조 번호들은 대응되는 구성 요소들 및/또는 유사한 구성 요소들을 명시하도록 도면들에서 반복된다.
여기에서 사용되는 용어는 단순히 특정한 예시적인 실시예들을 설명하는 목적을 위한 것이고 청구된 발명을 제한하는 것으로 의도되지 않는다. 여기에서 사용되는, 단수 형식들 “a”, “an”, 및 “the”는 문맥이 달리 명확하게 명시하지 않는 한, 복수 형식들도 포함하는 것으로 의도된다. “포함하다” 및/또는 “포함하는” 용어들은, 상세한 설명에 사용되는 경우, 진술된 특징들, 정수들, 단계들, 동작들, 구성 요소들, 및/또는 구성들의 존재를 구체화하나, 하나 이상의 다른 특징들, 정수들, 단계들, 동작들, 구성 요소들, 구성들, 및/또는 이의 그룹들의 존재 또는 추가를 배제하는 것은 아니다. 여기에서 사용되는 “제1” “제2” 등의 용어들은 그것들이 선행하는 명사들을 위한 표식들로 사용되고, 명백하게 정의되지 않는 한, (예를 들어, 공간적, 시간적, 논리적 등의) 순서에 대한 어떠한 타입을 암시하지 않는다. 나아가, 동일한 참조 번호들은 동일한 또는 유사한 기능을 갖는 부분들, 구성들, 블록들, 회로들, 유닛들, 또는 모듈들을 언급하도록 둘 이상의 도면들에 걸쳐 사용될 수 있다. 그러나, 이러한 사용은 단순히 설명의 단순화 및 논의의 편의를 위한 것이고, 이러한 구성들 또는 유닛들의 구성 또는 구성적인 세부 설명들이 모든 실시예들에 걸쳐 동일하다거나, 이와 같이 통상적으로 언급되는 부분들/모듈들이 본 발명의 특정한 실시예들의 교시들을 구현하는 유일한 방식임을 암시하지 않는다.
달리 정의되지 않는 한, 여기에서 사용되는 (기술적이고 과학적인 용어들을 포함하는) 모든 용어들은 본 발명에 속하는 당업자에게 통상적으로 이해되는 것과 동일한 의미를 갖는다. 나아가 공통적으로 사용되는 사전들에 정의되는 것들과 같은 용어들은 관련된 분야의 맥락 상의 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기에서 명백하게 정의되지 않는 한, 이상화되거나 과하게 형식적인 의미로 해석되지 않을 것임이 더욱 이해될 것이다.
본 발명은 표준화된 인터페이스의 커넥터의 폼 팩터를 이용하는 시스템을 제공하며, 다른 인터페이스 표준들에 맞고 폼-팩터 커넥터의 짝지어진 버전들을 사용하는 장치들이, 기능을 계속 제공하는 동안, 장치들 각각의 손상 없이 서로 연결될 수 있게 한다. 또한, 본 발명은 다른 인터페이스 표준들에 맞고 폼-팩터 커넥터의 짝지어진 버전들을 사용하는 장치들이 신뢰성 있게 검출되고 차별화되어 미래의 확장 기능들을 갖는 장치들이 심각한 손상을 유발시키지 않고 함께 연결될 수 있다는 것을 제공한다. 즉, 본 발명은 표준화된 인터페이스의 폼 팩터를 이용하는 장치들을 식별하기 위한 신뢰성 있는 검출 및 차별화 능력을 포함하는 시스템을 제공한다.
본 발명은 다른 기능들을 갖는 다른 클라이언트-타입 장치들이 호스트 장치 시스템의 시스템 관리 개체의 장점 및 혜택을 위해 다른 호스트 장치들에 연결될 수 있다. 즉, 복수의 호스트 장치들의 동종 그룹은 클라이언트-타입 장치들에 연결될 수 있으며, 이러한 클라이언트-타입 장치들은, 인터페이스 표준 레벨에 맞는 클라이언트-타입 장치들 및 호스트를 갖기 위하여 호스트 장치들의 일부 또는 전체를 교체하는 비용을 발생시키지 않고, 다른 인터페이스 표준들에 맞출 수 있다. 유사하게, 주어진 인터페이스 표준에 맞출 수 있는 클라이언트-타입 장치들의 동종 그룹은 다른 인터페이스 표준들에 맞출 수 있는 호스트 장치들의 이종 그룹에 연결될 수 있다. 따라서, 시스템 운용자들 및 장치 제조자들 모두 본 발명에서 제공되는 특징들로부터 이득을 얻을 수 있다.
일 실시예에서, 본 발명은, M.2 인터페이스 표준과 연관된 기능/능력에 맞지 않을 수 있는 기능/능력을 제공하면서, M.2 폼 팩터를 갖는, SSD 장치와 같은 클라이언트-타입 장치를 제공한다. 일 실시예에서, NGSFF(Next Generation Small Form Factor) SSD 장치는 M.2 폼 팩터에 맞는 폼 팩터를 포함할 수 있으며, M.2 인터페이스 표준과 다를 수 있는 확장된 능력/기능을 제공할 수 있다. 이러한 NGSFF 클라이언트 장치는 호스트 장치 또는 M.2 SSD 장치를 손상시키지 않고, M.2 인터페이스 표준에 맞는 호스트 장치에 연결될 수 있다.
일 실시예에서, NGSFF SSD 장치는 검출 장치를 포함할 수 있으며, 이러한 검출 장치는 M.2 호스트 장치에 연결이 이루어 졌음을 신뢰성 있게 감지 또는 검출하고 M.2 호스트 장치 및 NGSFF SSD 장치 모두의 손상을 방지한다. M.2 호스트 장치는 NGSFF SSD 장치 또는 M.2 SSD 장치가 M.2 호스트 장치와 연결되는지에 관계없이 M.2 인터페이스 표준 기능을 계속 제공할 수 있다.
또한, 본 발명은 NGSFF 호스트 장치를 제공하며, 이러한 NGSFF 호스트 장치는 M.2 폼 팩터에 맞고, NFSFF 호스트 장치 또는 M.2 SSD 장치에 손상 없이 M.2 SSD 장치에 연결될 수 있다. 일 실시예에서, NGSFF 호스트 장치는 검출 장치를 포함할 수 있으며, 이러한 검출 장치는 M.2 SSD 장치에 연결이 이루어 졌음을 신뢰성 있게 감지 또는 검출하고 NGSFF 호스트 장치 및 M.2 SSD 장치 모두의 손상을 방지한다. NGSFF 호스트 장치는 M.2 SSD 장치 또는 NGSFF SSD 장치가 NGSFF 호스트 장치에 연결되는지에 관계없이 NGSFF 기능을 계속 제공할 수 있다. M.2 SSD 장치가 NGSFF 호스트 장치에 연결된다면, M.2 SSD 장치는 NGSFF 호스트 장치에 연결되면서 M.2 기능에 대응되는 기능을 제공할 수 있다.
본 발명은 또한 M.2 호스트 장치를 위한 연결 보호를 제공하며, 이러한 M.2 호스트 장치는 (여기에서 M.2+ 호스트로 언급되는) 미래/확장 M.2 기능을, NGSFF SSD 장치가 M.2+ 호스트 장치에 연결된다면, 제공한다. 유사하게, 본 발명은 NGSFF 호스트 장치를 위한 연결 보호를 제공하며, 이러한 NGSFF 호스트 장치는 (여기에서 NGSFF+ 호스트로 언급되는) 미래/확장 NGSFF 기능을, M.2 SSD 장치가 NGSFF+ 호스트 장치에 연결된다면, 제공한다. 즉, 본 발명의 센서 장치들은 호스트 및 SSD 장치들 각각의 기능들을 검출 및 식별하기 위한 신뢰성 있는 시스템을 제공한다.
여기에서 사용되는 “M.2” 용어는 M.2 SSD 인터페이스 표준의 현재 버전을 나타낸다. 여기에서 사용되는 “M.2+” 용어는 M.2 SSD 인터페이스 표준의 현재 버전에 대하여 확장된 기능을 갖는 M.2 SSD 인터페이스 표준의 미래 버전을 나타낸다. 여기에서 사용되는 “NGSFF” 용어는 NGSFF SSD 인터페이스 표준의 현재 버전을 나타낸다. 여기에서 사용되는 “NGSFF+” 용어는 NGSFF SSD 인터페이스 표준의 현재 버전에 대하여 확장된 기능을 갖는 NGSFF SSD 인터페이스 표준의 미래 버전을 나타낸다. 여기에서 사용되는 “M.2” 및 “M.2+” 용어들은 상호 교환 가능한 것으로 이해될 수 있다. 또한, 여기에서 사용되는 “NGSFF” 및 “NGSFF+” 용어들은 상호 교환 가능한 것으로 이해될 수 있다.
따라서, 본 발명은 M.2 호스트 장치가 M.2든 M.2+ 호스트 장치든 관계없이 NGSFF+ SSD 장치에 연결될 수 있고 호스트 장치 및 SSD 장치 어느 것도 손상 받지 않을 수 있다는 것을 제공한다. 마찬가지로, 본 발명은 NGSFF 호스트 장치가 NGSFF든 NGSFF+ 호스트 장치든 관계없이 M.2 또는 M.2+ SSD 장치에 연결될 수 있고 호스트 장치 및 SSD 장치 어느 것도 손상 받지 않을 수 있다는 것을 제공한다.
일 실시예에서, M.2 인터페이스의 폼 팩터는, 어느 인터페이스 표준에 맞는 장치도 손상시키지 않고, M.2 인터페이스 표준 및/또는 NGSFF 표준과 연관된 기능을 제공하도록 구성될 수 있다. 전통적인 M.2 장치들은, 호스트/클라이언트 장치에 관계없이, NGSFF 클라이언트/호스트 장치에 연결되는 동안, 전통적인 기능을 계속 제공할 수 있다. 미래-확장 기능을 갖는 M.2+ 장치는, 비록 M.2+ 장치의 확장된 기능이 NGSFF 장치를 통하여 이용 가능하지 않을 수 있으나, 손상 없이 NGSFF 장치에 연결될 수 있다. 유사하게, 미래-확장 기능을 갖는 NGSFF+ 장치는, 비록 NGSFF+ 장치의 확장된 기능이 M.2 장치를 통하여 이용 가능하지 않을 수 있으나, 손상 없이 M.2 장치에 연결될 수 있다.
본 발명은 M.2 인터페이스 표준을 위한 폼 팩터에 의해 제공되는 이점들 및 혜택들을 활용한다. 즉, 본 발명은, 더 낮은 비용과 더 높은 출시 시기 측면에서, M.2 인터페이스 표준에 의해 제공될 수 있는, SSD를 위한 M.2 인터페이스 표준의 폼 펙터에 의하여 수립되는 풍부한 생태계를 활용하고 있다. M.2 생태계를 활용하도록, 본 발명의 NGSFF 폼 팩터는 M.2 커넥터와 동일한 폼 팩터 및 동일한 소켓 인터페이스를 이용한다. M.2 인터페이스 표준과 대조적으로, NGSFF SSD 커넥터에 대한 신호 할당은 새로운 고-전압 12V 공급 레일을 포함하며, 이는 M.2 인터페이스에 사전 예비된(reserved) 핀들에 추가된다. 따라서, NSGSFF SSD 인터페이스에 대한 신호 할당들은 M.2 SSD 신호 할당들과 충돌을 회피하도록 선택되며, 이로써 M.2 및 NGSFF SSD 장치들 모두 동일한 소켓 인터페이스를 공유할 수 있다.
NGSFF SSD 인터페이스 표준 및 M.2 SSD 인터페이스 표준과 관련되는 쟁점은 두 개의 인터페이스 표준들이 두 개의 다른 표준들-설정 단체들에 의하여 제어된다는 것이다. 특히, NGSFF SSD 인터페이스 표준은 JEDEC(Joint Electron Device Engineering Council)에 의하여 표준화되는데 반하여, M.2 SSD 인터페이스 표준은 PCI SIG(Peripheral Component Interconnect Special Interest Group)에 의하여 표준화된다. 따라서, NGSFF SSD 신호 할당들은 기존의 M.2 SSD 신호 할당들과 충돌을 회피하도록 선택된다. 그럼에도 불구하고, PCI SIG는 M.2 SSD 인터페이스 상의 사전 예비된 핀들에 할당된 새로운 신호들과 함께, 미래의 M.2 SSD 인터페이스 표준의 기능 및 능력의 가능한 확장들을 수용할 수 있다. 따라서, 고-전압 12V 공급 레일들을 M.2 SSD 인터페이스의 M.2 예비된 핀들로 할당하는 NGSFF SSD 신호 할당들은 미래의 M.2 인터페이스 확장들에 대한 충돌들을 유발할 수 있다.
M.2 SSD 신호 할당들은 PCI SIG에 의하여 제어되고, PCI SIG가 M.2 소켓 인터페이스 상의 모든 예비 신호들을 새로운 특징들 및 기능들에 재배치(re-map)할 수 있음을 고려하면, 본 발명은 다른 신호 및 공급 전압들을 갖는 NGSFF 및 미래의 M.2 SSD들이 서로 충돌하지 않도록, M.2 SSD 장치들로부터 NGSFF SSD 장치들을 신뢰성 있게 검출 및 차별화하는 시스템을 제공한다.
아래의 표 1은 현재와 미래의 M.2 호스트 장치들 및 현재와 미래의 M.2 SSD 장치 및 현재의 NGSFF SSD 장치들 사이에 발생할 수 있는 잠재적인 충돌들을 진술한다. 또한, 표 1은 현재의 NGSFF 호스트 장치 및 현재와 미래의 M.2 SSD 장치들 및 현재의 NGSFF SSD 장치들 사이에 발생할 수 있는 잠재적인 충돌들을 진술한다.
현재의 M.2 SSD 장치 M.2+ SSD 장치 NGSFF SSD 장치
현재의 M.2 호스트 작동 작동, 그러나 새로운 특징들을 사용하지 않음 작동하지 않음. 장치가 켜지지 않음.
M.2+ 호스트 작동, 그러나 새로운 특징들을 사용하지 않음 작동 작동하지 않음. 호스트 및/또는 장치가 잠재적으로 손상됨.
NGSFF 호스트 작동하지 않음. 장치가 켜지지 않음. 작동하지 않음. 호스트 및/또는 장치가 잠재적으로 손상됨. 작동
표 1의 제1 행을 참조하면, 현재의 M.2 SSD 장치가 현재의 M.2 호스트에 연결된다면, M.2 SSD 장치 및 M.2 호스트 모두 올바르게 동작할 것이다. M.2+ SSD 장치가 현재의 M.2 호스트에 연결된다면, 두 장치들 모두 동작할 것이나, M.2+ SSD 장치와 연관된 임의의 새로운 특징들은 현재의 M.2 호스트에서 이용 가능하지 않을 것이다. 현재의 NGSFF SSD 장치가 현재의 M.2 호스트에 연결된다면, NGSFF SSD 장치가 켜지지 않을 것이므로, NGSFF SSD 장치는 동작하지 않을 것이다.
표 1의 제2 행을 참조하면, M.2 SSD 장치가 M.2+ 호스트에 연결된다면, M.2 SSD 장치는 동작할 것이나, M.2+ 호스트와 연관된 임의의 새로운 특징들은 현재의 M.2 SSD 장치에서 이용 가능하지 않을 것이다. M.2+ SSD 장치가 M.2+ 호스트에 연결된다면, M.2+ SSD 장치는 동작할 것이고, M.2+ 호스트 및 SSD 장치와 연관된 임의의 새로운 특징들이 이용 가능할 것이다. 현재의 NGSFF SSD 장치가 M.2+ 호스트에 연결된다면, NGSFF SSD 장치는 동작하지 않을 것이고, M.2+ 호스트 및/또는 NGSFF SSD 장치는 손상될 수 있다.
표 1의 제3 행을 참조하면, 현재의 M.2 SSD 장치가 현재의 NGSFF 호스트에 연결된다면, M.2 SSD 장치가 켜지지 않을 것이므로, M.2 SSD 장치는 동작하지 않을 것이다. M.2+ SSD 장치가 NGSFF 호스트에 연결된다면, M.2+ SSD 장치는 동작하지 않을 것이고, NGSFF 호스트 및/또는 M.2+ SSD 장치는 손상될 수 있다. 현재의 NGSFF SSD 장치가 현재의 NGSFF 호스트에 연결된다면, NGSFF SSD 장치는 동작할 것이다.
본 발명에서 다루는 표 1에서 식별되는 충돌 상황들은, (1) NGSFF SSD 장치가 의도적 또는 의도적이지 않게 M.2 또는 M.2+ 호스트에 연결되는 상황, 및 (2) M.2 또는 M.2+ SSD 장치가 의도적 또는 의도적이지 않게 NGSFF 호스트에 연결되는 상황일 수 있다. 표 1의 충돌 상황들을 더 설명하는데 포함되어야 하는 두 개의 추가적인 충돌 상황들은 (3) NGSFF+ SSD 장치가 의도적 또는 의도적이지 않게 M.2 또는 M.2+ 호스트에 연결되는 상황, 및 (4) M.2 또는 M.2+ SSD 장치가 의도적 또는 의도적이지 않게 NGSFF+ 호스트에 연결되는 상황이다.
충돌 상황을 다루는 본 발명에 의하여, SSD 장치 제조사들은, SSD 장치 제조사들이 새로운 SSD 인터페이스 표준을 선택하는 경우에, 상대적으로 더 빠른 출시 시기를 갖는 익숙한 SSD 장치 설계를 제공함으로써, 이득을 얻을 수 있다. 또한, OEM(original equipment manufacturer)들은 더 낮은 원가 구조를 가짐으로써 이득을 얻을 수 있고, 더 많은 개수의 SSD 장치 공급자들이 더 넓은 범위의 이용 가능한 SSD 용량 옵션들 및 더 넓은 범위의 이용 가능한 구성 옵션들을 이용 가능할 것이다. 커넥터 제조사들은 더 빠른 출시 시기를 가능케하는 베이스라인 설계의 익숙함에 기초하여 이득을 가질 수 있다. 마지막으로, 산업은 이용 가능한 저-비용 고-용량의 기반 시설, 및 최소의 변화 리스크를 갖는 풍부하고 강력한 생태계로의 빠른 상승으로 인한 이득을 가질 수 있다.
표 1에서 진술된 충돌 쟁점들은, M.2/M.2+ 인터페이스 표준 및 NGSFF/NGSFF+ 인터페이스 표준에 맞고 호스트 및/또는 SSD 장치에서의 임의의 충돌들을 완화하는 호스트 및 SSD 장치의 신뢰성 있는 검출 및 차별화를 제공함으로써, 본 발명에 의하여 다루어 진다. 이 점에서, 현재의 M.2 호스트들 및 M.2 SSD 장치들과 이전 버전 호환을 가능하게 하는 M.2+ 호스트들 및 M.2+ SSD 장치들을 위하여, M.2 인터페이스를 통한 그라운드 및 VDD 연결들은 바뀌지 않을 것임이 주목된다. 따라서, 신뢰성 있는 검출 기술은 그라운드 및/또는 VDD 연결들이 M.2 인터페이스 표준에 대응되는지 검출 또는 감지하는 것일 수 있다.
도 1은 연결 관계에 있는 M.2+ 호스트(100) 및 M.2+ SSD 장치(101)의 블록도를 도시한다. 호스트(100) 및 SDD 장치(101)는 모두 M.2+ 장치들이므로, 새로운 신호 핀들이 할당될 것이며, 하나의 대표 새로운 신호 할당(New Signal Assignment)만이 도 1에 명시된다. M.2 (및 M.2+) 인터페이스 표준의 핀 71은 그라운드 전압 레일 또는 스트랩(strap)이도록 할당되며, 이는 M.2 인터페이스 표준의 다른 버전들에 걸쳐 변하지 않을 것임이 주목되어야 한다. 따라서, 핀 71은 그라운드 전압 레일 또는 스트랩인 것으로 신뢰성 있게 검출될 수 있으며, 이로써 그라운드에 연결된 핀 71을 갖는 장치가 M.2 또는 M.2+ 인터페이스 표준에 따른다는 것이 명시된다.
도 2는 연결 관계에 있는 NGSFF+ 호스트(200) 및 M.2+ SSD 장치(101)의 블록도를 도시한다. NGSFF+ 호스트(200)는 검출 회로를 포함할 수 있으며, 검출 회로는 NGSFF+ 호스트(200)에 연결된 SSD 장치가 M.2 인터페이스 표준에 맞는지 신뢰성 있게 검출한다. 이를 위하여, NGSFF+ 호스트(200)는 풀-업 저항(201)을 포함할 수 있으며, 풀-업 저항(201)은 +3.3V와 핀 71 및 전압 공급 게이팅 장치(202) 사이에 연결될 수 있다. NGSFF+ 호스트(200)는 또한 핀 71로부터 풀-업 저항(201)의 한쪽 단자 및 전압 공급 게이팅 장치(202)의 제어 단자로의 전기적 연결을 포함할 수 있다. NGSFF+ 호스트(200)는, 예를 들어, M.2 인터페이스 표준 하에 예비된 것으로 지정되는 핀으로 +12V 전력 공급 레일 또는 스트랩을 출력하도록 구성될 수 있다. M.2 또는 M.2+ SSD 장치(101)가 NGSFF+ 호스트(200)에 연결된다면, M.2 SSD 장치의 그라운드 스트랩 연결은 핀 71을 그라운드로 이끌며, 이로써 +12V 전력 공급 레일 및 새로운 신호 할당 핀 사이의 연결을 개방하도록 전압 공급 게이팅 장치(202)를 제어한다. 따라서, NGSFF+ 호스트(200)는 M.2 SSD 장치(101)가 M.2 SSD 장치임을 신뢰성 있게 검출할 수 있다. 나아가, 전압 공급 게이팅 장치(202)는 +12V 전력 공급 레일에 의한 손상으로부터 M.2 SSD 장치(101)를 보호한다. 또한, 풀-업 저항(201) 및 전압 공급 게이팅 장치(202)에 의하여 제공되는 검출 기능은 다른 전력 공급 전압 스트랩들 (미도시) 및/또는 신호들 (미도시)을 게이팅하는데 사용될 수 있으며, 이로써 NGSFF+ 호스트(200)에 연결될 수 있는 M.2 SSD 장치(101)가 보호된다. M.2+ 인터페이스 표준에 연관되는 임의의 미래의 기능은, M.2+ SSD 장치(101)가 NGSFF+ 호스트(200)에 연결된다면, 이용 가능하지 않을 것이다.
도 3은 연결 관계에 있는 M.2+ 호스트(100) 및 NGSFF+ SSD 장치(300)의 블록도를 도시한다. NGSFF+ SSD 장치(300)는 검출 회로를 포함할 수 있으며, 검출 회로는 호스트가 M.2 인터페이스 표준에 맞는지 신뢰성 있게 검출한다. NGSFF+ SSD 장치(300)는 풀-업 저항(301)을 포함할 수 있으며, 풀-업 저항(301)은 +3.3V와 핀 71 및 제1 스위치(302)의 입력 사이에 연결될 수 있다. 제1 스위치(302)의 출력은 인버터(303) 및 제2 스위치(304)를 통하여 NGSFF+ SSD 장치(300)의 PWDIS 핀에 전기적으로 연결될 수 있다. 일 실시예에서, 제1 스위치(302)는 기본-폐쇄되는(default-closed) 스위치일 수 있고, 제2 스위치(304)는 기본-개방되는(default-opened) 스위치일 수 있다. NGSFF+ SSD 장치(300)가 M.2+ 호스트(100)에 연결된다면, 핀 71은 M.2+ 호스트(100)에서 그라운드에 연결될 것이다. NGSFF+ SSD 장치(300)는 또한 PWDIS 신호를 사용할 수 있으며, 이는 M.2+ 호스트(100)로부터 +3.3V 출력을 제어하도록 NGSFF+ 인터페이스 표준을 위한 새로운 신호로 추가되는데 필요하며, 이로써 표류 전류들(stray currents)이 NGSFF+ SSD 장치(300)에서 구동되는 것이 방지되고, M.2+ 호스트(100)가 보호된다. 추가적인 고려가 요구될 수 있는 도 3에 도시된 연결 관계에 관한 다른 양상들은 +12V 전력 공급 레일이 M.2+ 호스트(100)에서 이용 가능한지, +3.3V가 +12V 전력 공급 레일에서 M.2+ 호스트(100)로부터 공급되는 것인지, 및/또는 PWDIS 신호 및 SMBus 사이의 순서 관계가 조직화될 필요가 있는 것인지에 관한 것일 수 있다.
도 4는 연결 관계에 있는 NGSFF+ 호스트(200) 및 NGSFF+ SSD 장치(300)의 블록도를 도시한다. NGSFF+ 호스트(200) 및 NGSFF+ SSD 장치(300) 모두의 검출 기능은 다른 장치가 M.2 장치가 아님을 검출 또는 감지하는 것임이 주목되어야 한다.
NGSFF 장치들이 핫-플러그 동작들(hot-plugging operations)을 지원하나, M.2 장치들은 아니다. 따라서 핫-플러그 동작들을 지원할 수 있는 M.2+ 장치들에 관한 고려들이 다루어질 필요가 여전히 있으며, 이는 검출 및 완화 기능들이 +12V의 인가를 늦출 수 있기 때문이다. 즉, +3.3V가 제공되고 있는 +12V에 앞서 제공될 필요가 있다. 따라서, M.2 장치들 및 NGSFF 장치들 모두 포함하는 핫-플러그 동작들은 호스트 및/또는 SSD 장치에 손상을 유발할 가능성이 있다. 그럼에도 불구하고, NGSFF 장치들은 핫-플러그 동작들을 지원하므로, +12V 전력 공급 레일들은 정상적으로 동작할 것이다.
도 5는 현재의 M.2 인터페이스 표준에 맞는 커넥터의 핀 배치도를 도시한다. 핀들 1, 3, 71, 73, 및 75는 그라운드 핀들로 할당되고, 핀들 2, 4, 72, 및 73는 3.3V 핀들로 할당되고, 핀들 20-36은 NC(no connection) 핀들로 할당됨이 보여질 수 있다. 따라서, 호스트 또는 SSD 장치가 M.2 장치인지의 신뢰성 있는 검출은 핀들 1, 3, 71, 73, 및 75 및 핀들 2, 4, 72, 및 74를 이용할 수 있다. 핀들 20-36은 NGSFF 장치를 위한 +12V로 이용될 수 있다.
도 6은 연결 관계에 있는 NGSFF+ 호스트(600) 및 M.2 SSD 장치(602)의 블록도를 도시한다. 도 6에 도시된 바와 같이, NGSFF+ 호스트(600)는 커넥터(601)를 포함하고, M.2 SSD 장치(602)는 커넥터(603)를 포함한다. 커넥터(601)의 기존의 NGSFF 신호 핀 출력들은 NGSFF 인터페이스 표준이 현재의 M.2 SSD 신호 매핑과 충돌하지 않도록 할당된다. 핀들 2, 4, 72, 74는 NGSFF 호스트 및 NGSFF SSD 장치를 위한 NGSFF 인터페이스에 의해 NC로 할당된다. 핀들 30, 32, 34, 및 36은 NGSFF 호스트 및 NGSFF SSD 장치를 위한 12V VDD로 할당된다. NGSFF 핀 할당들과 대조적으로, 핀들 30, 32, 34, 및 36은 M.2 호스트 및 M.2 SSD 장치를 위한 M.2 인터페이스 표준에 의한 예비된 신호들 (즉, 도 5의 NC)이다. 따라서, 도 6에 도시된 바와 같이, M.2+ 확장 신호들이 M.2+ SSD를 위한 핀들 30, 32, 34, 및 36에 더 할당되고 M.2+ SSD가 NGSFF 호스트에 삽입된다면, 12V는 M.2 SSD 장치의 신호 핀들에 인가될 수 있고 NGSFF+ 호스트 및 M.2 SSD 장치 모두를 손상시킬 수 있다.
따라서, 본 발명은 신호 또는 전력 공급 레일을 선택하는 것에 관한 것이며, 신호 또는 전력 공급 레일은, 예비된 신호 할당들을 각각 제어하는 표준 기구로부터의 협력의 부재 하에 (NGSFF 인터페이스 표준 및 M.2 인터페이스 표준과 같은) 서로 다른 두 세트의 신호 할당간의 차이를 신뢰성 있게 식별하도록 검출될 수 있다. 본 발명에 따르면, NGSFF 인터페이스 표준 및 M.2 인터페이스 표준 사이를 신뢰성 갖게 차별화하는데 사용될 수 있는 신호가 M.2 예비 핀들의 풀(pool)로부터 선택되지 않는다. 대신에, 본 발명은 NGSFF 인터페이스 표준이 3.3V VDD보다 12V VDD를 이용한다는 사실을 이용하고, 3.3V VDD 신호들은 PCI SIG가 또한 기존 및 미래의 M.2 장치들 사이의 호환성을 유지하여야 한다는 이해와 함께, SDD들을 위한 NGSFF 인터페이스 표준에서 NC로 재할당되고, VDD 또는 GND 핀들을 재할당하지 않을 것이다. 따라서, M.2의 할당된 3.3V VDD 및 GND 핀들은 내포된 스트랩 신호들을 제공하며, 내포된 스트랩 신호들은 NGSFF 장치들 및 M.2 장치들 사이의 차별화를 위한 신뢰성 있는 검출 신호들로 사용되는 후보군으로 선택될 수 있다. 나아가, 불필요한 스트랩 신호들이 커넥터의 반대쪽 끝에서 선택된다면, 검출 시스템은 안전 장치가 갖추어진 검출 기술로 더욱 신뢰성 있게 될 수 있다.
도 7은 본 발명에 따른 NGSFF+ 호스트 장치(700)의 예시적인 실시예의 개략적인 블록도를 도시한다. NGSFF+ 호스트 장치(700)는 커넥터(701) 및 검출 장치(702)를 포함할 수 있다. 커넥터(701)는 공개된 명세서(specification sheet) 또는 인터페이스 표준에 맞는 폼 팩터를 가질 수 있다. 일 실시예에서, 커넥터(701)는 M.2 인터페이스 표준의 폼 팩터에 맞을 수 있다. 검출 장치(702)는 예를 들어, 커넥터(701)에 연결되는 SSD 장치(703)와의 전기적/기능적인 호환성을 감지 및 검출할 수 있고, 검출에 근거하여, 호스트 장치(700)에 의하여 제공되는 신호들/기능을 인에이블 또는 디스에이블한다. 중요하게, 검출 장치(702)는 SSD 장치(703)로 하나 이상의 전력 공급 레일 전압들의 인가를 제어 또는 게이팅하여, NGSFF+ 호스트 및/또는 M.2 SSD 장치에 손상을 방지할 수 있다.
일 실시예에서, 커넥터(701)는, 예를 들어, M.2 인터페이스 표준에 맞는 폼 팩터를 가질 수 있다. 다른 실시예들에서, 호스트 장치(700)는 NGSFF+ 장치와 다를 수 있고, 커넥터(701)는 M.2 인터페이스 표준과 다른 인터페이스 표준에 맞는 폼 팩터를 가질 수 있다.
M.2+ SSD 장치(703)는 공개된 명세서 또는 인터페이스 표준에 맞는 폼 팩터를 갖는 커넥터(704)를 포함할 수 있다. 일 실시예에서, 커넥터(704)는 M.2 인터페이스 표준의 폼 팩터에 맞을 수 있다. 예를 들어, M.2+ SSD 장치(703)의 커넥터(704)가 M.2 인터페이스 표준의 현재 버전에 맞는다면, 커넥터(704)의 핀들 2, 4, 72, 및 74는 +3.3V로 지정되고, 핀들 30, 32, 34, 및 36은 예비된 (즉, NC) 것으로 지정된다. 논의된 바와 같이, M.2 커넥터의 예비된 핀들 30, 32, 34, 및 36은 미래의 기능 및/또는 신호 할당에 사용될 수 있다. 커넥터(704)가 M.2 인터페이스 표준의 미래의 버전에 맞는다면, 핀들 30, 32, 34, 및 36은 미래의 기능 및/또는 신호 할당을 제공하도록 신호들 및/또는 전압들을 전달할 수 있다. 검출 장치(702)는, 커넥터(704)가 M.2 인터페이스 표준에 맞는지 검출하고, 올바르지 않은 신호들 및/또는 전압들이 핀들 30, 32, 34, 및 36에 연결되는 것을 방지하고, 이로써 M.2+ SSD 장치(703) 및/또는 호스트 장치(700)가 손상되는 것이 방지된다.
검출 장치(702)는 스위치 장치(705) 및 저항 장치(706)를 포함할 수 있으며, 이들은 커넥터(701)에 연결되는 SSD 장치(703)가 M.2 장치인지 감지 또는 검출한다. 스위치 장치(705)의 제어 단자(707)는 커넥터(701)의 핀들 4 및 72 중 하나 또는 모두에 전기적으로 연결될 수 있다. 스위치 장치(705)의 제2 단자(708)는 예를 들어, +12V 전력 공급 레일에 전기적으로 결합될 수 있고, 스위치 장치(705)의 제3 단자(709)는 핀들 30, 32, 34, 및 36에 전기적으로 연결된다. 제어 단자(707)는 또한 저항 장치(706)의 일단자에 전기적으로 결합될 수 있다. 저항 장치(706)의 타단자는 그라운드에 전기적으로 결합될 수 있다.
호스트 장치(700)의 핀들 2 및 74는 +3.3V 전원에 전기적으로 연결될 수 있다. SSD 장치(703)의 커넥터(704)가 M.2 인터페이스 표준의 전기적인 구성에 맞는다면, 커넥터(704)의 핀들 2, 4, 72, 및 74은 M.2 SSD 장치(703)에 내부적으로 (즉, 단락되어) 함께 연결될 것이다. 커넥터(704)가 커넥터(701)에 삽입된다면, 커넥터(701)의 핀들 2 및 74에 공급되는 +3.3V는 SSD 장치(703)의 커넥터(704)를 통하여 커넥터(701)의 핀들 4 및 72에 인가될 것이다. +3.3V가 스위치 장치(705)의 제어 단자(707)에 (커넥터(701)의 핀들 4 및 72를 경유하여) 인가된다면, 스위치 장치(705)는 제2 단자(708)에 인가되는 +12V 전력 공급 레일을 스위치 장치(705)의 제3 단자(709)로 도전시키지 않을 것이며, 이로써 +12V 전력 공급 전압 레일로부터 커넥터(704)의 핀들 30, 32, 34, 및 36이 절연된다.
M.2 SSD 장치(703)의 임의의 전통적인 기능은, 커넥터들(701 및 704)의 나머지 핀들, 및 이러한 핀들과 연관되는 전통적인 기능들이 여전히 전기적/기능적으로 서로 호환 가능하므로, 호스트 장치(701)에서 이용 가능하다.
도 8은 본 발명에 따른 NGSFF+ SSD 장치(800)의 예시적인 실시예의 개략적인 블록도를 도시한다. NGSFF+ SSD 장치(800)는 커넥터(801) 및 검출 장치(802)를 포함할 수 있다. 커넥터(801)는 공개된 명세서 또는 인터페이스 표준에 맞는 폼 팩터를 가질 수 있다. 일 실시예에서, 인터페이스 표준은 NGSFF 인터페이스 표준일 수 있다. 커넥터(801)는 호스트 장치(803)의 커넥터(804)에 연결될 수 있고, 검출 장치(802)는 호스트 장치(803)에 연결되는 동안, 호스트 장치(803)에 대하여 NGSFF+ SSD 장치(800)의 전기적/기능적인 호환성을 감지 및 검출할 수 있다. 특히, 검출 장치(802)는 감지된 전기적/기능적인 호환성에 기초하여 NGSFF+ SSD 장치(800)에 의하여 제공되는 기능을 인에이블 또는 디스에이블 할 수 있다.
일 실시예에서, 커넥터(801)는, 예를 들어, M.2 인터페이스 표준에 맞는 폼 팩터를 가질 수 있다. 다른 실시예들에서, SSD 장치(800)는 NGSFF+ SSD 장치와 다를 수 있고, 커넥터(801)는 M.2 인터페이스 표준과 다른 인터페이스 표준에 맞는 폼 팩터를 가질 수 있다.
호스트 장치(803)는 공개된 명세서 또는 인터페이스 표준에 맞는 폼 팩터를 갖는 커넥터(804)를 포함할 수 있다. 예를 들어, 호스트 장치(803)의 커네거(804)가 M.2 인터페이스 표준에 맞는다면, 커넥터(804)의 핀들 2, 4, 72, 및 74는 +3.3V로 지정되고, 핀들 30, 32, 34, 및 36은 예비된 (즉, NC) 것으로 지정된다. M.2 커넥터의 예비 핀들 30, 32, 35, 및 36은 미래의 기능을 위하여 사용될 수 있다. 커넥터(804)가 M.2 인터페이스 표준의 미래의 버전에 맞는다면, 핀들 30, 32, 34, 및 36은 미래의 기능을 제공하는 신호들 및/또는 전압들을 전달할 수 있다. 검출 장치(802)는 커넥터(804)가 M.2 인터페이스 표준에 맞는지 검출하고, 올바르지 않은 신호들 및/또는 전압들이 핀들 30, 32, 34, 및 36에 연결되는 것을 방지하고, 이로써 NGSFF+ SSD 장치(800) 및/또는 호스트 장치(803)가 손상되는 것이 방지된다.
도 8의 검출 장치(802)는 하나 이상의 스위치 장치(805) 및 저항 장치(806)를 포함할 수 있으며, 하나의 스위치 장치만이 명시되며, 저항 장치(806)는 커넥터(801)에 연결된 호스트 장치(803)가 M.2 호스트 장치인지 감지한다. 각각의 스위치 장치(805)의 제어 단자(807)는 커넥터(801)의 핀들 4 및 72 중 하나 또는 모두에 전기적으로 연결될 수 있다. 각각의 스위치 장치(805)의 제2 단자(808)는 커넥터(801)의 각각의 핀 30, 32, 34, 및 36에 전기적으로 결합될 수 있다. 각각의 스위치 장치(805)의 제3 단자(809)는 저-전압 보호 회로(810) 및/또는 도시되지 않은 SSD 장치(800)의 다른 회로들에 전기적으로 결합될 수 있다. 제어 단자(807)는 또한 저항 장치(806)의 일단자에 전기적으로 결합될 수 있다. 저항 장치(806)의 타단자는 그라운드에 전기적으로 결합될 수 있다.
호스트 장치(803)의 핀들 2, 4, 72, 및 74는 +3.3V 공급 레일에 전기적으로 연결될 수 있는데, 이는 커넥터(804)가 M.2 인터페이스 표준과 같은 공개된 인터페이스 표준에 맞기 때문이다. SSD 장치(800)의 커넥터(801)가 M.2 인터페이스 표준의 전기적인 구성에 맞지 않는다면, 커넥터(801)의 핀들 2 및 74는 SSD 장치(800)의 어느 것에도 연결되지 않을 것이다. 커넥터(801)의 핀들 4 및 72는 호스트 장치(803)로부터 출력되는 +3.3V 전력 공급 전압 레일에 연결될 것이고, +3.3V는 스위치 장치(805)의 제어 단자들(807)에 인가될 것이며, 이로써 저-전압 보호 회로(810)로부터 커넥터(801)의 핀들 30, 32, 34, 및 36이 절연된다.
호스트 장치(803)의 커넥터(804)의 핀들 30, 32, 34, 및 36을 통하여 이용 가능한 임의의 미래의 기능 또는 확장은 NGSFF SSD 장치(800)에서 이용 가능하지 않을 것이다. 커넥터들(801 및 804)의 나머지 핀들을 통하여 이용 가능한 임의의 전통적인 기능은 여전히 SSD 장치(800)에서 이용 가능할 것이다.
도 9는 본 발명에 따른 SSD 장치(800)의 예시적인 실시예와 관계에서 호스트 장치(700)의 예시적인 실시예의 개략적인 블록도를 도시한다. 도 9에서 보여질 수 있는 바와 같이, SSD 장치(800)의 커넥터(801)가 호스트 장치(700)의 커넥터(701)에 연결된다면, 감지 장치들(702 및 802)은 예를 들어, 전력이 핀들 30, 32, 34, 및 36을 통하여 공급될 수 있도록, 다른 장치가 전기적이고 기능적으로 호환 가능한 것임을 감지 또는 검출한다. 다른 실시예에서, 커넥터들(701 또는 801) 모두의 핀들 30, 32, 34, 및 36은, NGSFF+ 호스트 장치(700) 및/또는 NGSFF+ SSD 장치(800)의 특정 응용 또는 구성에 의존하여, 전력, 데이터 및/또는 제어 신호들을 전달하는데 사용될 수 있다.
당업자에 의하여 인식되는 바와 같이, 여기에서 설명되는 혁신적인 개념들은 넓은 응용 범위에 걸쳐 수정 및 변경될 수 있다. 따라서, 청구된 발명의 범위는 상술된 임의의 구체적이고 예시적인 교시들을 제한하지 않아야 하며, 대신에 아래의 청구항들에 의하여 정의된다.
100: M.2+ 호스트 101: M.2+ SSD 장치
200: NGSFF+ 호스트 300: NGSFF+ SSD 장치
600: NGSFF+ 호스트 602: M.2 SSD 장치
700: NGSFF+ 호스트 장치 702, 802: 검출 장치
703: M.2+ SSD 장치 800: NGSFF+ SSD 장치
803: 호스트 장치 601, 603, 701, 704, 801, 804: 커넥터

Claims (20)

  1. 적어도 하나의 제1 타입 핀 및 적어도 하나의 제2 타입 핀을 포함하고, 솔리드-스테이트 드라이브(SSD) 장치의 대응되는 커넥터에 연결 가능한 제1 커넥터, 및 상기 제1 커넥터의 상기 적어도 하나의 제1 타입 핀과 결합되는 적어도 하나의 제1 검출 장치를 포함하는 호스트 장치를 포함하고,
    상기 적어도 하나의 제1 검출 장치는,
    상기 SSD 장치의 상기 대응되는 커넥터가 상기 제1 커넥터에 연결되는 동안, 상기 SSD 장치 및 상기 호스트 장치가 호환성이 있는지 결정하기 위해 상기 적어도 하나의 제2 타입 핀이 제2 전력 공급 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 상기 적어도 하나의 제1 타입 핀이 제1 전력 공급 전압에 결합되도록 제어하고, 그리고
    상기 SSD 장치의 상기 대응되는 커넥터가 상기 제1 커넥터에 연결되는 동안, 상기 SSD 장치 및 상기 호스트 장치가 호환성이 없는지 결정하기 위해 상기 적어도 하나의 제2 타입 핀이 제3 전력 공급 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 상기 적어도 하나의 제1 타입 핀이 비-연결 상태에 있도록 제어하는 전자 장치.
  2. 제1 항에 있어서,
    상기 제1 커넥터는 M.2 폼 팩터를 포함하는 전자 장치.
  3. 제2 항에 있어서,
    상기 제1 커넥터의 상기 적어도 하나의 제1 타입 핀은 상기 제1 커넥터의 핀 30, 핀 32, 핀 34, 및 핀 36 중 적어도 하나를 포함하는 전자 장치.
  4. 제2 항에 있어서,
    상기 제1 커넥터의 상기 적어도 하나의 제2 타입 핀은 상기 제1 커넥터의 핀 2, 핀 4, 핀 72, 및 핀 74 중 적어도 하나를 포함하는 전자 장치.
  5. 제2 항에 있어서,
    상기 제1 전력 공급 전압은 12V를 포함하고, 상기 제2 전력 공급 전압은 그라운드를 포함하고, 상기 제3 전력 공급 전압은 3.3V를 포함하는 전자 장치.
  6. 제1 항에 있어서,
    상기 전자 장치는 상기 SSD 장치를 더 포함하고,
    상기 SSD 장치는,
    적어도 하나의 제1 타입 핀 및 적어도 하나의 제2 타입 핀을 포함하고, 상기 제1 커넥터에 연결 가능한 제2 커넥터; 및
    상기 제2 커넥터의 상기 적어도 하나의 제1 타입 핀 및 상기 적어도 하나의 제2 타입 핀에 결합되는 적어도 하나의 제2 검출 장치를 포함하고,
    상기 적어도 하나의 제2 검출 장치는,
    상기 제2 커넥터가 상기 제1 커넥터에 연결되는 동안, 상기 제2 커넥터의 상기 적어도 하나의 제2 타입 핀이 상기 제2 전력 공급 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 상기 제2 커넥터의 상기 적어도 하나의 제1 타입 핀이 상기 제1 전력 공급 전압에 결합되도록 제어하고,
    상기 제2 커넥터가 상기 제1 커넥터에 연결되는 동안, 상기 제2 커넥터의 상기 적어도 하나의 제2 타입 핀이 상기 제3 전력 공급 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 상기 제2 커넥터의 상기 적어도 하나의 제1 타입 핀이 비-연결 상태에 있도록 제어하는 전자 장치.
  7. 제6 항에 있어서,
    상기 제2 커넥터는 M.2 폼 팩터를 포함하는 전자 장치.
  8. 제7 항에 있어서,
    상기 제2 커넥터의 상기 적어도 하나의 제1 타입 핀은 상기 제2 커넥터의 핀 30, 핀 32, 핀 34, 및 핀 36 중 적어도 하나를 포함하는 전자 장치.
  9. 제7 항에 있어서,
    상기 제2 커넥터의 상기 적어도 하나의 제2 타입 핀은 상기 제2 커넥터의 핀 2, 핀 4, 핀 72, 및 핀 74 중 적어도 하나를 포함하는 전자 장치.
  10. 제7 항에 있어서,
    상기 제1 전력 공급 전압은 12V를 포함하고, 상기 제2 전력 공급 전압은 그라운드를 포함하고, 상기 제3 전력 공급 전압은 3.3V를 포함하는 전자 장치.
  11. 적어도 하나의 제1 타입 핀 및 적어도 하나의 제2 타입 핀을 포함하고, 호스트 장치의 대응되는 커넥터에 연결 가능한 제1 커넥터, 및 상기 제1 커넥터의 상기 적어도 하나의 제1 타입 핀 및 상기 적어도 하나의 제2 타입 핀과 결합되는 적어도 하나의 제1 검출 장치를 포함하는 솔리드-스테이트 드라이브(SSD) 장치를 포함하고, 그리고
    상기 적어도 하나의 제1 검출 장치는,
    상기 SSD 장치가 상기 호스트 장치의 상기 대응되는 커넥터에 연결되는 동안, 상기 호스트 장치 및 상기 SSD 장치가 호환성이 있는지 결정하기 위해 상기 제1 커넥터의 상기 적어도 하나의 제2 타입 핀이 제2 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 상기 제1 커넥터의 상기 적어도 하나의 제1 타입 핀이 상기 호스트 장치에 의해 제공되는 제1 전압에 결합되도록 제어하고,
    상기 제1 커넥터가 상기 호스트 장치의 상기 대응되는 커넥터에 연결되는 동안, 상기 호스트 장치 및 상기 SSD 장치가 호환성이 없는지 결정하기 위해 상기 제1 커넥터의 상기 적어도 하나의 제2 타입 핀이 제3 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 상기 제1 커넥터의 상기 적어도 하나의 제1 타입 핀이 비-연결 상태에 있도록 제어하는 전자 장치.
  12. 제11 항에 있어서,
    상기 제1 커넥터는 M.2 폼 팩터를 포함하는 전자 장치.
  13. 제12 항에 있어서,
    상기 제1 커넥터의 상기 적어도 하나의 제1 타입 핀은 상기 제1 커넥터의 핀 30, 핀 32, 핀 34, 및 핀 36 중 적어도 하나를 포함하는 전자 장치.
  14. 제12 항에 있어서,
    상기 제1 커넥터의 상기 적어도 하나의 제2 타입 핀은 상기 제1 커넥터의 핀 2, 핀 4, 핀 72, 및 핀 74 중 적어도 하나를 포함하는 전자 장치.
  15. 제12 항에 있어서,
    상기 제1 전압은 12V를 포함하고, 상기 제2 전압은 그라운드를 포함하고, 상기 제3 전압은 3.3V를 포함하는 전자 장치.
  16. 제11 항에 있어서,
    상기 전자 장치는 상기 호스트 장치를 더 포함하고,
    상기 호스트 장치는,
    적어도 하나의 제1 타입 핀 및 적어도 하나의 제2 타입 핀을 포함하고, 상기 제1 커넥터에 연결 가능한 제2 커넥터; 및
    상기 제2 커넥터의 상기 적어도 하나의 제1 타입 핀에 결합되는 적어도 하나의 제2 검출 장치를 포함하고,
    상기 적어도 하나의 제2 검출 장치는,
    상기 제2 커넥터가 상기 제1 커넥터에 연결되는 동안, 상기 제2 커넥터의 상기 적어도 하나의 제2 타입 핀이 상기 제2 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 상기 제2 커넥터의 상기 적어도 하나의 제1 타입 핀이 상기 제1 전압에 결합되도록 제어하고,
    상기 제2 커넥터가 상기 제1 커넥터에 연결되는 동안, 상기 제2 커넥터의 상기 적어도 하나의 제2 타입 핀이 상기 제3 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 상기 제2 커넥터의 상기 적어도 하나의 제1 타입 핀이 비-연결 상태에 있도록 제어하는 전자 장치.
  17. 적어도 하나의 제1 타입 핀 및 적어도 하나의 스트랩 신호 타입 핀을 포함하고, 호스트 장치의 대응되는 커넥터에 연결 가능한 제1 커넥터, 및 상기 제1 커넥터의 상기 적어도 하나의 제1 타입 핀 및 상기 적어도 하나의 스트랩 신호 타입 핀과 결합되는 적어도 하나의 제1 검출 장치를 포함하는 솔리드-스테이트 드라이브(SSD) 장치를 포함하고, 그리고
    상기 적어도 하나의 제1 검출 장치는,
    상기 제1 커넥터가 상기 호스트 장치의 상기 대응되는 커넥터에 연결되는 동안, 상기 호스트 장치 및 상기 SSD 장치가 호환성이 있는지 결정하기 위해 상기 제1 커넥터의 상기 적어도 하나의 스트랩 신호 타입 핀이 제2 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 상기 제1 커넥터의 제1 타입 핀 각각이 상기 호스트 장치에 의해 제공되는 제1 전압에 결합되도록 제어하고,
    상기 제1 커넥터가 상기 호스트 장치의 상기 대응되는 커넥터에 연결되는 동안, 상기 호스트 장치 및 상기 SSD 장치가 호환성이 없는지 결정하기 위해 상기 제1 커넥터의 상기 적어도 하나의 스트랩 신호 타입 핀이 제3 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 상기 제1 커넥터의 제1 타입 핀 각각이 비-연결 상태에 있도록 제어하는 전자 장치.
  18. 제17 항에 있어서,
    상기 제1 커넥터는 M.2 폼 팩터를 포함하는 전자 장치.
  19. 제18 항에 있어서,
    상기 제1 커넥터의 상기 적어도 하나의 제1 타입 핀은 상기 제1 커넥터의 핀 30, 핀 32, 핀 34, 및 핀 36 중 적어도 하나를 포함하고,
    상기 제1 커넥터의 상기 적어도 하나의 스트랩 신호 타입 핀은 상기 제1 커넥터의 핀 2, 핀 4, 핀 72, 및 핀 74 중 적어도 하나를 포함하고,
    상기 제1 전압은 12V를 포함하고, 상기 제2 전압은 그라운드를 포함하고, 상기 제3 전압은 3.3V를 포함하는 전자 장치.
  20. 제19 항에 있어서,
    상기 전자 장치는 상기 호스트 장치를 더 포함하고,
    상기 호스트 장치는,
    적어도 하나의 제1 타입 핀 및 적어도 하나의 스트랩 신호 타입 핀을 포함하고, 상기 제1 커넥터에 연결 가능한 제2 커넥터; 및
    상기 제2 커넥터의 상기 적어도 하나의 제1 타입 핀에 결합되는 적어도 하나의 제2 검출 장치를 포함하고,
    상기 적어도 하나의 제2 검출 장치는,
    상기 제2 커넥터가 상기 제1 커넥터에 연결되는 동안, 상기 제2 커넥터의 상기 적어도 하나의 스트랩 신호 타입 핀이 상기 제2 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 상기 제2 커넥터의 제1 타입 핀 각각이 상기 제1 전압에 결합되도록 제어하고,
    상기 제2 커넥터가 상기 제1 커넥터에 연결되는 동안, 상기 제2 커넥터의 상기 적어도 하나의 스트랩 신호 타입 핀이 상기 제3 전압에 연결되는 것을 검출함에 적어도 부분적으로 기초하여, 상기 제2 커넥터의 제1 타입 핀 각각이 비-연결 상태에 있도록 제어하는 전자 장치.
KR1020180122866A 2018-02-07 2018-10-15 Ngsff 및 m.2 차별화 및 상호 보호 회로 KR102643630B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862627646P 2018-02-07 2018-02-07
US62/627,646 2018-02-07
US15/989,056 2018-05-24
US15/989,056 US10840624B2 (en) 2018-02-07 2018-05-24 NGSFF and M.2 differentiation and mutual protection circuit

Publications (2)

Publication Number Publication Date
KR20190095861A KR20190095861A (ko) 2019-08-16
KR102643630B1 true KR102643630B1 (ko) 2024-03-05

Family

ID=67477101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180122866A KR102643630B1 (ko) 2018-02-07 2018-10-15 Ngsff 및 m.2 차별화 및 상호 보호 회로

Country Status (5)

Country Link
US (1) US10840624B2 (ko)
JP (1) JP7386611B2 (ko)
KR (1) KR102643630B1 (ko)
CN (1) CN110119368B (ko)
TW (1) TWI753211B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11163348B2 (en) * 2018-05-03 2021-11-02 Samsung Electronics Co., Ltd. Connectors that connect a storage device and power supply control device, and related power supply control devices and host interface devices
KR20210103309A (ko) 2020-02-13 2021-08-23 삼성전자주식회사 전원 공급 회로를 포함하는 스토리지 장치 및 이의 동작 방법
JP7494071B2 (ja) 2020-09-23 2024-06-03 キオクシア株式会社 メモリシステム
TWI768881B (zh) * 2021-05-07 2022-06-21 慧榮科技股份有限公司 邊帶信號調整系統及其方法和儲存裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056287A (ja) 2012-09-11 2014-03-27 Ricoh Co Ltd 電子機器及び電子機器による電源機器の判別方法
JP2015212930A (ja) * 2014-04-09 2015-11-26 ノキア コーポレイション 電力供給の方向を決定する方法及び装置
US20170109174A1 (en) 2014-03-29 2017-04-20 Intel Corporation Techniques for adaptive interface support

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930496A (en) * 1997-09-26 1999-07-27 Compaq Computer Corporation Computer expansion slot and associated logic for automatically detecting compatibility with an expansion card
JP2008065364A (ja) 2006-09-04 2008-03-21 Fuji Xerox Co Ltd 拡張システム、アドインカード及び外部装置
US20090020608A1 (en) 2007-04-05 2009-01-22 Bennett Jon C R Universal memory socket and card and system for using the same
JP5053353B2 (ja) * 2009-12-07 2012-10-17 株式会社バッファロー 接続確認システム及び本体機器
US8503514B2 (en) 2010-01-14 2013-08-06 Integrated Device Technology Inc. High speed switch with data converter physical ports
US9021159B2 (en) 2012-09-07 2015-04-28 Apple Inc. Connector adapter
JP6223171B2 (ja) * 2012-12-28 2017-11-01 株式会社半導体エネルギー研究所 蓄電装置の制御システム、蓄電システム、及び電気機器
US20140365699A1 (en) * 2013-06-11 2014-12-11 Allied Telesis Holdings Kabushiki Kaisha Adapter card for thin computing devices
US20140372666A1 (en) 2013-06-14 2014-12-18 Ps4 Luxco S.A.R.L. Semiconductor device with configurable support for multiple command specifications, and method regarding the same
GB2557148B (en) * 2013-11-28 2018-11-14 Displaylink Uk Ltd Electrical connectors
US10162784B2 (en) * 2014-02-19 2018-12-25 Hewlett-Packard Development Company, L.P. Adapter for transmitting signals
US9619164B2 (en) 2014-05-06 2017-04-11 Nimble Storage, Inc. Cluster solid state drives
US10223316B2 (en) * 2014-06-18 2019-03-05 Ngd Systems, Inc. Interface compatible with M.2 connector socket for ultra high capacity solid state drive
US9524108B2 (en) * 2014-08-29 2016-12-20 Dell Products, Lp System and method for providing personality switching in a solid state drive device
JP6363926B2 (ja) 2014-10-02 2018-07-25 株式会社メガチップス 情報処理システム
KR102391100B1 (ko) * 2015-06-10 2022-04-27 삼성전자주식회사 인터페이스 제공 방법 및 장치
KR102375142B1 (ko) * 2015-06-30 2022-03-17 삼성전자주식회사 연결 장치 및 장치 인식 방법
KR102386551B1 (ko) * 2015-07-27 2022-04-15 삼성전자주식회사 연결 장치 및 장치 인식 방법
CN205028290U (zh) * 2015-09-30 2016-02-10 深圳创久科技有限公司 一种接口转换器
WO2017119876A1 (en) * 2016-01-06 2017-07-13 Hewlett-Packard Development Company, L.P. Detection circuits
KR102528558B1 (ko) * 2016-01-15 2023-05-04 삼성전자주식회사 스토리지 장치, 호스트, 스토리지 시스템, 스토리지 장치의 전원 전압 수신 방법, 및 스토리지 시스템의 전원 전압 제공 방법
KR102628011B1 (ko) * 2016-01-29 2024-01-22 삼성전자주식회사 Usb 전력 전송 장치와 이를 포함하는 시스템
JP6538593B2 (ja) 2016-03-11 2019-07-03 東芝メモリ株式会社 ホスト装置
US10431939B2 (en) * 2016-05-26 2019-10-01 Qualcomm Incorporated Over-voltage protection systems and methods
KR20180024793A (ko) * 2016-08-31 2018-03-08 삼성전자주식회사 반도체 장치 및 그 동작 방법
KR20180095765A (ko) * 2017-02-17 2018-08-28 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056287A (ja) 2012-09-11 2014-03-27 Ricoh Co Ltd 電子機器及び電子機器による電源機器の判別方法
US20170109174A1 (en) 2014-03-29 2017-04-20 Intel Corporation Techniques for adaptive interface support
JP2015212930A (ja) * 2014-04-09 2015-11-26 ノキア コーポレイション 電力供給の方向を決定する方法及び装置

Also Published As

Publication number Publication date
JP7386611B2 (ja) 2023-11-27
JP2019139767A (ja) 2019-08-22
TW201935484A (zh) 2019-09-01
CN110119368B (zh) 2023-09-08
KR20190095861A (ko) 2019-08-16
TWI753211B (zh) 2022-01-21
US10840624B2 (en) 2020-11-17
US20190245291A1 (en) 2019-08-08
CN110119368A (zh) 2019-08-13

Similar Documents

Publication Publication Date Title
KR102643630B1 (ko) Ngsff 및 m.2 차별화 및 상호 보호 회로
US10424950B2 (en) USB controller ESD protection apparatus and method
US20150378415A1 (en) Back-up power supply systems and methods for use with solid state storage devices
CN105632557B (zh) 一种电量管理ic的烧录升级方法、装置和系统
CN103092737A (zh) 具有固态硬盘速率指示功能的电脑系统
EP3065347B1 (en) Static data bus address allocation
TW201800896A (zh) 測試裝置和方法
US20070285851A1 (en) Apparatus and method for cold sparing in multi-board computer systems
US10332600B2 (en) Chip programming device and protecting method thereof
CN104345826A (zh) 转接卡
CN203084153U (zh) 芯片测试系统
US9331492B2 (en) Detection control device and method thereof
US20170264060A1 (en) Interface compatible with multiple interface standards
US11333716B2 (en) Electronic device and power receiving control method thereof
CN217213685U (zh) 一种数据存储设备的除错装置及除错系统
US8112568B1 (en) Cable presence detection system
CN105528049A (zh) Sd卡cmd引脚驱动电流的配置方法和终端
US20150009615A1 (en) Pad structure and printed circuit board and memory storage device using the same
US20160335213A1 (en) Motherboard with multiple interfaces
US20140002983A1 (en) Continuation power supply system and electronic device using same
WO2006110138A1 (en) Configurable data port for i2c or single-wire broadcast interface
TW201945949A (zh) 資料儲存裝置、記憶體控制電路與其監測方法
CN219202766U (zh) 一种存储芯片的测试装置
TWI755164B (zh) 測試連接器的方法以及連接器測試治具
CN103901953A (zh) 主板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant