KR102638346B1 - 히터의 온도 제어 방법, 히터 및 탑재대 - Google Patents

히터의 온도 제어 방법, 히터 및 탑재대 Download PDF

Info

Publication number
KR102638346B1
KR102638346B1 KR1020217025730A KR20217025730A KR102638346B1 KR 102638346 B1 KR102638346 B1 KR 102638346B1 KR 1020217025730 A KR1020217025730 A KR 1020217025730A KR 20217025730 A KR20217025730 A KR 20217025730A KR 102638346 B1 KR102638346 B1 KR 102638346B1
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
heating
heater
shaped member
Prior art date
Application number
KR1020217025730A
Other languages
English (en)
Other versions
KR20210114481A (ko
Inventor
시게루 가사이
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210114481A publication Critical patent/KR20210114481A/ko
Application granted granted Critical
Publication of KR102638346B1 publication Critical patent/KR102638346B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/02—Details
    • H05B3/03—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B1/00—Details of electric heating devices
    • H05B1/02—Automatic switching arrangements specially adapted to apparatus ; Control of heating devices
    • H05B1/0227—Applications
    • H05B1/023—Industrial applications
    • H05B1/0233—Industrial applications for semiconductors manufacturing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/68—Heating arrangements specially adapted for cooking plates or analogous hot-plates
    • H05B3/74—Non-metallic plates, e.g. vitroceramic, ceramic or glassceramic hobs, also including power or control circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B2213/00—Aspects relating both to resistive heating and to induction heating, covered by H05B3/00 and H05B6/00
    • H05B2213/07—Heating plates with temperature control means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Resistance Heating (AREA)
  • Control Of Resistance Heating (AREA)

Abstract

히터의 온도 조정 방법으로서, 상기 히터는, 반도체 기판으로 이루어지는 1매의 판 형상 부재와, 상기 1매의 판 형상 부재의 측면에, 둘레 방향으로 간격을 두어 3 이상 형성된 전극을 갖고, 당해 온도 조정 방법은, 상기 전극과 다른 상기 전극의 사이에 통전함과 더불어, 통전하는 상기 전극의 세트를 순차적으로 전환하여, 상기 판 형상 부재를 가열하는 공정을 갖고, 상기 가열하는 공정에 있어서의 전극간의 통전 시간은 상기 전극의 세트마다 설정되어 있다.

Description

히터의 온도 제어 방법, 히터 및 탑재대
본 개시는, 히터의 온도 제어 방법, 히터 및 탑재대에 관한 것이다.
특허문헌 1에는, 실리콘 히터 상에 웨이퍼를 탑재하고, 실리콘 히터에 의해 웨이퍼를 균일 가열하는 것이 개시되어 있다. 특허문헌 1에 개시된 실리콘 히터는, 실리콘판의 외주부를 따라 대상(帶狀) 터미널이 대향하여 마련되어 있고, 실리콘판의 중앙부에 대상 터미널을 연결하는 선을 가로지르는 방향으로 적어도 1개의 관통 슬릿이 마련되어 있다.
일본 특허공개 2005-251560호 공보
본 개시에 따른 기술은, 저비용으로 제작 가능한 히터에 있어서, 원하는 면내 온도 분포가 용이하게 얻어지는 기술을 제공한다.
본 개시의 일 태양은, 히터의 온도 조정 방법으로서, 상기 히터는, 반도체 기판으로 이루어지는 1매의 판 형상 부재와, 상기 1매의 판 형상 부재의 측면에, 둘레 방향으로 간격을 두어 3 이상 형성된 전극을 갖고, 당해 온도 조정 방법은, 상기 전극과 다른 상기 전극의 사이에 통전함과 더불어, 통전하는 상기 전극의 세트를 순차적으로 전환하여, 상기 판 형상 부재를 가열하는 공정을 갖고, 상기 가열하는 공정에 있어서의 전극간의 통전 시간은 상기 전극의 세트마다 설정되어 있다.
본 개시에 의하면, 저비용으로 제작 가능한 히터에 있어서, 원하는 면내 온도 분포를 용이하게 얻을 수 있다.
도 1은 본 실시형태에 따른 탑재대를 갖는 검사 장치의 구성의 개략을 나타내는 사시도이다.
도 2는 본 실시형태에 따른 탑재대를 갖는 검사 장치의 구성의 개략을 나타내는 정면도이다.
도 3은 도 2의 스테이지의 구성을 개략적으로 나타내는 단면도이다.
도 4는 도 2의 스테이지를 층마다 분할하여 나타내는 단면도이다.
도 5는 도 3의 히터의 구성을 개략적으로 나타내는 상면도이다.
도 6은 전환부의 구성의 개략을 설명하는 회로도이다.
도 7은 1의 가열 영역과, 당해 가열 영역의 가열에 이용되는 전극의 세트의 관계를 나타내는 설명도이다.
도 8은 다른 가열 영역과, 당해 가열 영역의 가열에 이용되는 전극의 세트의 관계를 나타내는 설명도이다.
도 9는 다른 가열 영역과, 당해 가열 영역의 가열에 이용되는 전극의 세트의 관계를 나타내는 설명도이다.
도 10은 다른 가열 영역과, 당해 가열 영역의 가열에 이용되는 전극의 세트의 관계를 나타내는 설명도이다.
도 11은 온도 제어 처리의 각 가열 공정에 있어서, 전환부의 각 트랜지스터중 ON 상태가 되는 것을 나타내는 도면이다.
도 12는 온도 제어 처리의 각 가열 공정의 각 스텝에 있어서의 통전 시간을 설명하는 도면이다.
도 13은 전극의 다른 예를 나타내는 도면이다.
도 14는 도 13의 전극을 이용하는 경우의 히터의 온도 제어 처리를 설명하는 도면이다.
도 15는 히터의 판 형상 부재의 온도를 측정하는 방법의 다른 예를 설명하는 도면이다.
도 16은 히터의 다른 예의 구성을 개략적으로 나타내는 상면도이다.
반도체 제조 프로세스에서는, 원하는 회로 패턴을 가지는 다수의 전자 디바이스가 반도체 웨이퍼(이하, 「웨이퍼」라고 한다) 상에 형성된다. 형성된 전자 디바이스는, 전기적 특성 등의 검사가 행해지고, 우량품과 불량품으로 선별된다. 전자 디바이스의 검사는, 예를 들면, 각 전자 디바이스가 분할되기 전의 웨이퍼 상태에서, 검사 장치를 이용하여 행해진다.
근래에는, 검사 장치로서, 고온에서의 전자 디바이스의 전기적 특성 검사를 행할 수 있도록, 웨이퍼가 탑재되는 탑재대에, 가열 수단이 마련되어 있는 것도 있다.
또, 반도체 제조 프로세스에서는, 웨이퍼에 대해, 성막 장치를 이용한 성막이나 에칭 장치를 이용한 에칭이 행해진다. 이 성막 장치나 에칭 장치에 마련되는 탑재대에도 가열 수단이 마련되어 있다.
그런데, 검사나 성막 등에 있어서, 웨이퍼는, 원하는 면내 온도 분포가 되도록(예를 들면 면내 균일이 되도록), 가열된다.
특허문헌 1에는, 전술한 바와 같이, 실리콘 히터 상에 웨이퍼를 탑재하고, 실리콘 히터에 의해 웨이퍼를 균일 가열하는 것이 개시되어 있다. 특허문헌 1에 개시된 실리콘 히터는, 실리콘판의 외주부를 따라 대상 터미널이 대향하여 마련되어 있고, 실리콘판의 중앙부에 대상 터미널을 연결하는 선을 가로지르는 방향으로 적어도 1개의 관통 슬릿이 마련되어 있다.
그러나, 특허문헌 1에 개시된 바와 같이 관통 슬릿을 마련하는 구성의 스테이지 히터에서는, 당해 스테이지 히터의 완성 후에, 면내 온도 분포를 조정하는 것은 어렵다. 따라서, 스테이지 히터의 완성 후에, 원하는 면내 온도 분포가 얻어지지 않는 것이 판명된 경우, 원하는 면내 온도 분포를 얻는 것은 곤란하다.
한편, 원하는 면내 온도 분포를 얻기 위한 구성으로서, 예를 들면, 실리콘 히터를 복수의 분할체로 분할하여 분할체마다 제어하는 구성이나, 실리콘 히터에 이용되는 실리콘 기판의 불순물 농도를 면내의 일부에 있어서 조정하는 구성이 생각된다. 그러나, 전자의 구성에서는, 각 분할체에의 배선에 시간을 필요로 하여, 제작에 곤란성이 있다. 또, 후자의 구성에서는, 면내의 일부에 있어서 불순물 농도가 조정된 실리콘 기판은 고가인 것으로 되기 때문에, 고비용이 된다.
그래서, 본 개시에 따른 기술은, 용이하면서 저비용으로 제작 가능한 히터에 있어서, 원하는 면내 온도 분포가 용이하게 얻어지는 기술을 제공한다.
이하, 본 실시형태에 따른 히터의 온도 제어 방법, 히터 및 탑재대에 대해, 도면을 참조하면서 설명한다. 한편, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 요소에 대해서는, 동일한 부호를 붙이는 것에 의해 중복 설명을 생략한다.
우선, 본 실시형태에 따른 탑재대가 적용되는 검사 장치의 구성에 대해 설명한다. 도 1 및 도 2는 각각, 본 실시형태에 따른 탑재대를 갖는 검사 장치(1)의 구성의 개략을 나타내는 사시도 및 정면도이다. 도 2에서는, 도 1의 검사 장치(1)의 후술의 수용실과 로더가 내장하는 구성 요소를 나타내기 위해, 그 일부가 단면으로 나타나 있다.
검사 장치(1)는, 처리 대상체로서의 웨이퍼 W에 형성된 복수의 전자 디바이스(도시하지 않음) 각각의 전기적 특성의 검사를 행하는 것이다. 이 검사 장치(1)는, 도 1 및 도 2에 나타내는 바와 같이, 검사 시에 웨이퍼 W를 수용하는 수용실(2)과, 수용실(2)에 인접하여 배치되는 로더(3)와, 수용실의 상방을 덮도록 배치되는 테스터(4)를 구비한다.
수용실(2)은, 내부가 공동(空洞)인 하우징이고, 검사 대상인 웨이퍼 W가 탑재되는 탑재대로서의 스테이지(10)를 갖는다. 스테이지(10)는, 해당 스테이지(10)에 대한 웨이퍼 W의 위치가 어긋나지 않도록 웨이퍼 W를 흡착 유지한다. 또, 스테이지(10)는, 수평 방향 및 연직 방향으로 이동 자재로 구성되어 있고, 이 구성에 의해, 후술의 프로브 카드(11)와 웨이퍼 W의 상대 위치를 조정하여 웨이퍼 W의 표면의 전극을 프로브 카드(11)의 프로브(11a)와 접촉시킬 수 있다.
수용실(2)에 있어서의 해당 스테이지(10)의 상방에는, 해당 스테이지(10)에 대향하도록 프로브 카드(11)가 배치된다. 프로브 카드(11)는, 웨이퍼 W에 마련된 전자 디바이스의 전극 등에 전기적으로 접촉되는 프로브(11a)를 갖는다.
또, 프로브 카드(11)는, 인터페이스(12)를 통하여 테스터(4)에 접속되어 있다. 각 프로브(11a)는, 전기적 특성 검사 시에 웨이퍼 W의 각 전자 디바이스의 전극에 접촉하고, 테스터(4)로부터의 신호를 인터페이스(12)를 통하여 전자 디바이스에 공급하고, 또한, 전자 디바이스로부터의 신호를 인터페이스(12)를 통하여 테스터(4)에 전달한다.
로더(3)는, 반송 용기인 FOUP(도시하지 않음)에 수용되어 있는 웨이퍼 W를 취출하여 수용실(2)의 스테이지(10)에 반송한다. 또, 로더(3)는, 전자 디바이스의 전기적 특성 검사가 종료된 웨이퍼 W를 스테이지(10)로부터 수취하고, FOUP에 수용한다.
또한, 로더(3)는, 베이스 유닛(13)을 갖는다. 베이스 유닛(13)은, 스테이지(10)에 관한 각종 제어를 행하는 제어부(13a)를 갖고, 배선(14)을 통하여 스테이지(10)에 접속되어 있다.
베이스 유닛(13)의 제어부(13a)는, 도시를 생략하지만, 예를 들면, CPU나, 메모리 등으로 이루어지는 프로그램 저장부를 갖고 있다. 프로그램 저장부에는, 검사 대상의 전자 디바이스의 온도 제어를 하기 위한, 후술의 히터(130)의 온도 제어 처리 등의 제어부(13a)에 있어서의 각종 처리를 제어하는 프로그램이 저장되어 있다. 한편, 상기 프로그램은, 컴퓨터로 판독 가능한 기억 매체에 기록되어 있던 것으로서, 당해 기억 매체로부터 제어부(13a)에 인스톨된 것이어도 된다. 프로그램의 일부 또는 전부는 전용 하드웨어(회로 기판)로 실현되어도 된다.
제어부(13a)는, 예를 들면, 웨이퍼 W의 전자 디바이스의 온도나 스테이지(10)의 후술의 천장층(110)의 온도에 근거하여, 후술의 히터(130)에 인가하는 전압이나 후술의 덮개층(140) 및 홈층(150)으로 이루어지는 냉각층에의 냉각 매체의 유량을 제어한다.
베이스 유닛(13)은, 직류 전원(13b) 및 전환부(13c)를 더 갖는다. 직류 전원(13b) 및 전환부(13c)에 대해서는 후술한다.
한편, 베이스 유닛(13)은 수용실(2)에 마련되어도 된다.
테스터(4)는, 전자 디바이스가 탑재되는 머더 보드의 회로 구성의 일부를 재현하는 테스트 보드(도시하지 않음)를 갖는다. 테스트 보드는, 전자 디바이스로부터의 신호에 근거하여, 해당 전자 디바이스의 양부를 판단하는 테스터 컴퓨터(15)에 접속된다. 테스터(4)에서는, 상기 테스트 보드를 전환하는 것에 의해, 복수종의 머더 보드의 회로 구성을 재현할 수 있다.
또한, 검사 장치(1)는, 유저를 위한 정보를 표시하거나 유저가 지시를 입력하거나 하기 위한 유저 인터페이스부(16)를 구비한다. 유저 인터페이스부(16)는, 예를 들면, 터치 패널이나 키보드 등의 입력부와 액정 디스플레이 등의 표시부로 이루어진다.
전술의 각 구성 요소를 갖는 검사 장치(1)에서는, 전자 디바이스의 전기적 특성의 검사 시, 테스터 컴퓨터(15)가, 전자 디바이스와 각 프로브(11a)를 통하여 접속된 테스트 보드에 데이터를 송신한다. 그리고, 테스터 컴퓨터(15)가, 송신된 데이터가 당해 테스트 보드에 의해 올바르게 처리되었는지 여부를 당해 테스트 보드로부터의 전기 신호에 근거하여 판정한다.
다음에, 스테이지(10)의 구성에 대해 도 3 및 도 4를 이용하여 설명한다. 도 3은 스테이지(10)의 구성을 개략적으로 나타내는 단면도이다. 도 4는, 스테이지(10)를 구성하는 각 층을 나타내기 위해서 스테이지(10)를 층마다 분할하여 나타내는 단면도이다.
스테이지(10)는, 도 3 및 도 4에 나타내는 바와 같이, 가열층인 히터(130) 등을 포함하는 복수의 층이 적층되어 이루어진다. 스테이지(10)는, 당해 스테이지(10)를 수평 방향 및 연직 방향으로 이동시키는 이동 기구(도시하지 않음) 상에, 열 절연부(20)를 통하여 탑재된다. 열 절연부(20)는, 예를 들면 수지나 그래파이트, 열전도율이 낮은 세라믹 등으로 이루어진다.
스테이지(10)의 상기 복수의 층을 이루는 각 층은, 도면의 예에서는, 상방부터 차례로, 천장층(110), 전자기 실드층(120), 히터(130), 덮개층(140), 홈층(150)이다. 이하에 설명하는 바와 같이, 상기 복수의 층은 각각, 실리콘(Si) 단결정 기판에 의해 구성되어 있다.
천장층(110)은, 표면에 웨이퍼 W가 탑재되는 층이다. 이 천장층(110)은, Si 단결정 기판에 의해 구성되고, 산화막으로서의 Si 산화막(111)이 이면에 형성되어 있다.
전자기 실드층(120)은, 천장층(110)과 히터(130)의 사이에 마련되고, 히터(130)에서 생긴 전자기파가 스테이지(10)의 천장층(110)측으로부터 외부에 방사되는 것을 억제하는 층이다. 이 전자기 실드층(120)은, 고농도로 불순물이 첨가되고 도전율이 높은 Si 단결정 기판에 의해 구성되고, 그 표면과 이면에 Si 산화막(121, 122)이 형성되고 측면에 전극(123)이 형성되어 있다. 전자기 실드층(120)은, 전극(123)을 통하여 접지 전위 또는 출력 임피던스가 낮은 전위에 접속된다.
히터(130)는, 천장층(110)을 가열하는 층이고, 천장층(110)의 이면측에 마련되고, 보다 구체적으로는, 전자기 실드층(120)의 바로 아래의 위치에 마련되어 있다. 히터(130)는, 반도체 기판으로서의 Si 단결정 기판으로 이루어지는 1매의 판 형상 부재(131)를 갖고, 이 판 형상 부재(131)를 구성하는 Si 단결정 기판에는 고농도로 불순물이 첨가되고 도전율이 높은 것이 이용된다. 또, 히터(130)는, 판 형상 부재(131)의 이면과 표면의 양면에, 대략 전체면을 덮도록 형성된 Si 산화막(132, 133)과, 측면에 형성된 전극(134)을 갖는다.
히터(130)의 상세에 대하여는 후술한다.
덮개층(140)과 홈층(150)은, 냉각층으로서 기능하는 것이다. 냉각층이란, 천장층(110)의 이면측에 마련되고, 냉각 매체에 의해 당해 천장층(110)을 냉각하는 층이다.
홈층(150)은, 스테이지(10)에 있어서의 적층 방향의 일 방향(도 3의 위 방향)에 개구되는 홈(151)을 갖는 층이다. 이 홈층(150)은, Si 단결정 기판에 의해 구성되고, 덮개층(140)측의 면에 Si 산화막(152)이 형성됨과 더불어, 전술의 홈(151)이 형성되어 있다.
덮개층(140)은, 홈층(150)의 홈(151)의 개구부를 덮도록 홈층(150)에 대해서 마련되고, 홈(151)과 함께 냉각 매체로서의 냉각수의 유로를 형성하는 층이다. 본 실시형태에 있어서, 덮개층(140)은, 히터(130)에서 생긴 전자기파가 스테이지(10)의 뒤쪽(천장층(110)과 반대측)으로부터 외부에 방사되는 것을 억제하는 전자기 실드층을 겸한다. 상기 전자기파가 스테이지(10)의 뒤쪽으로부터 방사되면, 검사 장치(1)의 수용실(2) 내에서 반사되고 웨이퍼 W에 도달하여 전기적 특성 검사에 영향을 미치는 경우가 있다. 상기 전자기 실드층은 이것을 방지하기 위한 것이다.
전술의 덮개층(140)은, 고농도로 불순물이 첨가되고 도전율이 높은 Si 단결정 기판에 의해 구성되고, 그 표면과 이면에 Si 산화막(141, 142)이 형성되고 측면에 전극(143)이 형성되어 있다. 덮개층(140)은, 전극(143)을 통하여 접지 전위 또는 출력 임피던스가 낮은 전위에 접속된다.
계속해서, 히터(130)의 구성에 대해 도 5를 이용하여 설명한다. 도 5는 히터(130)의 구성을 개략적으로 나타내는 상면도이다. 한편, 도 5에 있어서, Si 산화막(132, 133)의 도시는 생략하고 있다.
히터(130)는, 전술한 바와 같이, 1매의 판 형상 부재(131)와, Si 산화막(132, 133)과, 전극(134)을 갖는다.
히터(130)는, 예를 들면, 도 5에 나타내는 바와 같이 평면뷰(view) 원형상이다. 판 형상 부재(131)도, 예를 들면, 평면뷰 원형상이다.
판 형상 부재(131)의 측면에는, 둘레 방향으로 간격을 두고, 구체적으로는, 둘레 방향으로 등간격으로 배치되도록, 3 이상의 전극(134)이 형성되어 있다. 도면의 예에서는, 전극(134)의 수는 8개이다. 이하에서는, 전극(134)을, 도면의 상측의 것부터 시계 방향으로 차례로, 제 1 전극(1341), 제 2 전극(1342), …, 제 8 전극(1348)으로 하여, 설명하는 경우가 있다.
전극(134)에는, 직류 전원(13b)(도 2 참조)이 전환부(13c)(도 2 참조)를 통하여 접속되어 있다.
직류 전원(13b)은, 직류 전력을 공급하는 것이다. 직류 전원(13b)으로부터의 직류 전력을 전극(134)과 다른 전극(134)의 사이에 통전하는 것에 의해, 판 형상 부재(131)를 가열할 수 있다. 전극(134)의 조합은 다수 있지만, 직류 전원(13b)이 각 시점에 있어서 직류 전력을 공급하는 전극(134)의 세트는 그 일부이다.
전환부(13c)는, 직류 전원(13b)으로부터의 직류 전력의 공급 목적지의 전극(134)의 세트를 전환하는 것이다. 직류 전원(13b)으로부터의 직류 전력의 공급 목적지의 전극(134)의 세트를, 제어부(13a)의 제어하에, 전환부(13c)에서 순차적으로 전환하는 것에 의해, 히터(130)에 있어서 가열되는 부분을 전환할 수 있다.
도 6은, 전환부(13c)의 구성의 개략을 설명하는 회로도이다.
도에 나타내는 바와 같이, 전환부(13c)는, 고전위측에 접속되는 트랜지스터 Tra의 에미터와 저전위측에 접속되는 트랜지스터 Trb의 컬렉터가 접속되어 이루어지는 트랜지스터쌍을 갖는다. 그리고, 전환부(13c)는, 전극(134)의 수와 동일한 수의 상기 트랜지스터쌍이 병렬로 접속되어 이루어진다. 또, 각 트랜지스터쌍에 있어서의 트랜지스터 Tra의 에미터와 트랜지스터 Trb의 컬렉터의 접속 부분 P에, 당해 트랜지스터쌍에 대응하는 전극(134)(제 1∼제 8 전극(1341∼1348) 중 어느 하나)가 접속되어 있다.
계속해서, 도 7∼도 10을 이용하여, 본 실시형태에 따른 히터(130)의 온도 제어 처리에 대해 설명한다. 도 7∼도 10은, 후술의 가열 영역과, 당해 가열 영역의 가열에 이용되는 전극(134)의 세트의 관계를 나타내는 설명도이다. 한편, 도 7∼10의 화살표는, 각 가열 영역의 가열에 이용되는 전극(134)의 세트를 나타내고 있다.
본 실시형태에 따른 히터(130)의 온도 제어 처리에서는, 도 7∼도 10에 나타내는 바와 같이, 히터(130)를 직경 방향으로 구분하고, 구분된 영역마다 가열한다. 구체적으로는, 판 형상 부재(131)를 직경 방향으로 구분하고, 구분된 영역마다 가열한다. 이하에서는, 판 형상 부재(131)를 직경 방향으로 구분한 영역을 가열 영역 R로 한다. 판 형상 부재(131)의 구분수 즉 가열 영역 R의 수는, 예를 들면, 전극의 수를 n으로 했을 때 n/2이다(본 예에서는 8/2=4이다). 각 가열 영역 R과, 당해 가열 영역 R의 가열에 이용되는 전극(134)의 세트를 구성하는 전극(134)의 위치 관계는 대응하고 있다. 한편, 이하에서는, 가열 영역 R을, 중앙부터 차례로 가열 영역 R1∼R4로 한다.
(가열 영역 R1의 가열 공정)
중심의 가열 영역 R1의 가열에 이용되는 전극(134)의 세트는, 도 7에 나타내는 바와 같이, 통전했을 때에 당해 가열 영역 R1 내 또는 그 근방을 전류가 흐르는 전극(134)의 세트이다. 구체적으로는, 가열 영역 R1에 대해, 이하와 같이 서로 대향하는 전극(134)의 세트가 설정되어 있다.
(제 1 전극(1341), 제 5 전극(1345))
(제 2 전극(1342), 제 6 전극(1346))
(제 3 전극(1343), 제 7 전극(1347))
(제 4 전극(1344), 제 8 전극(1348))
(제 5 전극(1345), 제 1 전극(1341))
(제 6 전극(1346), 제 2 전극(1342))
(제 7 전극(1347), 제 3 전극(1343))
(제 8 전극(1348), 제 4 전극(1344))
한편, 본 명세서에서는, (제 j 전극(134j), 제 k 전극(134k))라는 기재는, 고전위측의 전극이 제 j 전극(134j)이고, 저전위측의 전극이 제 k 전극(134k)인 전극(134)의 세트를 의미한다.
가열 영역 R1에 인접하는 가열 영역 R2의 가열에 이용되는 전극(134)의 세트는, 도 8에 나타내는 바와 같이, 통전했을 때에 당해 가열 영역 R2 내 또는 그 근방을 전류가 흐르는 전극(134)의 세트이다. 구체적으로는, 가열 영역 R2에 대해, 이하의 전극(134)의 세트가 설정되어 있다.
(제 1 전극(1341), 제 4 전극(1344))
(제 1 전극(1341), 제 6 전극(1346))
(제 2 전극(1342), 제 5 전극(1345))
(제 2 전극(1342), 제 7 전극(1347))
(제 3 전극(1343), 제 6 전극(1346))
(제 3 전극(1343), 제 8 전극(1348))
(제 4 전극(1344), 제 7 전극(1347))
(제 4 전극(1344), 제 1 전극(1341))
(제 5 전극(1345), 제 8 전극(1348))
(제 5 전극(1345), 제 2 전극(1342))
(제 6 전극(1346), 제 1 전극(1341))
(제 6 전극(1346), 제 3 전극(1343))
(제 7 전극(1347), 제 2 전극(1342))
(제 7 전극(1347), 제 4 전극(1344))
(제 8 전극(1348), 제 3 전극(1343))
(제 8 전극(1348), 제 5 전극(1345))
가열 영역 R2의 외측에 인접하는 가열 영역 R3의 가열에 이용되는 전극(134)의 세트는, 도 9에 나타내는 바와 같이, 통전했을 때에 당해 가열 영역 R3 내 또는 그 근방을 전류가 흐르는 전극(134)의 세트이다. 구체적으로는, 가열 영역 R3에 대해, 이하의 전극(134)의 세트가 설정되어 있다.
(제 1 전극(1341), 제 3 전극(1343))
(제 1 전극(1341), 제 7 전극(1347))
(제 2 전극(1342), 제 4 전극(1344))
(제 2 전극(1342), 제 8 전극(1348))
(제 3 전극(1343), 제 5 전극(1345))
(제 3 전극(1343), 제 1 전극(1341))
(제 4 전극(1344), 제 6 전극(1346))
(제 4 전극(1344), 제 2 전극(1342))
(제 5 전극(1345), 제 7 전극(1347))
(제 5 전극(1345), 제 3 전극(1343))
(제 6 전극(1346), 제 8 전극(1348))
(제 6 전극(1346), 제 4 전극(1344))
(제 7 전극(1347), 제 1 전극(1341))
(제 7 전극(1347), 제 5 전극(1345))
(제 8 전극(1348), 제 2 전극(1342))
(제 8 전극(1348), 제 6 전극(1346))
가열 영역 R3의 외측에 인접하는 최외주(最外周)의 가열 영역 R4의 가열에 이용되는 전극(134)의 세트는, 도 10에 나타내는 바와 같이, 통전했을 때에 당해 가열 영역 R4 내 또는 그 근방을 전류가 흐르는 전극(134)의 세트이다. 구체적으로는, 가열 영역 R4에 대해, 이하의 전극(134)의 세트가 설정되어 있다.
(제 1 전극(1341), 제 2 전극(1342))
(제 1 전극(1341), 제 8 전극(1348))
(제 2 전극(1342), 제 3 전극(1343))
(제 2 전극(1342), 제 1 전극(1341))
(제 3 전극(1343), 제 4 전극(1344))
(제 3 전극(1343), 제 2 전극(1342))
(제 4 전극(1344), 제 5 전극(1345))
(제 4 전극(1344), 제 3 전극(1343))
(제 5 전극(1345), 제 6 전극(1346))
(제 5 전극(1345), 제 4 전극(1344))
(제 6 전극(1346), 제 7 전극(1347))
(제 6 전극(1346), 제 5 전극(1345))
(제 7 전극(1347), 제 8 전극(1348))
(제 7 전극(1347), 제 6 전극(1346))
(제 8 전극(1348), 제 1 전극(1341))
(제 8 전극(1348), 제 7 전극(1347))
계속해서, 도 11 및 도 12를 이용하여, 본 실시형태에 따른 히터(130)의 온도 제어 처리를 더 구체적으로 설명한다. 도 11은, 온도 제어 처리의 각 가열 공정에 있어서, 전환부(13c)의 각 트랜지스터 Tra, Trb 중 ON 상태가 되는 것을 나타내는 도면이다. 도 12는, 온도 제어 처리의 각 가열 공정의 각 스텝에 있어서의 통전 시간을 설명하는 도면이다. 도 11 및 도 12에서는, 「Trm(m=1∼8)」은, 제 m 전극(134m)(m=1∼8)에 대응하는 트랜지스터쌍을 의미한다. 또, 도면에 있어서, 「aON」은 해당하는 트랜지스터쌍의 고전위측의 트랜지스터 Tra가 ON 상태로 되는 것을 의미하고, 「bON」은 해당하는 트랜지스터쌍의 저전위측의 트랜지스터 Trb가 ON 상태로 되는 것을 의미한다. 한편, 도 11에 있어서, 배경이 가장 진한 회색으로 나타나는 트랜지스터쌍 Trm은, 각 가열 영역 R의 가열 시에 고전위측의 트랜지스터가 ON 상태로 되는 트랜지스터쌍 Trm을 의미한다. 또, 배경이 다음에 진한 회색으로 나타나는 트랜지스터쌍 Trm은, 가열 영역 R1의 가열 시에 저전위측의 트랜지스터가 ON 상태로 되는 트랜지스터쌍을, 배경이 그 다음에 진한 회색으로 나타나는 트랜지스터쌍 Trm은, 가열 영역 R2의 가열 시에 저전위측의 트랜지스터가 ON 상태로 되는 트랜지스터쌍을, 배경이 가장 옅은 회색으로 나타나는 트랜지스터쌍 Trm은, 가열 영역 R3의 가열 시에 저전위측의 트랜지스터가 ON 상태로 되는 트랜지스터쌍을, 배경이 백색으로 나타나는 트랜지스터쌍 Trm은, 가열 영역 R4의 가열 시에 저전위측의 트랜지스터가 ON 상태로 되는 트랜지스터쌍을 나타낸다.
본 실시형태에 따른 히터(130)의 온도 제어 처리에서는, 예를 들면, 가열 영역 R1(Zone1)을 가열하는 공정, 가열 영역 R2(Zone2)를 가열하는 공정, 가열 영역 R3(Zone3)을 가열하는 공정, 가열 영역 R4(Zone4)를 가열하는 공정이 차례로 반복된다. 또, 각 가열 영역 R을 가열하는 공정에서는, 전극(134)간에의 통전 패턴이 회전하도록, 직류 전원(13b)으로부터의 직류 전력의 공급 목적지의 전극(134)의 세트가 전환된다. 이하, 구체적으로 설명한다.
(가열 영역 R1의 가열 공정)
가열 영역 R1의 가열 공정에서는, 이하의 스텝 1∼8이 차례로 반복된다.
스텝 1에서는, 도 11에 나타내는 바와 같이, 통전되는 전극(134)의 세트로서 (제 1 전극(1341), 제 5 전극(1345))이 이용되는 바와 같이, 당해 전극(134)의 세트에 대응하는, 전환부(13c)의 소정의 트랜지스터가 ON 상태가 된다. 구체적으로는, 제 1 전극(1341)에 대한 트랜지스터쌍 Tr1의 고전위측과, 제 5 전극(1345)에 대한 트랜지스터쌍 Tr5의 저전위측만이 ON 상태가 된다.
스텝 2∼스텝 8에서는, 통전되는 전극(134)의 세트로서 이하의 것이 이용되는 바와 같이, 스텝 1과 마찬가지로, 해당하는 전극(134)에 대응하는 고전위측의 트랜지스터 Tra와 저전위측의 트랜지스터 Trb만이 ON 상태가 된다.
스텝 2: (제 2 전극(1342), 제 6 전극(1346))
스텝 3: (제 3 전극(1343), 제 7 전극(1347))
스텝 4: (제 4 전극(1344), 제 8 전극(1348))
스텝 5: (제 5 전극(1345), 제 1 전극(1341))
스텝 6: (제 6 전극(1346), 제 2 전극(1342))
스텝 7: (제 7 전극(1347), 제 3 전극(1343))
스텝 8: (제 8 전극(1348), 제 4 전극(1344))
(가열 영역 R2의 가열 공정)
가열 영역 R2의 가열 공정에서는, 이하의 스텝 1∼8이 차례로 반복된다.
스텝 1에서는, 통전되는 전극(134)의 세트로서 (제 1 전극(1341), 제 4 전극(1344)) 및 (제 1 전극(1341), 제 6 전극(1346))이 이용되는 바와 같이, 상기 전극(134)의 세트에 대응하는, 전환부(13c)의 소정의 트랜지스터가 ON 상태가 된다. 구체적으로는, 양 전극(134)의 세트에서 공통인 제 1 전극(1341)에 대한 트랜지스터쌍 Tr1의 고전위측과, 제 4 전극(1344)에 대한 트랜지스터쌍 Tr4 및 제 6 전극(1346)에 대한 트랜지스터쌍 Tr6의 저전위측만이, ON 상태가 된다.
스텝 2∼스텝 8에서는, 통전되는 전극(134)의 세트로서 이하의 것이 이용되는 바와 같이, 스텝 1과 마찬가지로, 해당하는 전극(134)에 대응하는 고전위측의 트랜지스터 Tra와 저전위측의 트랜지스터 Trb만이 ON 상태가 된다.
스텝 2: (제 2 전극(1342), 제 5 전극(1345)) 및 (제 2 전극(1342), 제 7 전극(1347))
스텝 3: (제 3 전극(1343), 제 6 전극(1346)) 및 (제 3 전극(1343), 제 8 전극(1348))
스텝 4: (제 4 전극(1344), 제 7 전극(1347)) 및 (제 4 전극(1344), 제 1 전극(1341))
스텝 5: (제 5 전극(1345), 제 8 전극(1348)) 및 (제 5 전극(1345), 제 2 전극(1342))
스텝 6: (제 6 전극(1346), 제 1 전극(1341)) 및 (제 6 전극(1346), 제 3 전극(1343))
스텝 7: (제 7 전극(1347), 제 2 전극(1342)) 및 (제 7 전극(1347), 제 4 전극(1344))
스텝 8: (제 8 전극(1348), 제 3 전극(1343)) 및 (제 8 전극(1348), 제 5 전극(1345))
(가열 영역 R3의 가열 공정)
가열 영역 R3의 가열 공정에서는, 이하의 스텝 1∼8이 차례로 반복된다.
스텝 1에서는, 통전되는 전극(134)의 세트로서 (제 1 전극(1341), 제 3 전극(1343)) 및 (제 1 전극(1341), 제 7 전극(1347))이 이용되는 바와 같이, 상기 전극(134)의 세트에 대응하는, 전환부(13c)의 소정의 트랜지스터가 ON 상태가 된다. 구체적으로는, 양 전극(134)의 세트에서 공통인 제 1 전극(1341)에 대한 트랜지스터쌍 Tr1의 고전위측과, 제 3 전극(1343)에 대한 트랜지스터쌍 Tr3 및 제 7 전극(1347)에 대한 트랜지스터쌍 Tr7의 저전위측만이, ON 상태가 된다.
스텝 2∼스텝 8에서는, 통전되는 전극(134)의 세트로서 이하의 것이 이용되는 바와 같이, 스텝 1과 마찬가지로, 해당하는 전극(134)에 대응하는 고전위측의 트랜지스터 Tra와 저전위측의 트랜지스터 Trb만이 ON 상태가 된다.
스텝 2: (제 2 전극(1342), 제 4 전극(1344)) 및 (제 2 전극(1342), 제 8 전극(1348))
스텝 3: (제 3 전극(1343), 제 5 전극(1345)) 및 (제 3 전극(1343), 제 1 전극(1341))
스텝 4: (제 4 전극(1344), 제 6 전극(1346)) 및 (제 4 전극(1344), 제 2 전극(1342))
스텝 5: (제 5 전극(1345), 제 7 전극(1347)) 및 (제 5 전극(1345), 제 3 전극(1343))
스텝 6: (제 6 전극(1346), 제 8 전극(1348)) 및 (제 6 전극(1346), 제 4 전극(1344))
스텝 7: (제 7 전극(1347), 제 1 전극(1341)) 및 (제 7 전극(1347), 제 5 전극(1345))
스텝 8: (제 8 전극(1348), 제 2 전극(1342)) 및 (제 8 전극(1348), 제 6 전극(1346))
(가열 영역 R4의 가열 공정)
가열 영역 R4의 가열 공정에서는, 이하의 스텝 1∼8이 차례로 반복된다.
스텝 1에서는, 통전되는 전극(134)의 세트로서 (제 1 전극(1341), 제 2 전극(1342)) 및 (제 1 전극(1341), 제 8 전극(1348))이 이용되는 바와 같이, 상기 전극(134)의 세트에 대응하는, 전환부(13c)의 소정의 트랜지스터가 ON 상태가 된다. 구체적으로는, 양 전극(134)의 세트에서 공통인 제 1 전극(1341)에 대트랜지스터쌍 Tr1의 고전위측과, 제 2 전극(1342)에 대한 트랜지스터쌍 Tr2 및 제 8 전극(1348)에 대한 트랜지스터쌍 Tr8의 저전위측만이, ON 상태가 된다.
스텝 2∼스텝 8에서는, 통전되는 전극(134)의 세트로서 이하의 것이 이용되는 바와 같이, 스텝 1과 마찬가지로, 해당하는 전극(134)에 대응하는 고전위측의 트랜지스터 Tra와 저전위측의 트랜지스터 Trb만이 ON 상태가 된다.
스텝 2: (제 2 전극(1342), 제 3 전극(1343)) 및 (제 2 전극(1342), 제 1 전극(1341))
스텝 3: (제 3 전극(1343), 제 4 전극(1344)) 및 (제 3 전극(1343), 제 2 전극(1342))
스텝 4: (제 4 전극(1344), 제 5 전극(1345)) 및 (제 4 전극(1344), 제 3 전극(1343))
스텝 5: (제 5 전극(1345), 제 6 전극(1346)) 및 (제 5 전극(1345), 제 4 전극(1344))
스텝 6: (제 6 전극(1346), 제 7 전극(1347)) 및 (제 6 전극(1346), 제 5 전극(1345))
스텝 7: (제 7 전극(1347), 제 8 전극(1348)) 및 (제 7 전극(1347), 제 6 전극(1346))
스텝 8: (제 8 전극(1348), 제 1 전극(1341)) 및 (제 8 전극(1348), 제 7 전극(1347))
각 가열 공정에 있어서의 각 스텝의 시간 길이는, 예를 들면 1×10-3∼5×10-3초이다.
또, 본 실시형태에 따른 히터(130)의 온도 제어 처리에서는, 도 12에 나타내는 바와 같이, 가열 영역 R 각각의 가열 공정의 각 스텝에 있어서의 전극(134)간에의 통전 시간, 즉 고전위측 및 저전위측의 양쪽의 트랜지스터 Tra, Trb를 ON 상태로 하는 시간은, 가변이다. 보다 구체적으로는, 가열 영역 R 각각의 가열 공정의 각 스텝에 있어서의 듀티비(고전위측의 트랜지스터 Tra를 ON 상태로 하고 있는 시간의 길이에 대한 저전위측의 트랜지스터 Trb를 ON 상태로 하고 있는 시간의 길이)는, 가변이다.
한편, 이하에서는, 본 실시형태에 따른 히터(130)의 온도 제어 처리에 있어서, 전술의 가열 영역 R1의 가열 공정, 가열 영역 R2의 가열 공정, 가열 영역 R3의 가열 공정, 가열 영역 R4의 가열 공정의 4개의 가열 공정을 차례로 반복하는 것으로 한다. 또, 상기 4개의 가열 공정 각각에 있어서, 스텝 1부터 스텝 8까지의 1사이클을, 동일한 횟수씩 반복하는 것으로 한다.
본 실시형태에 따른 히터(130)의 온도 제어 처리에 있어서, 상기 스텝에 있어서의 듀티비(즉 전극(134)간에의 통전 시간)는, 전극(134)의 세트마다 설정된다. 예를 들면, 상기 듀티비는, 가열 영역 R마다, 즉 가열 공정마다 설정된다. 이에 의해, 각 가열 영역 R의 가열량을 가열 영역마다 상이하게 하거나 동일하게 하거나 하여, 판 형상 부재(131)의 면내 온도 분포를 조정할 수 있다.
각 가열 영역 R에 대한 상기 듀티비는, 예를 들면, 당해 가열 영역 R의 가열 공정에서 이용되는 전극(134)의 세트에 있어서의 전극(134)간의 거리에 근거하여 설정된다. 따라서, 예를 들면, 상기 전극(134)간의 거리가 긴, 가열 영역 R1의 가열 공정에서는, 상기 듀티비는 길게 설정된다. 또, 상기 전극(134)간의 거리가 짧은, 가열 영역 R4의 가열 공정에서는, 상기 듀티비는 짧게 설정된다. 이와 같이 듀티비를 설정으로 하는 것에 의해, 직류 전원(13b)으로부터 공급되는 전력이 일정한 경우에 있어서, 각 가열 영역 R의 가열량을 대략 동등하게 하여, 판 형상 부재(131)를 면내 균일하게 가열할 수 있다. 또, 듀티비는, 당해 가열 영역 R의 가열 공정에서 이용되는 전극(134)의 세트에 있어서의 전극(134)간의 전기 저항값에 근거하여 설정되어도 된다. 이에 의해서도 마찬가지로 판 형상 부재(131)를 면내 균일하게 가열할 수 있다.
계속해서, 히터(130)를 큰 승온폭으로 가열하는 가열 처리(이하, 「승온 처리」라고 한다)를 수반하는 히터(130)의 균열 처리에 대해 설명한다. 한편, 이하에서는, 스테이지(10)의 천장층(110)에 있어서의, 각 가열 영역 R에 대응하는 부분 각각에 온도 센서(도시하지 않음)가 마련되고, 각 가열 영역 R의 온도가 일정 기간마다 측정되고 있는 것으로 한다.
히터(130)의 설정 온도가 크게 변경된 경우나, 히터(130)의 기동 시에는, 히터(130)를 큰 승온폭으로 가열하는 승온 처리가 행해진다.
승온 처리에서는, 예를 들면, 히터(130)의 중앙쪽을 가열하는, 가열 영역 R1의 가열 공정 및 가열 영역 R2의 가열 공정만이, 반복하여 행해진다. 이때, 각 가열 공정에 있어서의 각 스텝에서의 듀티비는 100%가 된다. 한편, 이 승온 처리에 있어서, 가열 영역 R3 및 가열 영역 R4는 가열 영역 R1 및 가열 영역 R2로부터의 전열에 의해 가열된다.
그리고, 스테이지(10)의 천장층(110)의 가열 영역 R1에 대응하는 부분에 마련된 온도 센서에서 측정된 온도가, 목표 온도 등의 소정의 온도에 도달하면, 승온 처리는 종료된다.
그 후, 가열 영역 R1의 가열 공정, 가열 영역 R2의 가열 공정, 가열 영역 R3의 가열 공정 및 가열 영역 R4의 가열 공정 전부가 차례로 반복하여 행해진다.
가열 영역 R 각각의 가열 공정에 있어서의, 각 스텝에서의 듀티비는, 예를 들면, 전술한 바와 같이, 당해 가열 영역 R의 가열 공정에서 이용되는 전극(134)의 세트에 있어서의 전극(134)간의 거리에 근거하여 설정된다.
이 대신에, 가열 영역 R 각각의 가열 공정에 있어서의, 각 스텝에서의 듀티비는, 가열 대상의 가열 영역 R의 온도에 근거하여 설정되어도 된다. 예를 들면, 가열 영역 R3의 가열 공정에 있어서의 듀티비는, 스테이지(10)의 천장층(110)의 가열 영역 R3에 대응하는 부분에 마련된 온도 센서에서 측정된 온도가 목표 온도를 초과하고 있던 경우, 현재의 값으로부터 소정값분 낮아지도록 설정된다. 한편, 상기 측정된 온도가 목표 온도 미만이었던 경우, 가열 영역 R3의 가열 공정에 있어서의 듀티비는, 현재의 값으로부터 소정값분 높아지도록 설정된다.
다음에, 스테이지(10)의 제작 방법에 대해 설명한다.
스테이지(10)의 제작 방법은, Si 단결정 기판의 양면 또는 편면에 Si 산화막을 형성하고, 히터(130)를 포함하는 복수의 층 각각을 제작하는 각 층 제작 공정과, 상기 복수의 층에 있어서의 적층 방향으로 서로 인접하는 층을, 상기 Si 산화막을 개재하여 접합하는 접합 공정을 포함한다. 이하, 전술의 각 층 제작 공정과 접합 공정을 구체적으로 설명한다.
전술의 각 층 제작 공정은, (A) 천장층 제작 공정, (B) 전자기 실드층 작성 공정, (C) 히터 제작 공정, (D) 덮개층 작성 공정 및 (E) 홈층 제작 공정을 포함한다. 한편, 각 공정에서 이용되는 Si 단결정 기판의 직경은 예를 들면 300mm이고, 각 층의 두께는 0.5mm∼10mm이다. 또, 각 공정에서 형성되는 Si 산화막의 두께는 예를 들면 1μm∼10μm이다. 한편, 이하의 설명에서는, 히터 제작 공정 등에서 이용되는 각 전극은 금속막인 것으로 한다.
(A) 천장층 제작 공정
이 공정에서는, Si 잉곳을 잘라내어 형성되는 Si 단결정 기판의, 천장층(110)의 이면에 상당하는 면에, 열산화 처리에 의해 Si 산화막(111)이 형성되고, 천장층(110)이 제작된다.
(B) 전자기 실드층 작성 공정
이 공정에서는, 고농도로 불순물이 첨가된 Si 잉곳을 잘라내어 형성되는 Si 단결정 기판의 표면과 이면에, 열산화 처리에 의해 Si 산화막(121, 122)이 형성된다. 그와 함께, 상기 Si 단결정 기판의 측면에, 메탈라이즈 처리에 의해 전극(123)이 형성된다. 이에 의해, 전자기 실드층(120)이 제작된다.
(C) 히터 제작 공정
이 공정에서는, 고농도로 불순물이 첨가된 Si 잉곳을 잘라내어 형성되는 Si 단결정 기판인 판 형상 부재(131)의 표면과 이면에, 열산화 처리에 의해 Si 산화막(132, 133)이 형성됨과 더불어, 각각의 측면에, 메탈라이즈 처리에 의해 전극(134)이 형성된다. 이에 의해, 히터(130)가 제작된다.
(D) 덮개층 제작 공정
이 공정에서는, 고농도로 불순물이 첨가된 Si 잉곳을 잘라내어 형성되는 Si 단결정 기판의 표면과 이면에, 열산화 처리에 의해 Si 산화막(141, 142)이 형성된다. 그와 함께, 상기 Si 단결정 기판의 측면에, 메탈라이즈 처리에 의해 전극(143)이 형성된다. 이에 의해, 덮개층(140)이 제작된다.
(E) 홈층 제작 공정
이 공정에서는, Si 잉곳을 잘라내어 형성되는 Si 단결정 기판의, 덮개층(140)측의 면에 상당하는 면에, 에칭 처리 또는 기계 가공에 의해 홈(151)이 형성된다. 또, Si 단결정 기판의, 덮개층(140)측의 면에 상당하는 면에, 열산화 처리에 의해 Si 산화막(152)이 형성된다. 이에 의해, 홈층(150)이 제작된다.
접합 공정에서는, Si 산화막(111) 및 Si 산화막(121)을 개재한 천장층(110)과 전자기 실드층(120)의 접합, Si 산화막(122) 및 Si 산화막(132)을 개재한 전자기 실드층(120)과 히터(130)의 접합, Si 산화막(133) 및 Si 산화막(141)을 개재한 히터(130)와 덮개층(140)의 접합, Si 산화막(142) 및 Si 산화막(152)을 개재한 덮개층(140)과 홈층(150)의 접합이 행해진다.
층간의 Si 산화막을 개재한 접합에는, 예를 들면 플라즈마 활성화 저온 접합이나, 이온 빔 등을 이용하여 접합면을 활성화시키는 상온 접합이 이용된다.
그 후, 각 전극에 대해 배선이 행해진다.
이상과 같이, 본 실시형태에서는, 히터(130)가 1개인 판 형상 부재(131)의 측면에 전극(134)을 형성한 것이고 배선이 용이하다. 또, 판 형상 부재(131)에는 불순물 농도가 면내에서 균일한 Si 단결정 기판 등의 반도체 기판을 이용할 수 있다. 그 때문에, 히터(130)는, 용이하면서 저비용으로 제작 가능하다. 또한, 본 실시형태에서는, 히터(130)의 판 형상 부재(131)를 가열하는 공정에 있어서, 통전하는 전극(134)의 세트를 순차적으로 전환하면서, 전극(134)의 세트마다 설정된 통전 시간에 걸쳐서, 전극(134) 사이에 통전하고 있다. 그 때문에, 상기 통전 시간을 조정함으로써, 판 형상 부재(131)에 있어서의, 전극(134)의 세트에 대응하는 영역의 가열량을 조정하여, 판 형상 부재(131)의 면내 온도 분포를 변경할 수 있다. 따라서, 히터(130)에 있어서 원하는 면내 온도 분포를 용이하게 얻을 수 있다.
또, 히터(130)는, 1개의 판 형상 부재의 측면에 전극(134)을 형성한 구성이고, 배선층을 별도로 마련할 필요가 없다. 따라서, 스테이지(10)와 같이, 히터(130)를 이용한 적층 구조를 갖는 장치를 용이하게 제작할 수 있다.
한편, 이상의 예에서는, 판 형상 부재(131)의 측면을 따라 둘레 방향으로 간격을 두어 형성된 전극(134)의 수는 8이었지만, 이것에 한정되지 않고, 3 이상이면 되고, 수가 많을수록, 보다 국소적인 온도 제어를 할 수 있다.
도 13은, 전극(134)의 다른 예를 나타내는 도면이다. 도 14는, 본 예의 전극(134)을 이용하는 경우의 히터(130)의 온도 제어 처리를 설명하는 도면이다.
도 13의 전극(134)은 각각, 둘레 방향으로 분할되고, 대분할 전극(201)과 해당 대분할 전극(201)보다 둘레 방향의 폭이 작은 소분할 전극(202)을 갖는다. 보다 구체적으로는, 전극(134)은, 각각 둘레 방향으로 3분할되고, 2개의 대분할 전극(201)과, 이들 대분할 전극(201)의 사이에 마련된 소분할 전극(202)을 갖는다.
그리고, 각 가열 공정에 있어서 전극(134) 사이에 통전할 때, 도 14에 나타내는 바와 같이, 전극(134)의 세트를 구성하는 한쪽의 전극(134)의 소분할 전극(202)과, 다른 쪽의 전극(134)의 소분할 전극(202) 및 대분할 전극(201)의 사이에만 통전한다. 한쪽의 전극(134)의 대분할 전극(201)과 다른 쪽의 전극(134)의 대분할 전극(201)의 사이에는 통전하지 않는다.
보다 구체적으로는, 가열 영역 R1을 가열하는 공정에서는, 예를 들면, 도 14(a)에 나타내는 바와 같이, 제 1 전극(1341)과 제 5 전극(1345)의 사이에 통전할 때, 제 1 전극(1341)의 소분할 전극(202)과, 제 5 전극(1345)의 대분할 전극(201) 및 소분할 전극(202)의 사이에만 통전한다. 제 1 전극(1341)의 대분할 전극(201)과 제 5 전극(1345)의 대분할 전극(201)의 사이에는 통전하지 않는다.
가열 영역 R2를 가열하는 공정에서는, 예를 들면, 도 14(b)에 나타내는 바와 같이, 제 1 전극(1341)과 제 4 전극(1344)의 사이에 통전할 때, 제 1 전극(1341)의 소분할 전극(202)과, 제 4 전극(1344)의 대분할 전극(201) 및 소분할 전극(202)의 사이에만 통전한다. 제 1 전극(1341)의 대분할 전극(201)과 제 4 전극(1344)의 대분할 전극(201)의 사이에는 통전하지 않는다.
가열 영역 R3을 가열하는 공정에서는, 예를 들면, 도 14(c)에 나타내는 바와 같이, 제 1 전극(1341)과 제 3 전극(1343)의 사이에 통전할 때, 제 1 전극(1341)의 소분할 전극(202)과, 제 3 전극(1343)의 대분할 전극(201) 및 소분할 전극(202)의 사이에만 통전한다. 제 1 전극(1341)의 대분할 전극(201)과 제 3 전극(1343)의 대분할 전극(201)의 사이에는 통전하지 않는다.
가열 영역 R4를 가열하는 공정에서는, 예를 들면, 도 14(d)에 나타내는 바와 같이, 제 1 전극(1341)과 제 2 전극(1342)의 사이에 통전할 때, 제 1 전극(1341)의 소분할 전극(202)과, 제 2 전극(1342)의 대분할 전극(201) 및 소분할 전극(202)의 사이에만 통전한다. 제 1 전극(1341)의 대분할 전극(201)과 제 2 전극(1342)의 대분할 전극(201)의 사이에는 통전하지 않는다.
도 5의 예의 전극(134)에서는, 도 7의 가상선으로 나타내는 바와 같이, 전극(134) 사이에 통전했을 때, 판 형상 부재(131)에 있어서, 당해 전극(134)간의 양측단의 부분에 전류가 집중하고, 당해 전극(134)간의 중앙 부분에 전류는 거의 흐르지 않는다.
그에 비해, 도 13의 예의 전극(134)에서는, 전극(134) 사이에 통전했을 때, 판 형상 부재(131)에 있어서, 당해 전극(134)간의 중앙 부분에도 전류가 흐른다. 따라서, 당해 전극(134)간의 중앙 부분도 가열할 수 있다.
본 예의 전극(134)은, 특히, 판 형상 부재(131)의 중앙의 가열 영역 R1을 가열할 때에 유용하다.
한편, 마찬가지의 효과는, 본 예와 상이하게 전극(134)의 수를 단순하게 증가시켜도 얻을 수 있다. 단, 본 예의 전극(134)에 의하면, 전극(134)의 수를 단순하게 증가시키는 경우에 비해, 전환부(13c)의 트랜지스터 Tra, Trb의 수, 즉 스위칭 소자의 수를 줄일 수 있기 때문에, 저비용이다. 또, 본 예의 전극(134)은 소분할 전극(202)을 갖기 때문에, 전극(134)의 수를 단순하게 증가시키는 경우에 비해, 예를 들면, 판 형상 부재(131)의 보다 중앙 부분을 가열할 수 있다.
소분할 전극(202)의 둘레 방향의 폭은, 예를 들면 판 형상 부재(131)의 직경의 1/10 이하이면 된다.
한편, 전극(134)에 통전할 때, 소분할 전극(202)간의 통전 시간과, 소분할 전극(202)과 한쪽의 대분할 전극(201)의 사이의 통전 시간과, 소분할 전극(202)과 다른 쪽의 대분할 전극(201)의 사이의 통전 시간은, 상이해도 되고, 예를 들면, 분할 전극간의 거리에 따라 설정된다.
도 15는, 히터(130)의 판 형상 부재(131)의 온도를 측정하는 방법의 다른 예를 설명하는 도면이다.
이상의 예에서는, 판 형상 부재(131)의 온도를, 스테이지(10)의 천장층(110)에 마련된 온도 센서(도시하지 않음)에 의해 측정하는 것으로 하고 있었다. 보다 구체적으로는, 각 가열 영역 R의 온도를, 스테이지(10)의 천장층(110)에 있어서의, 당해 가열 영역 R에 대응하는 부분에 마련된 온도 센서에 의해 측정하는 것으로 하고 있었다.
판 형상 부재(131)의 온도의 측정 방법, 구체적으로는, 각 가열 영역 R의 온도의 측정 방법은, 이것에 한정되지 않는다.
도 15에 나타내는 바와 같이, 판 형상 부재(131)를 구성하는 Si는, 전기 저항률에 온도 의존성이 있고, 구체적으로는, 온도가 상승하면 전기 저항률이 저하되는 경향이 있다.
따라서, 판 형상 부재(131)의 온도를, 전극(134)과 다른 전극(134)의 사이에 통전했을 때의 전기 저항률에 근거하여 추정하고, 추정 결과를 측정 결과로 해도 된다. 구체적으로는, 예를 들면, 가열 영역 R 각각의 온도를, 당해 가열 영역 R의 가열에 이용하는 전극(134)의 세트마다, 전극(134)간에 직류 전원(13b)으로부터 소정의 전압을 인가하고, 그 때에 흐르는 전류를 측정한다. 그 다음에, 상기 소정의 전압과 전류 측정 결과로부터 전기 저항값을 산출하고, 산출 결과로부터 소정의 환산식에 근거하여, 온도를 산출/추정한다. 그리고, 가열 영역 R 각각에 대해서, 상기 전극(134)의 세트마다의, 온도 추정 결과의 평균값을 산출하고, 산출 결과를 당해 가열 영역 R의 온도 측정 결과로 한다.
보다 구체적으로는, 가열 영역 R1의 온도를 측정하는 경우는, 예를 들면, 당해 가열 영역 R1의 가열에 이용하는 전극(134)의 세트((제 1 전극(1341), 제 5 전극(1345))나 (제 2 전극(1342), 제 6 전극(1346)) 등) 각각에 대하여 개별적으로, 직류 전원(13b)으로부터 소정의 전압을 인가한다. 그리고, 그 때에 흐르는 전류를 측정한다. 상기 소정의 전압의 전압값과 전류 측정 결과로부터 전기 저항값을 산출하고, 산출 결과로부터 상기 소정의 환산식에 근거하여, 상기 전극(134)의 세트 각각을 구성하는 전극(134)간의 온도를 산출/추정한다. 그리고, 온도 추정 결과의 평균값을 산출하고, 산출 결과를 당해 가열 영역 R1의 온도 측정 결과로 한다. 이 가열 영역 R1의 온도 측정 결과는, 가열 영역 R1의 가열 공정에 있어서의 듀티비의 설정에 이용된다.
마찬가지로, 가열 영역 R1∼R4를 온도 측정할 수 있고, 그 측정 결과를, 가열 영역 R2∼R4의 가열 공정 각각에 있어서의 듀티비의 설정에 이용할 수 있다.
한편, 전기 저항값으로부터 온도를 산출하는 상기 소정의 환산식은, 사전에 작성되어 취득된다. 예를 들면, 스테이지(10)로서 조립되기 전에 판 형상 부재(131)에 대해 열전대 등의 온도 센서를 마련하고, 그때의 측온 결과와 전극(134)간의 전기 저항값으로부터, 상기 소정의 환산식을 작성할 수 있다.
측온 공정은, 가열 영역 각각의 가열 공정과 동시 또는 사이에 행해지고, 예를 들면, 가열 영역 R의 가열 공정이 소정 횟수(예를 들면, 5회나 10회) 행해질 때마다, 가열 영역 R의 측온 공정은 행해진다. 한편, 측온 공정을 가열 공정의 사이에 행하는 경우, 당해 측온 공정에 있어서의 듀티비는 일정하다. 또, 측온 공정을 가열 공정과 동시에 행하는 경우, 가열 공정에 있어서의 듀티비는 즉 측온 공정에 있어서의 듀티비이고, 가열 공정에 있어서의 듀티비가 변화한다고 하는 것은, 측온 공정에 있어서의 듀티비도 당해 공정의 실행 타이밍에 따라서 상이하다. 그리고, 측온 공정에 있어서의 듀티비에 따라 적합한 상기 소정의 환산식이 상이한 경우가 있다. 이 경우는, 듀티비마다 상기 소정의 환산식을 준비하도록 해도 된다.
한편, 통전했을 때의 전극(134)간의 전압은, 해당 전극(134)간의 전기 저항값의 산출에 필요해지는 바, 예를 들면, 직류 전원(13b)으로부터의 출력이 일정하면, 그 출력 전압을, 기억부(도시하지 않음)에 미리 기억시켜 두고, 상기 전기 저항값의 산출 시에 이용하도록 해도 된다. 또, 상기 전압은, 측정에 의해 취득해도 된다.
도 16은, 히터의 다른 예의 구성을 개략적으로 나타내는 상면도이다.
도 5의 히터(130)는, 평면뷰 원형의 판 형상 부재(131)를 갖고 있었지만, 판 형상 부재(131)의 형상은 이것에 한정되지 않는다. 도 16의 예의 히터(210)가 갖는 판 형상 부재(211)와 같이, 평면뷰 직사각형(본 예에서는 정사각형)이어도 된다.
이상에서는, 가열 공정의 각 스텝에 있어서의 듀티비는, 가열 공정마다 설정되어 있고, 예를 들면, 가열 영역 R2의 가열 공정에서는 상기 듀티비는 스텝간에서 공통이었다. 그러나, 이 대신에, 상기 듀티비는, 스텝마다 설정되어도 되고, 예를 들면, 가열 영역 R2의 가열 공정 내에서 상기 듀티비를 스텝간에서 상이하게 해도 된다. 이에 의해, 각 가열 영역 R에 있어서의 특정한 부분만, 가열량을 작게 하거나 크게 하거나 할 수 있다.
예를 들면, 가열 영역 R2의 가열 공정에 있어서, 통전하는 전극(134)의 세트에 제 2 전극(1342)이 포함되는 스텝만, 동(同) 가열 공정에 있어서의 다른 스텝에서 상기 듀티비가 길게 설정된 것으로 한다. 이 경우, 가열 영역 R2에 있어서의, 제 2 전극(1342)에 가까운 특정한 부분 A(도 8 참조)만, 가열량을 많게 할 수 있다.
이와 같은 상기 듀티비의 설정은, 히터(130)의 주위의 면내 온도 분포에 특이점이 있는 경우에 유효하다. 히터(130)의 주위의 면내 온도 분포에 있어서의 특이점이란, 예를 들면 이하와 같다. 즉, 스테이지(10)는, 덮개층(140)과 홈층(150)에 의해 구성되는 냉각층을 갖지만, 이 냉각층에의 냉각 매체의 도입구 근방의 부분에 있어서, 다른 부분에 비해 저온이 되는 경우가 있다. 이 경우에 있어서, 스테이지(10)에 있어서의 냉각 매체의 도입구 근방의 부분은, 히터(130)의 주위의 면내 온도 분포에 있어서의 특이점이 될 수 있다.
한편, 이상에서는, 상기 듀티비의 설정으로, 각 가열 영역 R의 가열량을 조정하여, 히터(130)의 면내 온도 분포를 조정하고 있었다. 이 대신에, 상기 듀티비를 일정하게 하고, 1사이클 내에서의 가열 영역 R1, 가열 영역 R2, 가열 영역 R3 및 가열 영역 R4 각각의 가열 공정의 실행 횟수를 서로 상이하게 하는 것에 의해, 각 가열 영역 R의 가열량을 조정하여, 히터(130)의 면내 온도 분포를 조정하도록 해도 된다.
또, 이상의 설명에서는, 히터(130)는, Si 단결정 기판에 의해 구성되어 있었지만, Si 다결정 기판에 의해 구성되어도 된다. 스테이지(10)를 구성하는 히터(130) 이외의 층에 대해서도 마찬가지이다.
히터(130)는, 알루미나, 실리콘 카바이드의 단결정 기판 또는 다결정 기판 등, 산화물이 형성되는 것에 의해 구성되어도 된다. 단, Si 단결정 기판이나 Si 다결정 기판은, 반도체 산업의 응용 분야의 크기로부터 염가로 입수할 수 있기 때문에, 이들의 기판을 이용하는 것에 의해, 저비용으로 히터(130)를 제작할 수 있다. 한편, 스테이지(10)를 구성하는 히터(130) 이외의 층에 대해서도 마찬가지이다.
또, 이상에서는, 직류 전원(13b)을 이용하고 있고, 히터(130)의 가열을 위한 전력으로서 직류 전력을 이용하고 있었지만, 교류 전력을 이용해도 된다.
이상에서는, 전원에 대한 고전위측이나 저전위측에 접속하는 전극(134)을 전환하기 위한 스위칭 소자로서, 트랜지스터를 이용하고 있었지만, 다른 스위칭 소자를 이용해도 된다.
또, 이상에서는, 동시에 고전위측에 접속되는 전극(134)의 수를 1개로 제한하고 있었지만, 동시에 저전위측에 접속되는 전극(134)의 수를 1개로 제한하도록 해도 된다. 한편, 동시에 고전위측에 접속되는 전극(134)과, 동시에 저전위측에 접속되는 전극(134)의 수의 양쪽을 복수로 해도 된다.
이상의 설명에서는, 스테이지(10)는 검사 장치(1)에 탑재되어 있었지만, 스테이지(10)는 다른 처리 대상체 처리 장치에 이용할 수 있다. 한편, 처리 대상체 처리 장치란, 웨이퍼 등의 처리 대상체에 대해 검사 처리나 성막 처리 등의 소정의 처리를 행하는 장치이다.
이번 개시된 실시형태는 모든 점에서 예시이고 제한적인 것은 아니라고 생각되어야 한다. 상기의 실시형태는, 첨부된 청구범위 및 그 주지를 일탈하지 않고, 여러가지 형태로 생략, 치환, 변경되어도 된다.
한편, 이하와 같은 구성도 본 개시의 기술적 범위에 속한다.
(1) 히터의 온도 조정 방법으로서,
상기 히터는, 반도체 기판으로 이루어지는 1매의 판 형상 부재와, 상기 1매의 판 형상 부재의 측면에, 둘레 방향으로 간격을 두어 3 이상 형성된 전극을 갖고,
당해 온도 조정 방법은,
상기 전극과 다른 상기 전극의 사이에 통전함과 더불어, 통전하는 상기 전극의 세트를 순차적으로 전환하여, 상기 판 형상 부재를 가열하는 공정을 갖고,
상기 가열하는 공정에 있어서의 전극간의 통전 시간은 상기 전극의 세트마다 설정되어 있는, 히터의 온도 조정 방법.
상기 (1)에서는, 히터가 1개인 판 형상 부재의 측면에 전극을 형성한 것이고 배선이 용이하다. 또, 판 형상 부재에는 불순물 농도가 면내에서 균일한 Si 기판 등의 반도체 기판을 이용할 수 있다. 그 때문에, 히터를 용이하면서 저비용으로 제작 가능하다. 또한, 상기 (1)에서는, 히터의 판 형상 부재를 가열하는 공정에 있어서, 통전하는 전극의 세트를 순차적으로 전환하면서, 전극 세트마다 설정된 통전 시간에 걸쳐서, 전극 사이에 통전하고 있다. 그 때문에, 상기 통전 시간을 조정함으로써, 판 형상 부재에 있어서의, 전극의 세트에 대응하는 영역의 가열량을 조정하여, 판 형상 부재의 면내 온도 분포를 변경할 수 있다. 따라서, 히터에 있어서 원하는 면내 온도 분포를 용이하게 얻을 수 있다.
(2) 상기 전극간의 통전 시간은, 당해 전극간의 거리 또는 전기 저항값에 근거하여 설정되어 있는, 상기 (1)에 기재된 히터의 온도 조정 방법.
상기 (2)에 의하면, 전극간의 통전 시간이, 당해 전극간의 거리 또는 전기 저항값에 근거하여 설정되어 있기 때문에, 히터의 온도를 면내에서 균일하게 할 수 있다.
(3) 상기 판 형상 부재를 직경 방향으로 분할한 영역마다, 당해 영역에 대응하는 위치 관계를 갖는 전극의 세트가, 당해 영역의 가열에 이용되는 상기 전극의 세트로서 설정되어 있는, 상기 (1) 또는 (2)에 기재된 히터의 온도 조정 방법.
(4) 상기 전극은 각각, 둘레 방향으로 분할되고, 대분할 전극과 해당 대분할 전극보다 둘레 방향의 폭이 작은 소분할 전극을 갖고,
상기 가열 공정에 있어서 통전할 때, 한쪽의 상기 전극의 상기 소분할 전극과, 다른 쪽의 상기 전극의 상기 소분할 전극 및 상기 대분할 전극의 사이에 통전하고, 상기 한쪽의 상기 전극의 상기 대분할 전극과 상기 다른 쪽의 상기 전극의 상기 대분할 전극의 사이에는 통전하지 않는, 상기 (1)∼(3) 중 어느 하나에 기재된 히터의 온도 조정 방법.
(5) 상기 전극과 다른 전극의 사이에 통전했을 때의 전기 저항값에 근거하여, 상기 판 형상 부재의 온도를 측정하는 공정을 갖는, 상기 (1)∼(4) 중 어느 하나에 기재된 히터의 온도 조정 방법.
(6) 상기 측정하는 공정에서의 측정 결과에 근거하여, 상기 전극간의 통전 시간을 조정하는 공정을 갖는, 상기 (5)에 기재된 히터의 온도 조정 방법.
상기 (6)에 의하면, 측온 결과에 따라, 판 형상 부재의 면내 온도 분포를 조정할 수 있다.
(7) 반도체 재료로 형성된 1매의 판 형상 부재와,
상기 1매의 판 형상 부재의 측면에, 둘레 방향으로 간격을 두어 3 이상 형성된 전극을 갖는, 히터.
(8) 상기 (7)에 기재된 히터를 갖는, 처리 대상체가 탑재되는 탑재대.
10:　스테이지
130, 210: 히터
131, 211: 판 형상 부재
134:　전극

Claims (8)

  1. 히터의 온도 조정 방법으로서,
    상기 히터는, 통전되어 가열되는 반도체 기판으로 이루어지는 1매의 판 형상 부재와, 상기 1매의 판 형상 부재의 측면에, 둘레 방향으로 간격을 두어 3개 이상 형성된 전극을 갖고,
    상기 판 형상 부재를 직경 방향으로 분할한 가열 영역마다, 당해 가열 영역에 대응하는 위치 관계를 갖는 상기 전극의 세트가, 당해 가열 영역의 가열에 이용되는 상기 전극의 세트로서 설정되며,
    당해 온도 조정 방법은,
    상기 전극의 세트를 구성하는 상기 전극 사이에 통전함과 더불어, 통전하는 상기 전극의 세트를 순차적으로 전환하여, 상기 판 형상 부재의 상기 가열 영역을 순차로 가열하는 가열 공정을 갖고,
    상기 가열 공정에 있어서의 전극간의 통전 시간은 상기 전극의 세트마다 설정되어 있는, 히터의 온도 조정 방법.
  2. 제 1 항에 있어서,
    상기 전극간의 통전 시간은, 당해 전극간의 거리 또는 전기 저항값에 근거하여 설정되어 있는, 히터의 온도 조정 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 가열 공정은, 상기 전극의 수와 동일한 수의 트랜지스터 쌍이 병렬로 접속되어 구성되는 전환부에 의해, 통전하는 상기 전극의 세트를 순차 전환하고,
    상기 전극의 수를 n이라고 했을 때, 상기 가열 영역의 수는 n/2인, 히터의 온도 조정 방법.
  4. 히터의 온도 조정 방법으로서,
    상기 히터는, 반도체 기판으로 이루어지는 1매의 판 형상 부재와, 상기 1매의 판 형상 부재의 측면에, 둘레 방향으로 간격을 두어 3개 이상 형성된 전극을 갖고,
    당해 온도 조정 방법은,
    상기 전극과 다른 상기 전극과의 사이에 통전함과 더불어, 통전하는 상기 전극의 세트를 순차 전환하여, 상기 판 형상 부재를 가열하는 가열 공정을 가지며,
    상기 전극은 각각, 둘레 방향으로 분할되고, 대분할 전극과 해당 대분할 전극보다 둘레 방향의 폭이 작은 소분할 전극을 갖고,
    상기 가열 공정에 있어서 통전할 때, 한쪽의 상기 전극의 상기 소분할 전극과, 다른 쪽의 상기 전극의 상기 소분할 전극 및 상기 대분할 전극의 사이에 통전하고, 상기 한쪽의 상기 전극의 상기 대분할 전극과 상기 다른 쪽의 상기 전극의 상기 대분할 전극의 사이에는 통전하지 않는, 히터의 온도 조정 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 전극과 다른 전극의 사이에 통전했을 때의 전기 저항값에 근거하여, 상기 판 형상 부재의 온도를 측정하는 측정 공정을 갖는, 히터의 온도 조정 방법.
  6. 제 5 항에 있어서,
    상기 측정하는 공정에서의 측정 결과에 근거하여, 상기 전극간의 통전 시간을 조정하는 조정 공정을 갖는, 히터의 온도 조정 방법.
  7. 통전되어 가열되는 반도체 재료로 형성된 1매의 판 형상 부재와,
    상기 1매의 판 형상 부재의 측면에, 둘레 방향으로 간격을 두어 3개 이상 형성된 전극을 가지며,
    상기 판 형상 부재를 직경 방향으로 분할한 가열 영역마다, 당해 가열 영역에 대응하는 위치 관계를 갖는 상기 전극의 세트가, 당해 가열 영역의 가열에 이용되는 상기 전극의 세트로서 설정되고,
    상기 전극의 세트를 구성하는 상기 전극 사이에 통전됨과 더불어, 통전되는 상기 전극의 세트가 순차 전환되어, 상기 판 형상 부재의 가열 영역이 순차로 가열되고,
    상기 가열 시에 있어서의 전극 사이의 통전 시간은 상기 전극의 세트마다 설정되어 있는, 히터.
  8. 피처리체에 대해 소정의 처리를 행하는 처리 장치로서,
    피처리체가 탑재되는 탑재대와,
    제어부를 구비하고,
    상기 탑재대는, 히터를 가지며,
    상기 히터는, 통전되어 가열되는 반도체 기판으로 구성되는 1매의 판 형상 부재와, 상기 1매의 판 형상 부재의 측면에, 둘레 방향으로 간격을 두어 3개 이상 형성된 전극을 가지며,
    상기 판 형상 부재를 직경 방향으로 분할한 가열 영역마다, 당해 가열 영역에 대응하는 위치 관계를 갖는 상기 전극의 세트가, 당해 가열 영역의 가열에 이용되는 상기 전극의 세트로서 설정되고,
    상기 제어부는, 상기 전극의 세트를 구성하는 상기 전극 사이에 통전함과 더불어, 통전되는 상기 전극의 세트가 순차 전환되어, 상기 판 형상 부재의 가열 영역이 순차로 가열되는 가열 공정을 실행하도록, 제어를 행하며,
    상기 가열 공정에 있어서의 전극 사이의 통전 시간은 상기 전극의 세트마다 설정되어 있는,
    처리 장치.
KR1020217025730A 2019-01-25 2020-01-16 히터의 온도 제어 방법, 히터 및 탑재대 KR102638346B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019011538A JP7249791B2 (ja) 2019-01-25 2019-01-25 ヒータの温度制御方法、ヒータ及び載置台
JPJP-P-2019-011538 2019-01-25
PCT/JP2020/001257 WO2020153224A1 (ja) 2019-01-25 2020-01-16 ヒータの温度制御方法、ヒータ及び載置台

Publications (2)

Publication Number Publication Date
KR20210114481A KR20210114481A (ko) 2021-09-23
KR102638346B1 true KR102638346B1 (ko) 2024-02-19

Family

ID=71736093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217025730A KR102638346B1 (ko) 2019-01-25 2020-01-16 히터의 온도 제어 방법, 히터 및 탑재대

Country Status (5)

Country Link
US (1) US20220151026A1 (ko)
JP (1) JP7249791B2 (ko)
KR (1) KR102638346B1 (ko)
CN (1) CN113330819A (ko)
WO (1) WO2020153224A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035476A (ja) * 2005-07-28 2007-02-08 Matsushita Electric Ind Co Ltd 面状発熱体
JP2007299546A (ja) * 2006-04-27 2007-11-15 Denso Corp 面状発熱体

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02216787A (ja) * 1989-02-17 1990-08-29 Hitachi Ltd 円板ヒータ
JP2001043957A (ja) 1999-07-30 2001-02-16 Sumitomo Osaka Cement Co Ltd 加熱装置
JP2005251560A (ja) 2004-03-04 2005-09-15 Mitsubishi Materials Corp シリコンヒーター
JP5222588B2 (ja) * 2008-03-07 2013-06-26 株式会社日立ハイテクノロジーズ プラズマ処理装置の製造方法
JP5239988B2 (ja) * 2009-03-24 2013-07-17 東京エレクトロン株式会社 載置台構造及び処理装置
JP2012231040A (ja) * 2011-04-27 2012-11-22 Tokyo Electron Ltd 温度校正装置及び温度校正方法
JP5973731B2 (ja) * 2012-01-13 2016-08-23 東京エレクトロン株式会社 プラズマ処理装置及びヒータの温度制御方法
JP7158131B2 (ja) * 2017-05-30 2022-10-21 東京エレクトロン株式会社 ステージ及びプラズマ処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035476A (ja) * 2005-07-28 2007-02-08 Matsushita Electric Ind Co Ltd 面状発熱体
JP2007299546A (ja) * 2006-04-27 2007-11-15 Denso Corp 面状発熱体

Also Published As

Publication number Publication date
JP2020119834A (ja) 2020-08-06
CN113330819A (zh) 2021-08-31
US20220151026A1 (en) 2022-05-12
WO2020153224A1 (ja) 2020-07-30
KR20210114481A (ko) 2021-09-23
JP7249791B2 (ja) 2023-03-31

Similar Documents

Publication Publication Date Title
US11340283B2 (en) Testing device
JP7078838B2 (ja) プローバ
JP7304722B2 (ja) 温度制御装置、温度制御方法、および検査装置
JP2007019094A (ja) 半導体試験装置
CN112119487A (zh) 检查装置和温度控制方法
WO2021014724A1 (ja) 温度制御装置、温度制御方法、および検査装置
JP2012231040A (ja) 温度校正装置及び温度校正方法
CN113767461A (zh) 载置台和载置台的制作方法
US20220015193A1 (en) Method for controlling temperature of substrate support and inspection apparatus
KR102638346B1 (ko) 히터의 온도 제어 방법, 히터 및 탑재대
JP7300310B2 (ja) 載置台の温度調整方法、検査装置及び載置台
KR102647972B1 (ko) 탑재대 및 검사 장치
TW202036743A (zh) 試驗用晶圓及其製造方法
WO2023047999A1 (ja) 基板載置機構、検査装置、および検査方法
TWI840451B (zh) 溫度控制裝置、溫度控制方法以及電子元件檢查裝置
JP3608998B2 (ja) 回路装置、パッケージ部材、回路試験方法および装置
JPH11145217A (ja) ウェハ一括型測定検査のための温度制御方法及びその装置ならびにバーンイン装置
JP2005101387A (ja) ウェハバーンイン装置
JP2006173505A (ja) 半導体ウェーハ、その加熱制御方法、およびバーンイン装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant