KR102647972B1 - 탑재대 및 검사 장치 - Google Patents

탑재대 및 검사 장치 Download PDF

Info

Publication number
KR102647972B1
KR102647972B1 KR1020210077591A KR20210077591A KR102647972B1 KR 102647972 B1 KR102647972 B1 KR 102647972B1 KR 1020210077591 A KR1020210077591 A KR 1020210077591A KR 20210077591 A KR20210077591 A KR 20210077591A KR 102647972 B1 KR102647972 B1 KR 102647972B1
Authority
KR
South Korea
Prior art keywords
light
plate member
mounting
inspected
film
Prior art date
Application number
KR1020210077591A
Other languages
English (en)
Other versions
KR20220000822A (ko
Inventor
마사히토 고바야시
히로유키 나카야마
다이 고바야시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220000822A publication Critical patent/KR20220000822A/ko
Application granted granted Critical
Publication of KR102647972B1 publication Critical patent/KR102647972B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2875—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2877—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

[과제] 휨을 억제하는 탑재대를 제공한다.
[해결 수단] 피검사체를 탑재하는 판부재 및 투광성 부재를 갖는 탑재부와, 광을 조사하여, 상기 피검사체를 승온하는 광 조사 기구를 구비하고, 상기 판부재 및 상기 투광성 부재는 선팽창 계수가 1.0×10-6/K 이하의 저열팽창성 재료로 형성되는 탑재대.

Description

탑재대 및 검사 장치{SUBSTRATE SUPPORT AND INSPECTION APPARATUS}
본 개시는 탑재대 및 검사 장치에 관한 것이다.
전자 디바이스가 형성된 웨이퍼나 전자 디바이스가 배치된 캐리어를 탑재대에 탑재하여, 전자 디바이스에 대해, 테스터로부터 프로브 등을 거쳐서 전류를 공급함으로써, 전자 디바이스의 전기적 특성을 검사하는 검사 장치가 알려져 있다. 탑재대 내의 냉각 기구나 가열 기구에 의해서, 전자 디바이스의 온도가 제어된다.
특허문헌 1에는, 피검사체가 탑재되는 냉각 기구와, 해당 냉각 기구를 거쳐서 상기 피검사체에 대향하도록 배치되는 광 조사 기구를 구비하고, 상기 냉각 기구는 광 투과 부재로 이루어지고, 내부를 광이 투과 가능한 냉매가 흐르고, 상기 광 조사 기구는 상기 피검사체를 지향하는 다수의 LED를 갖는 것을 특징으로 하는 탑재대가 개시되어 있다.
일본 특허 공개 제 2018-151369 호 공보
그런데, 광 조사 기구에 의해서 피검사체가 가열될 때, 냉각 기구의 상면측이 따뜻해지기 때문에, 냉각 기구의 상면과 하면의 온도차에 의해서 탑재대에 휨이 생길 우려가 있다. 또한, 광 조사 기구에 의해서 승온하는 에어리어를 한정하기 때문에, 광 조사 기구에 의해서 광이 조사되어서 승온되는 고온 영역과, 광 조사 기구에 의해서 광이 조사되지 않는 저온 영역이 혼재하기 때문에, 냉각 기구의 고온 영역과 저온 영역의 온도차에 의해서 탑재대에 휨이 생길 우려가 있다.
하나의 측면에서는, 본 개시는 휨을 억제하는 탑재대 및 검사 장치를 제공한다.
상기 과제를 해결하기 위해서, 하나의 태양에 의하면, 피검사체를 탑재하는 판부재 및 투광성 부재를 갖는 탑재부와, 광을 조사하여, 상기 피검사체를 승온시키는 광 조사 기구를 구비하고, 상기 판부재 및 상기 투광성 부재는 선팽창 계수가 1.0×10-6/K 이하의 저열팽창성 재료로 형성되는 탑재대가 제공된다.
하나의 측면에 의하면, 휨을 억제하는 탑재대 및 검사 장치를 제공할 수 있다.
도 1은 본 실시형태에 따른 검사 장치의 구성을 설명하는 단면 모식도.
도 2는 제 1 실시형태에 따른 스테이지의 상부 구성을 설명하는 단면 모식도.
도 3은 광 조사시에 있어서의 참고 예의 스테이지와 제 1 실시형태의 스테이지를 대비하여 도시하는 도면.
도 4는 제 2 실시형태에 따른 스테이지의 상부 구성을 설명하는 단면 모식도.
도 5는 제 3 실시형태에 따른 스테이지의 상부 구성을 설명하는 단면 모식도.
이하, 도면을 참조하여 본 개시를 실시하기 위한 형태에 대해서 설명한다. 각 도면에 있어서, 동일 구성 부분에는 동일 부호를 부여하고, 중복한 설명을 생략하는 경우가 있다.
<검사 장치>
본 실시형태에 따른 스테이지(탑재대)(11)를 구비하는 검사 장치(10)에 대해서, 도 1을 이용하여 설명한다. 도 1은 본 실시형태에 따른 검사 장치(10)의 구성을 설명하는 단면 모식도이다.
검사 장치(10)는 캐리어(피검사체)(C)에 배치된 복수의 전자 디바이스의 각각의 전기적 특성의 검사를 실행하는 장치이다. 검사 장치(10)는 캐리어(C)를 탑재하는 스테이지(11)를 수용하는 수용실(12)과, 수용실(12)에 인접하여 배치되는 로더(13)와, 수용실(12)을 덮도록 배치되는 테스터(14)를 구비한다.
수용실(12)은 내부가 공동의 케이싱 형상을 갖는다. 수용실(12)의 내부에는, 캐리어(C)를 탑재하는 스테이지(11)와, 스테이지(11)에 대향하도록 배치되는 프로브 카드(15)가 수용된다. 프로브 카드(15)는 캐리어(C)의 각 전자 디바이스(도 2에서 후술하는 전자 디바이스(25))의 전극에 대응하여 마련된 전극 패드(도 2에서 후술하는 전극 패드(26))나 반전 범프에 대응해서 배치된 다수의 바늘 형상의 프로브(접촉 단자)(16)를 갖는다.
스테이지(11)는 캐리어(C)를 스테이지(11)에 고정하는 고정 기구(도시되지 않음)를 갖는다. 이에 의해, 스테이지(11)에 대한 캐리어(C)의 상대 위치의 위치 어긋남을 방지한다. 또한, 수용실(12)에는, 스테이지(11)를 수평 방향 및 상하 방향으로 이동시키는 이동 기구(도시되지 않음)가 마련되는 것에 의해, 프로브 카드(15) 및 캐리어(C)의 상대 위치를 조정하여 각 전자 디바이스의 전극에 대응하여 마련된 전극 패드나 반전 범프를 프로브 카드(15)의 각 프로브(16)로 접촉시킨다.
로더(13)는 반송 용기인 FOUP(도시되지 않음)로부터 전자 디바이스가 배치된 캐리어(C)를 추출하여 수용실(12)의 내부의 스테이지(11)로 탑재하고, 또한, 검사가 실행된 캐리어(C)를 스테이지(11)로부터 제거하여 FOUP로 수용한다.
프로브 카드(15)는 인터페이스(17)를 거쳐서 테스터(14)로 접속되고, 각 프로브(16)가 캐리어(C)의 각 전자 디바이스의 전극에 대응하여 마련된 전극 패드나 반전 범프에 접촉할 때, 각 프로브(16)는 테스터(14)로부터 인터페이스(17)를 거쳐서 전자 디바이스로 전력을 공급하고, 또는 전자 디바이스로부터의 신호를 인터페이스(17)를 거쳐서 테스터(14)로 전달한다.
테스터(14)는 전자 디바이스가 탑재되는 마더 보드의 회로 구성의 일부를 재현하는 테스트 보드(도시되지 않음)를 갖고, 테스트 보드는 전자 디바이스로부터의 신호에 근거하여 전자 디바이스의 양부(良否)를 판단하는 테스터 컴퓨터(18)에 접속된다. 테스터(14)에서는 테스트 보드를 교체하는 것에 의해, 복수종의 마더 보드의 회로 구성을 재현할 수 있다.
제어부(19)는 스테이지(11)의 동작을 제어한다. 제어부(19)는 스테이지(11)의 이동 기구(도시되지 않음)를 제어하여, 스테이지(11)를 수평 방향 및 상하 방향으로 이동시킨다. 또한, 제어부(19)는 배선(20)으로 스테이지(11)와 접속된다. 제어부(19)는 배선(20)을 거쳐서, 후술하는 광 조사 기구(40)의 동작을 제어한다. 제어부(19)는 배선(20)을 거쳐서, 후술하는 측온 저항체막(34)과 접속되고, 온도를 검출한다.
냉매 공급 장치(21)는 공급 배관(22) 및 복귀 배관(23)을 거쳐서, 스테이지(11)의 냉매 유로(35)와 접속되고, 냉매 공급 장치(21)와 스테이지(11)의 냉매 유로(35) 사이에서 냉매를 순환시킬 수 있다. 제어부(19)는 냉매 공급 장치(21)를 제어하여, 냉매 공급 장치(21)로부터 냉매 유로(35)에 공급되는 냉매의 온도, 유량 등을 제어한다.
또한, 제어부(19) 및 냉매 공급 장치(21)는 로더(13) 내에 마련되는 것으로서 도시하고 있지만, 이에 한정되는 것이 아니라, 그 외의 위치에 마련되어 있어도 좋다.
검사 장치(10)에서는, 전자 디바이스의 전기적 특성의 검사를 실행할 때, 테스터 컴퓨터(18)가 전자 디바이스와 각 프로브(16)를 거쳐서 접속된 테스트 보드로 데이터를 송신하고, 게다가, 송신된 데이터가 해당 테스트 보드에 의해서 올바르게 처리됐는지 아닌지를 테스트 보드로부터의 전기 신호에 근거하여 판정한다.
<탑재대>
다음에, 제 1 실시형태에 따른 탑재대에 대해서, 도 2를 이용하여 설명한다. 도 2는 스테이지(11)의 상부 구성을 설명하는 단면 모식도이다. 또한, 도 2(및 후술하는 도 4, 도 5)에 있어서, 냉매의 흐름을 백색 화살표로 나타낸다. 또한, 도 2(및 후술하는 도 3 내지 도 5)에 있어서, 광 조사 기구(40)로부터 조사되는 광을 실선 화살표로 나타낸다.
스테이지(11)에 탑재되는 캐리어(C)는 대략 원판 형상의 기판(24)으로 형성되어 있다. 캐리어(C)에는, 반도체 디바이스로부터 절출(切出)(다이싱)된 복수의 전자 디바이스(25)가 서로 소정의 간격을 두고 표면에 배치되어 있다. 또한, 캐리어(C)에는, 각 전자 디바이스(25)의 복수의 전극에 대응하여 복수의 전극 패드(26)가 마련되고, 각 전극 패드(26)로 전압을 인가하는 것에 의해, 각 전자 디바이스(25)의 내부의 회로로 전류를 흘릴 수 있다. 또한, 캐리어(C)의 기판(24)의 형상은 대략 원판 형상으로 한정되지 않고, 스테이지(11)에 탑재 가능하면, 예를 들면, 대략 직사각형상이어도 좋다.
스테이지(11)는 탑재부(30)와, 광 조사 기구(40)를 갖는다.
탑재부(30)는 판부재(31)와, 투광성 부재(32)와, 절연막(33)과, 측온 저항체막(34)을 갖는다.
판부재(31)는 캐리어(C)가 탑재되는 부재이며, 대략 원판 형상으로 형성된다.
판부재(31)의 상면(캐리어(C)의 탑재면)에는, 용사막이 형성된다. 용사막은 절연막(33)을 갖고, 절연막(33)은 예를 들면, Al2O3, Cr2O3, TiO2, Y2O3, YSZ, ZnO, ZrSiO4, MgAl2O4, Y2SiO5, Al6Si2O13, HfO2, Al2O3-TiO2, YF3, B4C, AlN 등의 세라믹스의 용사막으로서 형성된다.
측온 저항체막(34)은 절연막(33) 내에 형성되는 측온 저항체의 막이다. 측온 저항체막(34)은 소정의 영역마다 분할되고, 다채널의 센서를 형성한다. 측온 저항체로서는, 예를 들면, 텅스텐의 용사막으로서 형성된다. 제어부(19)(도 1 참조)는 배선(20)(도 1 참조)을 거쳐서 측온 저항체막(34)과 접속된다. 제어부(19)는 측온 저항체막(34)의 저항값을 검출하고, 저항값에 근거하여 온도를 추정할 수 있다.
즉, 판부재(31)의 상면에 형성되는 용사막은 판부재(31) 상에 형성되는 제 1 절연막(33)과, 제 1 절연막(33) 위에 형성되는 측온 저항체막(34)과, 측온 저항체막(34) 위에 형성되는 제 2 절연막(33)을 갖고서 형성된다.
또한, 투광성 부재(32)의 상면에는, 요홈(凹構)이 형성되고, 판부재(31)와 투광성 부재(32)가 접착 또는 접합되는 것에 의해, 냉매 유로(35)가 형성된다. 냉매 유로(35)에는, 공급 배관(22)(도 1 참조)을 거쳐서, 냉매 공급 장치(21)(도 1 참조)로부터 냉매가 공급된다. 냉매 유로(35)를 흐른 냉매는 복귀 배관(23)(도 1 참조)을 거쳐서, 냉매 공급 장치(21)에 되돌려진다. 또한, 판부재(31)의 하면측에 요홈이 형성되고, 판부재(31)와 투광성 부재(32)가 접착 또는 접합되는 것에 의해, 냉매 유로(35)가 형성되는 구성이어도 좋다. 냉매로서는, 예를 들면, 무색이며 광이 투과 가능한 액체인 물이나 갈덴(galden)(등록상표)이 이용된다.
광 조사 기구(40)는 광을 조사하는 복수의 LED(41)를 구비한다. LED(41)는 평면에서 바라볼 때, 소정의 영역마다 구획된다. 제어부(19)는 구획된 LED(41)마다 점등을 제어할 수 있다. 제어부(19)는 구획된 영역마다, LED(41)를 점등시켜서 전자 디바이스를 승온하는 고온 영역과, LED(41)를 점등시키지 않는 저온 영역을 전환할 수 있다. 또한, 광 조사 기구(40)는 광원으로서 LED(41)를 이용하는 것으로서 설명하지만, 광원의 종류는 이에 한정되는 것은 아니다.
본 명세서에서, 제 1 실시형태의 스테이지(11)에 있어서, 판부재(31) 및 투광성 부재(32)는 선팽창 계수가 1.0×10-6/K 이하의 저열팽창 재료로 형성된다. 또한, 판부재(31) 및 투광성 부재(32)는 투광성 재료로 형성된다. 예를 들어, 판부재(31) 및 투광성 부재(32)는 선팽창 계수가 1.0×10-6/K 이하의 석영 유리로 형성된다. 또한, 판부재(31)의 상면에는, 광을 흡수하는 용사막(절연막(33), 측온 저항체막(34))이 형성된다.
광 조사 기구(40)로부터 방사된 광은 투광성 부재(32), 냉매 유로(35)를 흐르는 냉매, 판부재(31)를 투과하여, 용사막(절연막(33))에 조사된다. 이에 의해, 광이 조사된 용사막(절연막(33))이 승온하여, 전자 디바이스(25)가 승온된다.
본 명세서에서, 참고 예에 따른 스테이지(11X)와 대비하면서, 제 1 실시형태의 스테이지(11)의 효과에 대해서 설명한다. 도 3은 광 조사시에 있어서의 참고 예의 스테이지(11X)와 제 1 실시형태의 스테이지(11)를 대비하여 도시하는 도면이다. 도 3의 (a)는 참고 예의 스테이지(11X)의 예를 도시하고, 도 3의 (b)는 제 1 실시형태의 스테이지(11)의 예를 도시한다. 또한, 참고 예의 스테이지(11X)는 탑재부(30X)와, 광 조사 기구(40)를 갖는다. 탑재부(30X)는 판부재(31X)와, 투광성 부재(32X)를 갖는다. 탑재부(30X)에는, 냉매가 흐르는 냉매 유로(35X)가 형성되어 있다. 판부재(31X)는 광을 흡수하는 세라믹스로 형성된다. 투광성 부재(32X)는 광을 투과한다. 또한, 판부재(31X)와 투광성 부재(32X)는 선팽창 계수가 대략 동등한 재료로 형성된다. 또한, 참고 예의 판부재(31X)와 투광성 부재(32X)의 선팽창 계수는 3.2×10-6/K의 재료로 형성된다.
예를 들어, 검사 대상의 전자 디바이스(25)에 대응하는 영역의 LED(41)를 점등시킨다. 판부재(31X)에 광이 조사되는 것에 의해, 탑재부(30X)의 상면 중앙부에 승온되는 승온 영역(50)이 형성된다. 본 명세서에서, 승온 영역(50)은 탑재부(30X)의 상면측에 형성되기 때문에, 탑재부(30X)의 상면측과 탑재부(30X)의 하면측에서 온도차가 생긴다. 또한, 탑재부(30X)를 평면에서 바라볼 때, 광이 조사되는 고온 영역(도 3의 예에서는, 중앙부)과, 광이 조사되지 않는 저온 영역(도 3의 예에서는, 외주측)이 형성된다. 이 때문에, 면방향에 있어서도 온도차가 생긴다. 이에 의해, 도 3의 (a)에 도시되는 예에서는, 백색 화살표로 나타내는 바와 같이, 탑재부(30X)의 상면 중앙부에서의 열팽창이 다른 부분보다 커지고, 캐리어(C)를 탑재하는 탑재부(30X)에 휨이 발생하여, 캐리어(C)의 탑재면의 평면도가 저하한다.
이에 대해, 도 3의 (b)에 도시되는 바와 같이, 제 1 실시형태에 따른 스테이지(11)에서는, 탑재부(30)의 상면 중앙부에 승온 영역(50)이 형성되고, 탑재부(30)의 상면측과 하면측 사이에 온도차가 형성되어도, 또한, 평면에서 바라볼 때 광이 조사되는 고온 영역과 광이 조사되지 않는 저온 영역 사이에 온도차가 형성되어도, 열팽창에 의한 변형을 억제하여, 캐리어(C)를 탑재하는 탑재부(30)의 휨을 억제할 수 있다. 이에 의해, 캐리어(C)의 탑재면의 평면도를 확보할 수 있다. 또한, 용사막(절연막(33), 측온 저항체막(34))은 용사에 의해서 박막으로서 형성되기 때문에, 용사막의 열팽창에 의한 변형력은 판부재(31)의 강성과 비교해서 충분히 작고, 탑재부(30)의 휨에 주는 영향을 충분히 작게 할 수 있다.
다음에, 제 2 실시형태에 따른 스테이지(11A)에 대해서, 도 4를 이용하여 설명한다. 도 4는 스테이지(11A)의 상부 구성을 설명하는 단면 모식도이다. 제 2 실시형태에 따른 스테이지(11A)는 탑재부(30A)와, 광 조사 기구(40)를 갖는다. 탑재부(30A)는 판부재(31A)와, 투광성 부재(32)와, 절연막(33)과, 측온 저항체막(34)을 갖는다.
본 명세서에서, 제 2 실시형태의 스테이지(11A)에 있어서, 판부재(31A) 및 투광성 부재(32)는 선팽창 계수가 1.0×10-6/K 이하의 저열팽창 재료로 형성된다. 또한, 판부재(31A)는 불투광성 재료로 형성된다. 투광성 부재(32)는 투광성 재료로 형성된다. 예를 들어, 판부재(31A)는 인바재(금속 재료)로 형성된다. 투광성 부재(32)는 석영 유리로 형성된다.
광 조사 기구(40)로부터 방사된 광은, 투광성 부재(32), 냉매 유로(35)를 흐르는 냉매를 투과하여, 판부재(31A)의 이면에 조사된다. 이에 의해, 광이 조사된 판부재(31A)가 승온한다. 판부재(31A)의 열이 절연막(33) 및 측온 저항체막(34)을 거쳐서, 전자 디바이스(25)에 전열하여, 전자 디바이스(25)가 승온된다.
제 2 실시형태에 따른 스테이지(11A)에 의하면, 탑재부(30A)의 상면측과 하면측 사이에 온도차가 형성되어도, 또한, 평면에서 바라볼 때 광이 조사되는 고온 영역과 광이 조사되지 않는 저온 영역 사이에 온도차가 형성되어도, 열팽창에 의한 변형을 억제하여, 캐리어(C)를 탑재하는 탑재부(30)의 휨을 억제할 수 있다. 이에 의해, 캐리어(C)의 탑재면의 평면도를 확보할 수 있다.
다음에, 제 3 실시형태에 따른 스테이지(11B)에 대해서, 도 5를 이용하여 설명한다. 도 5는 스테이지(11B)의 상부 구성을 설명하는 단면 모식도이다. 제 3 실시형태에 따른 스테이지(11B)는 탑재부(30B)와, 광 조사 기구(40)를 갖는다. 탑재부(30B)는 판부재(31B)와, 투광성 부재(32)와, 절연막(33)과, 측온 저항체막(34)을 갖는다.
본 명세서에서, 제 3 실시형태의 스테이지(11B)에 있어서, 투광성 부재(32)는 선팽창 계수가 1.0×10-6/K 이하의 저열팽창 재료로 형성된다. 투광성 부재(32)는 투광성 재료로 형성된다. 예를 들어, 투광성 부재(32)는 석영 유리로 형성된다.
또한, 판부재(31B)는 판 형상으로 형성되어 판두께 방향으로 다수의 관통 구멍을 갖는 판부재(311)와, 판부재(311)의 표면을 덮고 관통 구멍을 매립하는 열전도막(312)을 갖는다. 판부재(311)의 선팽창 계수가 1.0×10-6/K 이하의 저열팽창 재료로 형성된다. 또한, 판부재(311)는 불투광성 재료로 형성된다. 예를 들어, 판부재(311)는 인바재(금속 재료)로 형성된다. 열전도막(312)은 열전도성이 높은 재료, 예를 들면, Au 도금막, Cu 도금막으로 형성된다.
광 조사 기구(40)로부터 방사된 광은, 투광성 부재(32), 냉매 유로(35)를 흐르는 냉매를 투과하여, 판부재(31B)의 이면에 조사된다. 이에 의해, 광이 조사된 판부재(31B)의 이면측이 승온한다. 또한, 판부재(31B)의 이면측으로부터 판부재(31B)의 표면측으로의 열전도는, 열전도막(312)이 담당한다. 판부재(31B)의 열이 절연막(33) 및 측온 저항체막(34)을 거쳐서, 전자 디바이스(25)에 전열하여, 전자 디바이스(25)가 승온된다.
제 3 실시형태에 따른 스테이지(11B)에 의하면, 탑재부(30B)의 상면측과 하면측 사이에 온도차가 형성되어도, 또한, 평면에서 바라볼 때 광이 조사되는 고온 영역과 광이 조사되지 않는 저온 영역 사이에 온도차가 형성되어도, 열팽창에 의한 변형을 억제하여, 캐리어(C)를 탑재하는 탑재부(30)의 휨을 억제할 수 있다. 이에 의해, 캐리어(C)의 탑재면의 평면도를 확보할 수 있다. 또한, 판부재(31B)의 열전도성을 향상시키는 것에 의해, 전자 디바이스(25)의 온도 제어의 응답성을 향상시킬 수 있다.
이상, 검사 장치(10)에 대해서 설명했지만, 본 개시는 상기 실시형태 등에 한정되지 않고, 특허청구범위에 기재된 본 개시의 요지의 범위 내에 있어서, 여러 가지의 변형, 개량이 가능하다.
검사 장치(10)의 피검사체는 복수의 전자 디바이스(25)가 배치된 캐리어(C)를 예로 설명했지만 이에 한정되는 것은 아니다. 검사 장치(10)의 피검사체는 복수의 전자 디바이스가 형성된 웨이퍼여도 좋다.
10 : 검사 장치
11 : 스테이지(탑재대)
19 : 제어부
20 : 배선
21 : 냉매 공급 장치
22 : 공급 배관
23 : 복귀 배관
25 : 전자 디바이스
30, 30A, 30B : 탑재부
31, 31A, 31B : 판부재
311 : 판부재
312 : 열전도막
32 : 투광성 부재
33 : 절연막
34 : 측온 저항체막
35 : 냉매 유로
40 : 광 조사 기구
41 : LED
C : 캐리어(피검사체)

Claims (9)

  1. 피검사체를 탑재하는 판부재 및 투광성 부재를 갖는 탑재부와,
    광을 조사하여, 상기 피검사체를 승온하는 광 조사 기구를 구비하고,
    상기 판부재 및 상기 투광성 부재는 선팽창 계수가 1.0×10-6/K 이하의 저열팽창성 재료로 형성되고,
    상기 판부재의 표면에 용사막을 갖고,
    상기 용사막은, 상기 판부재 위에 형성되는 제 1 절연막과, 상기 제 1 절연막 위에 형성되는 측온 저항체막을 갖고, 또한, 상기 광 조사 기구로부터 방사된 광이 조사되어 가열되는
    탑재대.
  2. 제 1 항에 있어서,
    상기 판부재는 투광성을 갖는 부재로 형성되는
    탑재대.
  3. 제 1 항에 있어서,
    상기 판부재는 금속 재료로 형성되고,
    상기 금속 재료는 상기 광 조사 기구로부터 방사된 광이 조사되어 가열되는
    탑재대.
  4. 피검사체를 탑재하는 판부재 및 투광성 부재를 갖는 탑재부와,
    광을 조사하여, 상기 피검사체를 승온하는 광 조사 기구를 구비하고,
    상기 판부재 및 상기 투광성 부재는 선팽창 계수가 1.0×10-6/K 이하의 저열팽창성 재료로 형성되고,
    상기 판부재는 두께 방향으로 관통하는 구멍을 갖는 금속 재료와, 상기 금속재료의 표면에 형성된 열전도막을 갖고,
    상기 판부재는 상기 광 조사 기구로부터 방사된 광이 조사되어 가열되는
    탑재대.
  5. 제 4 항에 있어서,
    상기 판부재의 표면에 용사막을 갖는
    탑재대.
  6. 제 1 항에 있어서,
    상기 용사막은, 상기 측온 저항체막 위에 형성되는 제 2 절연막을 갖는
    탑재대.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 탑재부는 냉매가 흐르는 유로를 갖는
    탑재대.
  8. 피검사체를 탑재하는 탑재대와,
    상기 탑재대에 대향하여 배치되는 프로브 카드와,
    상기 프로브 카드와 접속되는 테스터를 구비하고,
    상기 탑재대는,
    상기 피검사체를 탑재하는 판부재 및 투광성 부재를 갖는 탑재부와,
    광을 조사하여, 상기 피검사체를 승온하는 광 조사 기구를 갖고,
    상기 판부재 및 상기 투광성 부재는 선팽창 계수가 1.0×10-6/K 이하의 저열팽창성 재료로 형성되고,
    상기 판부재의 표면에 용사막을 갖고,
    상기 용사막은, 상기 판부재 위에 형성되는 제 1 절연막과, 상기 제 1 절연막 위에 형성되는 측온 저항체막을 갖고, 또한, 상기 광 조사 기구로부터 방사된 광이 조사되어 가열되는
    검사 장치.
  9. 피검사체를 탑재하는 탑재대와,
    상기 탑재대에 대향하여 배치되는 프로브 카드와,
    상기 프로브 카드와 접속되는 테스터를 구비하고,
    상기 탑재대는,
    상기 피검사체를 탑재하는 판부재 및 투광성 부재를 갖는 탑재부와,
    광을 조사하여, 상기 피검사체를 승온하는 광 조사 기구를 갖고,
    상기 판부재 및 상기 투광성 부재는 선팽창 계수가 1.0×10-6/K 이하의 저열팽창성 재료로 형성되고,
    상기 판부재는 두께 방향으로 관통하는 구멍을 갖는 금속 재료와, 상기 금속재료의 표면에 형성된 열전도막을 갖고,
    상기 판부재는 상기 광 조사 기구로부터 방사된 광이 조사되어 가열되는
    검사 장치.
KR1020210077591A 2020-06-26 2021-06-15 탑재대 및 검사 장치 KR102647972B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2020-110831 2020-06-26
JP2020110831A JP7433147B2 (ja) 2020-06-26 2020-06-26 載置台及び検査装置

Publications (2)

Publication Number Publication Date
KR20220000822A KR20220000822A (ko) 2022-01-04
KR102647972B1 true KR102647972B1 (ko) 2024-03-14

Family

ID=76971623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210077591A KR102647972B1 (ko) 2020-06-26 2021-06-15 탑재대 및 검사 장치

Country Status (6)

Country Link
US (1) US11557494B2 (ko)
EP (1) EP3929603B1 (ko)
JP (2) JP7433147B2 (ko)
KR (1) KR102647972B1 (ko)
CN (1) CN113851416A (ko)
TW (1) TW202206819A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116295933B (zh) * 2023-05-15 2023-08-08 上海泽丰半导体科技有限公司 探针卡测温系统及测温方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035899A (ja) * 2005-07-27 2007-02-08 Sumitomo Electric Ind Ltd ウエハプローバ用ウエハ保持体及びそれを搭載したウエハプローバ
JP2015513178A (ja) * 2012-02-27 2015-04-30 ワトロウ エレクトリック マニュファクチュアリング カンパニー 層状加熱体のための温度検出及び制御システム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62254443A (ja) * 1986-04-28 1987-11-06 Dainippon Screen Mfg Co Ltd 半導体デバイスのプロ−ビング装置
US5410162A (en) * 1993-10-15 1995-04-25 Texas Instruments Incorporated Apparatus for and method of rapid testing of semiconductor components at elevated temperature
JP2006060040A (ja) * 2004-08-20 2006-03-02 Rasa Ind Ltd 静電チャックプレート及びその製造方法
DE102011012834A1 (de) * 2011-02-22 2012-08-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Leichtbaustrukturelementen
KR20190126450A (ko) 2015-10-06 2019-11-11 에이에스엠엘 홀딩 엔.브이. 리소그래피 장치의 물체를 유지하는 척과 클램프 및 리소그래피 장치의 클램프에 의해 유지되는 물체의 온도를 제어하는 방법
JP6655996B2 (ja) * 2016-01-19 2020-03-04 東京エレクトロン株式会社 基板温調装置及び基板処理装置
JP6994313B2 (ja) * 2016-11-29 2022-01-14 東京エレクトロン株式会社 載置台及び電子デバイス検査装置
JP7161854B2 (ja) * 2018-03-05 2022-10-27 東京エレクトロン株式会社 検査装置
JP7304722B2 (ja) * 2018-11-29 2023-07-07 東京エレクトロン株式会社 温度制御装置、温度制御方法、および検査装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035899A (ja) * 2005-07-27 2007-02-08 Sumitomo Electric Ind Ltd ウエハプローバ用ウエハ保持体及びそれを搭載したウエハプローバ
JP2015513178A (ja) * 2012-02-27 2015-04-30 ワトロウ エレクトリック マニュファクチュアリング カンパニー 層状加熱体のための温度検出及び制御システム

Also Published As

Publication number Publication date
JP2024052751A (ja) 2024-04-12
EP3929603B1 (en) 2024-07-10
JP7433147B2 (ja) 2024-02-19
CN113851416A (zh) 2021-12-28
KR20220000822A (ko) 2022-01-04
JP2022007724A (ja) 2022-01-13
US20210407829A1 (en) 2021-12-30
EP3929603A1 (en) 2021-12-29
US11557494B2 (en) 2023-01-17
TW202206819A (zh) 2022-02-16

Similar Documents

Publication Publication Date Title
EP3550313B1 (en) Electronic device inspecting apparatus
TW201942993A (zh) 檢查裝置
CN109983350B (zh) 载置台和电子器件测试装置
JP2024052751A (ja) 載置台及び検査装置
US11221358B2 (en) Placement stand and electronic device inspecting apparatus
JP7474678B2 (ja) 載置台、検査装置及び検査方法
EP3882644B1 (en) Substrate support, test device, and method of adjusting temperature of substrate support
JP2016003965A (ja) 湿度センサ検査装置
US20240159825A1 (en) Led chuck
KR20220009908A (ko) 검사 장치 및 검사 장치의 제어 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant