KR102626971B1 - 원자층 증착법에 기반하는 광학 소자의 제조방법 - Google Patents

원자층 증착법에 기반하는 광학 소자의 제조방법 Download PDF

Info

Publication number
KR102626971B1
KR102626971B1 KR1020220023575A KR20220023575A KR102626971B1 KR 102626971 B1 KR102626971 B1 KR 102626971B1 KR 1020220023575 A KR1020220023575 A KR 1020220023575A KR 20220023575 A KR20220023575 A KR 20220023575A KR 102626971 B1 KR102626971 B1 KR 102626971B1
Authority
KR
South Korea
Prior art keywords
manufacturing
waveguides
silicon
optical element
waveguide
Prior art date
Application number
KR1020220023575A
Other languages
English (en)
Other versions
KR20220122523A (ko
Inventor
한상윤
박영재
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Publication of KR20220122523A publication Critical patent/KR20220122523A/ko
Application granted granted Critical
Publication of KR102626971B1 publication Critical patent/KR102626971B1/ko

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00206Processes for functionalising a surface, e.g. provide the surface with specific mechanical, chemical or biological properties
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45555Atomic layer deposition [ALD] applied in non-semiconductor technology
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/132Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166Manufacturing methods

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Lasers (AREA)
  • Physical Vapour Deposition (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

본 발명은 원자층 증착법에 기반하는 광학 소자의 제조방법에 관한 것으로, 일실시예에 따른 광학 소자의 제조방법은 기설정된 갭(gap)을 두고 서로 이격된 복수의 도파관(waveguide)이 형성된 기판을 챔버로 로딩하는 단계 및 원자층 증착법을 통해 복수의 도파관 각각에 금속 산화물을 증착하는 단계를 포함한다.

Description

원자층 증착법에 기반하는 광학 소자의 제조방법{METHOD FOR MANUFACTURING OPTICAL ELEMENT BASE ON ATOMIC LAYER DEPOSITION}
본 발명은 광학 소자의 제조방법에 관한 것으로, 보다 상세하게는 원자층 증착법의 적용이 가능한 화학물질을 MEMS를 기반으로 움직일 수 있게 만든 구조물에 증착시키는 기술적 사상에 관한 것이다.
일반적으로, 반도체 기판이나 글라스 등의 기판 상에 소정 두께의 박막을 증착하는 방법으로는 스퍼터링(sputtering)과 같이 물리적인 충돌을 이용하는 물리 기상 증착법(physical vapor deposition, PVD)과, 화학반응을 이용하는 화학 기상 증착법(chemical vapor deposition, CVD) 등이 있다.
그러나, 최근들어 반도체 소자의 디자인 룰(design rule)이 급격하게 미세해짐에 따라 미세 패턴의 박막이 요구되고 박막이 형성되는 영역의 단차 또한 매우 커지고 있어 원자층 두께의 미세 패턴을 매우 균일하게 형성할 수 있을 뿐만 아니라 스텝커버리지(step coverage)가 우수한 원자층 증착법(atomic layer deposition, ALD)의 사용이 증대되고 있다.
이러한 원자층 증착법은 기체 분자들 간의 화학반응을 이용한다는 점에 있어서 일반적인 화학 기상 증착법과 유사하다. 하지만, 통상의 CVD가 복수의 기체 분자들을 동시에 프로세스 챔버 내로 주입하여 발생된 반응 생성물을 기판에 증착하는 것과 달리, 원자층 증착방법은 하나의 소스 물질을 포함하는 가스를 프로세스 챔버 내로 주입하여 가열된 기판에 화학흡착시키고 이후 다른 소스 물질을 포함하는 가스를 프로세스 챔버에 주입함으로써 기판 표면에서 소스 물질 사이의 화학반응에 의한 생성물이 증착된다는 점에서 차이가 있다.
이러한 원자층 증착법은 AMOLED 디스플레이의 박막 봉지, 플렉서블(flexible) 기판의 베리어막(barrier film), 태양광 버퍼 레이어(buffer layer), 반도체용 강유전체(high-k) 캐패시터용 고유전 물질 또는 알루미늄(Al), 구리(Cu) 배선 확산 방지막(TiN, TaN 등) 등을 형성하는데 사용될 수 있다.
또한, 원자층 증착법은 현재까지 PECVD(plasma enhanced chemical vapor deposition)에서 사용되던 매엽식, 배치식 및 스캔형 소형 반응기가 기판위를 이송 또는 반대 방식으로 공정이 이루어지고 있다.
한편, 최근 도파관(waveguide)에 기반하는 광위상 배열(optical phased array, OPA) 칩과 같은 광학 소자에 대한 수요가 증가하고 있으며, 이에 따라 광학 소자의 성능 개선을 위한 노력이 지속되고 있다.
한국등록특허 제10-2075764호, "이종 광 집적회로 및 이의 제조 방법" 한국공개특허 제10-2021-0105974호, "광 커넥터 모듈 및 광 도파관 기판의 제조 방법"
본 발명은 원자층 증착법이 적용 가능한 화학물질을 MEMS를 기반으로 움직일 수 있게 만든 도파관에 증착시킬 수 있는 광학 소자의 제조방법을 제공하고자 한다.
또한, 본 발명은 소자 내에 이격되어 있는 복수의 도파관 사이의 갭을 감소시킬 수 있는 광학 소자의 제조방법을 제공하고자 한다.
또한, 본 발명은 커플링 비율(coupling ratio) 및 위상 시프팅(phase shifting) 특성을 개선할 수 있는 광학 소자의 제조방법을 제공하고자 한다.
본 발명의 일실시예에 따른 광학 소자의 제조방법은 기설정된 갭(gap)을 두고 서로 이격된 복수의 도파관(waveguide)이 형성된 기판을 챔버로 로딩하는 단계 및 원자층 증착법을 통해 복수의 도파관 각각에 금속 산화물을 증착하는 단계를 포함할 수 있다.
일측에 따르면, 복수의 도파관은 실리콘(Si) 물질에 기초하여 형성되는 제1 도파관 및 제2 도파관을 포함할 수 있다.
일측에 따르면, 제1 도파관은 400nm의 폭(width)과 220nm의 두께(thickness)로 형성될 수 있다.
일측에 따르면, 제2 도파관은 350nm의 폭(width)과 220nm의 두께(thickness)로 형성될 수 있다.
일측에 따르면, 금속 산화물을 증착하는 단계는 기판 상에 금속 전구체를 노출시키는 단계와, 금속 전구체를 챔버로부터 퍼지시키는 단계와, 기판 상에 반응 가스를 노출시키는 단계 및 반응 가스를 챔버로부터 퍼지시키는 단계를 더 포함할 수 있다.
일측에 따르면, 금속 전구체는 실리콘(Si), 하프늄(Hf), 탄탈륨(Ta), 알루미늄(Al), 란타넘(La), 이트륨(Y), 지르코늄(Zr), 마그네슘(Mg), 스트론튬(Sr), 납(Pb), 티타늄(Ti), 니오븀(Nb), 세륨(Ce), 루테늄(Ru), 바륨(Ba), 칼슘(Ca), 인듐(In), 게르마늄(Ge), 주석(Sn), 바나듐(V), 비소(As), 프라세오디뮴(Pr), 안티모니(Sb) 및 인(P) 중 적어도 하나를 포함할 수 있다.
일측에 따르면, 반응 가스는 산소(O2), 오존(O3), 일산화 질소(NO) 및 이산화 질소(N2O) 중 적어도 하나를 포함하는 가스일 수 있다.
일측에 따르면, 금속 산화물은 Al2O3, SiO2, HfO2, Ta2O5, La2O3, Y2O3, ZrO2, MgO, SrO, PbO, TiO2, Nb2O5, CeO2, SrTiO3, PbTiO3, SrRuO3, (Ba, Sr)TiO3, Pb(Zr, Ti)O3, (Pb, La)(Zr, Ti)O3, (Sr, Ca)RuO3, In2O3, RuO2, B2O3, GeO2, SnO2, PbO2, Pb3O4, V2O3, As2O5, As2O3, Pr2O3, Sb2O3, Sb2O5, CaO, P2O5, AlON, 및 SiON 중 적어도 하나를 포함할 수 있다.
일측에 따르면, 기판은 규소(Si, silicon), 산화규소(SiO2, silicon oxide), 산화알루미늄(Al2O3, aluminium oxide), 산화마그네슘(MgO, magnesium oxide), 탄화규소(SiC, silicon carbide), 질화규소(SiN, silicon nitride), 유리(glass), 석영(quartz), 사파이어(sapphire), 그래파이트(graphite), 그래핀(g raphene), 폴리이미드(PI, polyimide), 폴리에스테르(PE, polyester) 폴리에틸렌 나프탈레이트(PEN, poly(2,6-ethylenenaphthalate)), 폴리메틸 메타크릴레이트(PMMA, polymethyl methacrylate), 폴리우레탄(PU, polyurethane), 플루오르폴리머(FEP, fluoropolymers) 및 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate, PET) 중 적어도 하나를 포함할 수 있다.
일측에 따르면, 금속 산화물을 증착하는 단계는 금속 산화물을 복수의 도파관 각각에 20nm 내지 50nm의 폭(width)으로 증착하여, 복수의 도파관에 대한 유효 굴절율(effective index)이 2.38 내지 2.41이 되도록 할 수 있다.
일측에 따르면, 금속 산화물을 증착하는 단계는 금속 산화물을 복수의 도파관 각각에 20nm 내지 50nm의 폭(width)으로 증착하여, 복수의 도파관에 대한 위상 시프트(phase shift)가 0 내지 4 Rad가 되도록 할 수 있다.
일실시예에 따르면, 본 발명은 원자층 증착법이 적용 가능한 화학물질을 MEMS를 기반으로 움직일 수 있게 만든 도파관에 증착시킬 수 있다.
또한, 본 발명은 소자 내에 이격되어 있는 복수의 도파관 사이의 갭을 감소시킬 수 있다.
또한, 본 발명은 커플링 비율(coupling ratio) 및 위상 시프팅(phase shifting) 특성을 개선할 수 있다.
도 1은 일실시예에 따른 광학 소자의 제조방법을 설명하는 도면이다.
도 2는 일실시예에 따른 광학 소자의 제조방법 중 금속 산화물을 증착하는 단계를 보다 구체적으로 설명하는 도면이다.
도 3은 일실시예에 따른 광학 소자를 설명하는 도면이다.
도 4a 내지 도 4b는 일실시예에 따른 광학 소자의 광학 시뮬레이션 결과를 설명하는 도면이다.
도 5a 내지 도 5b는 일실시예에 따른 광학 소자의 유효 굴절율 및 위상 시프트 특성을 설명하는 도면이다.
이하, 본 문서의 다양한 실시 예들이 첨부된 도면을 참조하여 기재된다.
실시 예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.
하기에서 다양한 실시 예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
그리고 후술되는 용어들은 다양한 실시 예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.
"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 어떤 구성요소가 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다.
본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.
어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.
예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다.
즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
상술한 구체적인 실시예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다.
그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시 예들이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 다양한 실시 예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며 후술하는 청구범위 뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 일실시예에 따른 광학 소자의 제조방법을 설명하는 도면이다.
도 1을 참조하면, 일실시예에 따른 광학 소자의 제조방법은 원자층 증착법이 적용 가능한 화학물질을 MEMS를 기반으로 움직일 수 있게 만든 도파관에 증착시킬 수 있다.
또한, 일실시예에 따른 광학 소자의 제조방법은 소자 내에 이격되어 있는 복수의 도파관 사이의 갭을 감소시킬 수 있다.
또한, 일실시예에 따른 광학 소자의 제조방법은 커플링 비율(coupling ratio) 및 위상 시프팅(phase shifting) 특성을 개선할 수 있다.
구체적으로, 110 단계에서 일실시예에 따른 제조방법은 기설정된 갭(gap)을 두고 서로 이격된 복수의 도파관(waveguide)이 형성된 기판을 챔버로 로딩할 수 있다.
일측에 따르면, 복수의 도파관은 실리콘(Si) 물질에 기초하여 형성되는 제1 도파관 및 제2 도파관을 포함할 수 있으며, 여기서 제2 도파관은 위상 시프터(phase shifter)일 수 있다.
예를 들면, 제1 도파관은 400nm의 폭(width)과 220nm의 두께(thickness)로 형성되고, 제2 도파관은 350nm의 폭(width)과 220nm의 두께(thickness)로 형성될 수 있다.
또한, 기판은 규소(Si, silicon), 산화규소(SiO2, silicon oxide), 산화알루미늄(Al2O3, aluminium oxide), 산화마그네슘(MgO, magnesium oxide), 탄화규소(SiC, silicon carbide), 질화규소(SiN, silicon nitride), 유리(glass), 석영(quartz), 사파이어(sapphire), 그래파이트(graphite), 그래핀(g raphene), 폴리이미드(PI, polyimide), 폴리에스테르(PE, polyester) 폴리에틸렌 나프탈레이트(PEN, poly(2,6-ethylenenaphthalate)), 폴리메틸 메타크릴레이트(PMMA, polymethyl methacrylate), 폴리우레탄(PU, polyurethane), 플루오르폴리머(FEP, fluoropolymers) 및 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate, PET) 중 적어도 하나를 포함할 수 있다.
일측에 따르면, 110 단계에서 일실시예에 따른 제조방법은 기판 상에 서로 이격된 복수의 도파관을 형성할 수 있다.
구체적으로, 110 단계에서 일실시예에 따른 제조방법은 기판 상에 실리콘(Si) 물질을 포함하는 코어층을 형성할 수 있다.
다음으로, 110 단계에서 일실시예에 따른 제조방법은 코어층 상에서 복수의 도파관에 대응되는 위치에 마스크 패턴을 형성할 수 있다.
다음으로, 110 단계에서 일실시예에 따른 제조방법은 코어층에 대한 패터닝을 통해 코어층에서 마스크 패턴이 형성된 위치를 제외한 나머지 영역을 제거하여 복수의 도파관을 형성할 수 있다.
120 단계에서 일실시예에 따른 제조방법은 원자층 증착법을 통해 복수의 도파관 각각에 금속 산화물을 증착할 수 있다.
예를 들면, 금속 산화물은 원자층 증착법을 통해 복수의 도파관 각각에 20nm 내지 50nm의 폭(width)으로 증착될 수 있으며, 바람직하게는 금속 산화물은 산화 알루미늄(Al2O3)일 수 있다.
일실시예에 따른 제조방법 중 금속 산화물을 증착하는 단계(220 단계)는 이후 실시예 도 2를 통해 보다 구체적으로 설명하기로 한다.
도 2는 일실시예에 따른 광학 소자의 제조방법 중 금속 산화물을 증착하는 단계를 보다 구체적으로 설명하는 도면이다.
도 2를 참조하면, 일실시예에 따른 광학 소자의 제조방법은 기설정된 갭(gap)을 두고 서로 이격된 복수의 도파관이 형성된 기판이 챔버 내로 로딩되면, 원자층 증착법을 통해 복수의 도파관 각각의 표면에 금속 산화물을 증착시킬 수 있다.
원자층 증착법은 원자층 단위의 증착을 통해 얇은 박막을 구현할 수 있고, 단차피복성(step coverage)이 우수하여 넓은 면적에 균일한 두께의 박막을 증착할 수 있기 때문에, 나노미터 크기의 입체적 구조를 지닌 최신 반도체 소자 제조에 매우 유리하다.
또한, 전구체와 반응물이 표면에 번갈아 노출되고, 반응은 표면에서만 진행되기 때문에, 밀도가 높고 결함이 적은 박막 증착이 가능하다. 하지만, 원자층 증착법 중, 물을 반응물로 사용하는 열적 원자층 증착법(Thermal ALD)은 물이 유기물에 직접적으로 노출되기 때문에 하부 구조 성능을 저하시킬 수 있다.
따라서, 플라즈마 강화 원자층 증착 방법을 사용하는 것이 바람직하고, 플라즈마 강화 원자층 증착 방법은 높은 반응성을 가진 반응 가스 유리기가 반응물로 사용되기 때문에, 비교적 낮은 온도에서 고품질의 박막 증착이 가능하다.
플라즈마 강화 원자층 증착 방법은 반응 가스가 플라즈마에 의해 반응성이 높은 라디칼(radical)과 이온(ion)들로 형성되고 이들이 반응에 참여함으로써 반응 속도를 높일 수 있다.
일실시예에 따른 제조방법은 이하에서 설명하는 210 내지 240 단계를 기설정된 횟수만큼 반복 수행하여 복수의 도파관 각각의 표면에 금속 산화물을 기설정된 폭(width)으로 증착시킬 수 있다. 바람직하게는 금속 산화물은 복수의 도파관 각각의 표면에 20nm 내지 50nm의 폭으로 증착될 수 있다.
일측에 따르면, 금속 산화물은 Al2O3, SiO2, HfO2, Ta2O5, La2O3, Y2O3, ZrO2, MgO, SrO, PbO, TiO2, Nb2O5, CeO2, SrTiO3, PbTiO3, SrRuO3, (Ba, Sr)TiO3, Pb(Zr, Ti)O3, (Pb, La)(Zr, Ti)O3, (Sr, Ca)RuO3, In2O3, RuO2, B2O3, GeO2, SnO2, PbO2, Pb3O4, V2O3, As2O5, As2O3, Pr2O3, Sb2O3, Sb2O5, CaO, P2O5, AlON, 및 SiON 중 적어도 하나를 포함할 수 있으나, 바람직하게는 금속 산화물은 금속 산화물은 산화 알루미늄(Al2O3)일 수 있다.
구체적으로, 210 단계에서 일실시예에 따른 제조방법은 복수의 도파관이 형성된 기판 상에 금속 전구체를 노출시킬 수 있다.
일측에 따르면, 금속 전구체는 실리콘(Si), 하프늄(Hf), 탄탈륨(Ta), 알루미늄(Al), 란타넘(La), 이트륨(Y), 지르코늄(Zr), 마그네슘(Mg), 스트론튬(Sr), 납(Pb), 티타늄(Ti), 니오븀(Nb), 세륨(Ce), 루테늄(Ru), 바륨(Ba), 칼슘(Ca), 인듐(In), 게르마늄(Ge), 주석(Sn), 바나듐(V), 비소(As), 프라세오디뮴(Pr), 안티모니(Sb) 및 인(P) 중 적어도 하나를 포함할 수 있으나, 바람직하게는 금속 전구체는 알루미늄(Al)을 포함할 수 있다.
일측에 따르면, 210단계에서 일실시예에 따른 제조방법은 100mTorr 내지 200mTorr의 압력에서 복수의 도파관이 형성된 기판 상에 금속 전구체를 노출시킬 수 있다.
보다 구체적으로, 금속 전구체의 노출 압력이 100mTorr 이하이면 금속 전구체가 충분히 기판에 흡착되지 않고, 200mTorr를 초과하면 과노출된 금속 전구체를 제거하기 위한 퍼지 공정 시간이 증가하여 수율을 감소 시키는 문제하는 문제점이 있으로, 210단계에서 일실시예에 따른 제조방법은 100mTorr 내지 200mTorr의 압력에서 금속 전구체를 노출시킬 수 있다.
220 단계에서 일실시예에 따른 제조방법은 금속 전구체를 챔버로부터 퍼지시킬 수 있다.
구체적으로, 220 단계에서 일실시예에 따른 제조방법은 금속 전구체의 공급을 중단하고, 챔버 내에 잔류하는 금속 전구체를 퍼지시킬 수 있으며, 챔버를 퍼지하는 방법은 퍼지 가스를 공급하는 것 또는 펌프 다운(pump down)을 수행하는 것 중 어느 하나를 통해 수행될 수 있으나, 이에 한정되는 것은 아니다.
챔버 내에 비활성 기체를 주입하여 기판에 흡착하지 않은 금속 전구체를 제거하는 경우, 비활성 기체로서, 예를 들어, 헬륨(He, helium), 네온(Ne, Neon), 아르곤(Ar, Argon), 크립톤(Kr, Krypton), 크세논(Xe, Xenon) 및 라돈(Rn, Radon) 중 적어도 하나의 물질이 사용될 수 있다.
230 단계에서 일실시예에 따른 제조방법은 기판 상에 반응 가스를 노출시킬 수 있다.
일측에 따르면, 반응 가스는 산소(O2), 오존(O3), 일산화 질소(NO) 및 이산화 질소(N2O) 중 적어도 하나를 포함할 수 있다.
즉, 230 단계에서 일실시예에 따른 제조방법은 금속 전구체와 결합하는 반응 가스를 공급하여, 금속 전구체와 반응 가스를 화학적으로 반응시킬 수 있으며, 이를 통해 복수의 도파관 각각의 표면에 금속 산화물 박막을 형성할 수 있다.
예를 들면, 반응 가스는 플라즈마를 이용하여 활성 반응 가스 라디칼 및 이온이 생성(이하에서, '반응 가스 플라즈마'로 기재함)되어 챔버 안으로 유입될 수 있다.
보다 구체적으로, 반응 가스 플라즈마는 챔버 안에서 다이렉트 플라즈마를 통해 생성될 수도 있고 혹은 원격(remote) 플라즈마를 통해 생성될 수도 있다.
반응 가스 플라즈마는 산소 플라즈마(O2 plasma), 오존 플라즈마(O3 plasma), 과산화수소 플라즈마(H2O2 plasma), 일산화 질소 플라즈마(NO plasma), 아산화 질소 플라즈마(N2O plasma) 및 수 플라즈마(H2O plasma) 중 적어도 어느 하나를 포함할 수 있다.
240 단계에서 일실시예에 따른 제조방법은 반응 가스를 챔버로부터 퍼지시킬 수 있다.
구체적으로, 일실시예에 따른 제조방법은 반응 가스 플라즈마의 공급을 중단하고, 챔버 내에 잔류하는 반응 가스 플라즈마를 퍼지시킬 수 있으며, 챔버를 퍼지하는 방법은 퍼지 가스를 공급하는 것 또는 펌프 다운을 수행하는 것 중 어느 하나를 통해 수행될 수 있으나, 이에 한정되는 것은 아니다.
도 3은 일실시예에 따른 광학 소자를 설명하는 도면이다.
도 3을 참조하면, 일실시예에 따른 광학 소자는 도 1 내지 도 2를 통해 설명한 일실시예에 따른 광학 소자의 제조방법을 통해 형성될 수 있다.
또한, 광학 소자는 제1 도파관(310), 제2 도파관(330) 및 원자층 증착법을 통해 제1 도파관(310) 및 제2 도파관(330) 각각에 증착된 금속 산화물(320, 340)을 더 포함할 수 있으며, 제1 도파관(310), 제2 도파관(330) 및 금속 산화물(320, 340)은 기판 상에 형성될 수 있다.
예를 들면, 제1 도파관(310)은 400nm의 폭(도 3의 x축 방향, W)과 220nm의 두께(도 3의 y축 방향)로 형성되고, 제2 도파관(330)은 350nm의 폭(W)과 220nm의 두께로 형성될 수 있다.
예를 들면, 기판은 규소(Si, silicon), 산화규소(SiO2, silicon oxide), 산화알루미늄(Al2O3, aluminium oxide), 산화마그네슘(MgO, magnesium oxide), 탄화규소(SiC, silicon carbide), 질화규소(SiN, silicon nitride), 유리(glass), 석영(quartz), 사파이어(sapphire), 그래파이트(graphite), 그래핀(g raphene), 폴리이미드(PI, polyimide), 폴리에스테르(PE, polyester) 폴리에틸렌 나프탈레이트(PEN, poly(2,6-ethylenenaphthalate)), 폴리메틸 메타크릴레이트(PMMA, polymethyl methacrylate), 폴리우레탄(PU, polyurethane), 플루오르폴리머(FEP, fluoropolymers) 및 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate, PET) 중 적어도 하나를 포함할 수 있다.
일측에 따르면, 금속 산화물(320, 340)은 금속 산화물 및 반응 가스를 챔버 내에서 교번하여 주입 및 퍼지시키는 동작을 통해 제1 도파관(310) 및 제2 도파관(330) 각각의 표면에 금속 산화물(320, 340)을 기설정된 폭(두께)으로 증착시킬 수 있다.
예를 들면, 금속 전구체는 실리콘(Si), 하프늄(Hf), 탄탈륨(Ta), 알루미늄(Al), 란타넘(La), 이트륨(Y), 지르코늄(Zr), 마그네슘(Mg), 스트론튬(Sr), 납(Pb), 티타늄(Ti), 니오븀(Nb), 세륨(Ce), 루테늄(Ru), 바륨(Ba), 칼슘(Ca), 인듐(In), 게르마늄(Ge), 주석(Sn), 바나듐(V), 비소(As), 프라세오디뮴(Pr), 안티모니(Sb) 및 인(P) 중 적어도 하나를 포함할 수 있으나, 바람직하게는 금속 전구체는 알루미늄(Al)을 포함할 수 있다.
또한, 반응 가스는 산소(O2), 오존(O3), 일산화 질소(NO) 및 이산화 질소(N2O) 중 적어도 하나를 포함할 수 있다.
바람직하게는, 금속 산화물(320, 340)은 산화 알루미늄(Al2O3)로, 제1 도파관(310) 및 제2 도파관(320) 각각의 표면에 20nm 내지 50nm의 폭으로 증착될 수 있다.
즉, 일실시예에 따른 광학 소자는 원자층 증착법을 이용하여 제1 도파관(310) 및 제2 도파관(320) 각각의 표면에 금속 산화물(320, 340)을 증착시킴으로써, 제1 도파관(310) 및 제2 도파관(320) 사이의 갭(reduced gap)을 초기 갭(initial gap) 보다 감소시킬 수 있다.
도 4a 내지 도 4b는 일실시예에 따른 광학 소자의 광학 시뮬레이션 결과를 설명하는 도면이다.
도 4a 내지 도 4b를 참조하면, 도면부호 410은 일실시예에 따른 광학 소자의 루메리컬 구조(structure at lumerical)의 시뮬레이션 결과를 도시하고, 도면부호 420은 일실시예에 따른 광학 소자의 모드 구속(mode confinement) 시뮬레이션 결과를 도시한다.
도면부호 410 및 420에 따르면, 일실시예에 따른 광학 소자의 제조방법을 통해 형성되는 소자는 광학 소자로써 이상 없이 동작하는 것으로 확인되었다.
도 5a 내지 도 5b는 일실시예에 따른 광학 소자의 유효 굴절율 및 위상 시프트 특성을 설명하는 도면이다.
도 5a 내지 도 5b를 참조하면, 도면부호 510은 일실시예에 따른 광학 소자의 금속 산화물의 증착 폭(deposition width)의 변화에 따른 유효 굴절율(effective index)의 변화 특성을 도시하고, 도면부호 520은 일실시예에 따른 광학 소자의 금속 산화물의 증착 폭(deposition width)의 변화에 따른 위상 시프트(phase shift)의 변화 특성을 도시한다.
또한, 도면부호 510 내지 520에 도시된 'Best case'는 실효 굴절률(effective index) n이 1.6216, 흡수 계수(absorption coefficient) k가 8 x 10-5인 광학 소자의 특성 확인 결과를 나타내고, 'worst case'는 실효 굴절율 n이 1.75, 흡수 계수 k가 0.02인 광학 소자의 특성 확인 결과를 나타낸다.
여기서, 일실시예에 따른 광학 소자는 제1 도파관은 400nm의 폭(width)과 220nm의 두께(thickness)로 형성되고, 제2 도파관은 350nm의 폭(width)과 220nm의 두께(thickness)로 형성되며, 금속 산화물인 산화알루미늄(Al2O3)이 원자층 증착법을 통해 제1 도파관 및 제2 도파관의 표면에 증착 되었다.
도면부호 510 내지 520에 따르면, 일실시예에 따른 광학 소자의 제조방법을 통해 형성된 광학 소자는 금속 산화물을 복수의 도파관 각각에 20nm 내지 50nm의 폭(width)으로 증착될 수 있으며, 이를 통해 복수의 도파관에 대한 유효 굴절율이 2.38 내지 2.41이 되고, 복수의 도파관에 대한 위상 시프트가 0 내지 4 Rad가 될 수 있다.
결국, 본 발명을 이용하면, 원자층 증착법이 적용 가능한 화학물질을 MEMS를 기반으로 움직일 수 있게 만든 도파관에 증착시킬 수 있다.
또한, 본 발명을 이용하면, 소자 내에 이격되어 있는 복수의 도파관 사이의 갭을 감소시킬 수 있다.
또한, 본 발명을 이용하면, 커플링 비율(coupling ratio) 및 위상 시프팅(phase shifting) 특성을 개선할 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
110: 복수의 도파관이 형성된 기판을 로딩하는 단계
120: 복수의 도파관에 금속 산화물을 증착하는 단계

Claims (11)

  1. 기설정된 갭(gap)을 두고 서로 이격된 복수의 도파관(waveguide)이 형성된 기판을 챔버로 로딩하는 단계 및
    원자층 증착법을 통해 상기 복수의 도파관 각각에 금속 산화물을 증착하는 단계
    를 포함하고,
    상기 복수의 도파관은,
    400nm의 폭(width)과 220nm의 두께(thickness)로 형성된 제1 도파관 및
    상기 제1 도파관과 상기 기설정된 갭을 두고 이격되어 위상 시프터(phase shifter)로 동작하며, 350nm의 폭(width)과 220nm의 두께(thickness)로 형성된 제2 도파관
    을 포함하며,
    상기 금속 산화물을 증착하는 단계는,
    상기 금속 산화물을 상기 복수의 도파관 각각에 20nm 내지 50nm의 폭(width)으로 증착하여, 상기 복수의 도파관에 대한 유효 굴절율(effective index)이 2.38 내지 2.41이 되도록 하고, 상기 복수의 도파관에 대한 위상 시프트(phase shift)가 0 내지 4 Rad가 되도록 하는
    광학 소자의 제조방법.
  2. 제1항에 있어서,
    상기 제1 도파관 및 상기 제2 도파관은,
    실리콘(Si) 물질에 기초하여 형성되는 것을 특징으로 하는 광학 소자의 제조방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 금속 산화물을 증착하는 단계는,
    상기 기판 상에 금속 전구체를 노출시키는 단계;
    상기 금속 전구체를 상기 챔버로부터 퍼지시키는 단계;
    상기 기판 상에 반응 가스를 노출시키는 단계; 및
    상기 반응 가스를 상기 챔버로부터 퍼지시키는 단계
    를 더 포함하는 것을 특징으로 하는 광학 소자의 제조방법.
  6. 제5항에 있어서,
    상기 금속 전구체는,
    실리콘(Si), 하프늄(Hf), 탄탈륨(Ta), 알루미늄(Al), 란타넘(La), 이트륨(Y), 지르코늄(Zr), 마그네슘(Mg), 스트론튬(Sr), 납(Pb), 티타늄(Ti), 니오븀(Nb), 세륨(Ce), 루테늄(Ru), 바륨(Ba), 칼슘(Ca), 인듐(In), 게르마늄(Ge), 주석(Sn), 바나듐(V), 비소(As), 프라세오디뮴(Pr), 안티모니(Sb) 및 인(P) 중 적어도 하나를 포함하는 것을 특징으로 광학 소자의 제조방법.
  7. 제5항에 있어서,
    상기 반응 가스는 산소(O2), 오존(O3), 일산화 질소(NO) 및 이산화 질소(N2O) 중 적어도 하나를 포함하는 가스인 것을 특징으로 광학 소자의 제조방법.
  8. 제1 항에 있어서,
    상기 금속 산화물은,
    Al2O3, SiO2, HfO2, Ta2O5, La2O3, Y2O3, ZrO2, MgO, SrO, PbO, TiO2, Nb2O5, CeO2, SrTiO3, PbTiO3, SrRuO3, (Ba, Sr)TiO3, Pb(Zr, Ti)O3, (Pb, La)(Zr, Ti)O3, (Sr, Ca)RuO3, In2O3, RuO2, B2O3, GeO2, SnO2, PbO2, Pb3O4, V2O3, As2O5, As2O3, Pr2O3, Sb2O3, Sb2O5, CaO, P2O5, AlON, 및 SiON 중 적어도 하나를 포함하는 것을 특징으로 하는 광학 소자의 제조방법.
  9. 제1항에 있어서,
    상기 기판은,
    규소(Si, silicon), 산화규소(SiO2, silicon oxide), 산화알루미늄(Al2O3, aluminium oxide), 산화마그네슘(MgO, magnesium oxide), 탄화규소(SiC, silicon carbide), 질화규소(SiN, silicon nitride), 유리(glass), 석영(quartz), 사파이어(sapphire), 그래파이트(graphite), 그래핀(g raphene), 폴리이미드(PI, polyimide), 폴리에스테르(PE, polyester) 폴리에틸렌 나프탈레이트(PEN, poly(2,6-ethylenenaphthalate)), 폴리메틸 메타크릴레이트(PMMA, polymethyl methacrylate), 폴리우레탄(PU, polyurethane), 플루오르폴리머(FEP, fluoropolymers) 및 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate, PET) 중 적어도 하나를 포함하는 것을 특징으로 하는 광학 소자의 제조방법.
  10. 삭제
  11. 삭제
KR1020220023575A 2021-02-26 2022-02-23 원자층 증착법에 기반하는 광학 소자의 제조방법 KR102626971B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210026828 2021-02-26
KR1020210026828 2021-02-26

Publications (2)

Publication Number Publication Date
KR20220122523A KR20220122523A (ko) 2022-09-02
KR102626971B1 true KR102626971B1 (ko) 2024-01-23

Family

ID=83280933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220023575A KR102626971B1 (ko) 2021-02-26 2022-02-23 원자층 증착법에 기반하는 광학 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR102626971B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020012876A (ja) * 2018-07-13 2020-01-23 デクセリアルズ株式会社 位相差素子の製造方法、位相差素子、および投射型画像表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101898161B1 (ko) * 2017-02-07 2018-09-12 연세대학교 산학협력단 버퍼층을 포함하는 금속 산화물막 증착 방법
KR102075764B1 (ko) 2018-03-28 2020-02-10 한국과학기술원 이종 광 집적회로 및 이의 제조 방법
KR102268815B1 (ko) * 2018-12-19 2021-06-24 국민대학교산학협력단 광 전자 소자 및 이의 제조 방법
JP7138056B2 (ja) 2019-01-24 2022-09-15 京セラ株式会社 光コネクタモジュール及び光導波路基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020012876A (ja) * 2018-07-13 2020-01-23 デクセリアルズ株式会社 位相差素子の製造方法、位相差素子、および投射型画像表示装置

Also Published As

Publication number Publication date
KR20220122523A (ko) 2022-09-02

Similar Documents

Publication Publication Date Title
JP4057184B2 (ja) 原子層蒸着法を用いた薄膜製造方法
KR100722989B1 (ko) 캐패시터 및 그 제조 방법
JP4814781B2 (ja) 誘電膜の形成方法、その誘電膜を用いたキャパシタ及びその製造方法
KR100652420B1 (ko) 유전막 제조방법, 그 유전막을 포함하는 mim 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ald장치
KR100343144B1 (ko) 원자층 증착법을 이용한 박막 형성 방법
KR20210014202A (ko) 유기 재료들 상에 금속 옥사이드 막들을 증착하기 위한 증착 툴 및 방법
KR20040093255A (ko) Ald에 의한 금속 박막 형성 방법, 란탄 산화막 형성방법 및 반도체 소자의 고유전막 형성 방법
KR101898161B1 (ko) 버퍼층을 포함하는 금속 산화물막 증착 방법
JP2007013086A (ja) ナノ混合の誘電膜、それを有するキャパシタ及びその製造方法
US11264247B2 (en) Method for forming etching mask and method for manufacturing semiconductor device
JP4887604B2 (ja) 半導体装置の製造方法
KR20230006004A (ko) 하드 마스크 선택도 (selectivity) 개선을 위한 불활성 가스 주입
KR102626971B1 (ko) 원자층 증착법에 기반하는 광학 소자의 제조방법
KR101884555B1 (ko) 플라즈마 강화 원자층 증착을 이용한 금속 산화물막 증착 방법
KR100518560B1 (ko) 원자층 증착법을 이용한 박막 형성방법
US7135422B2 (en) Methods of forming a multi-layered structure using an atomic layer deposition process and methods of forming a capacitor of an integrated circuit device
US6919243B2 (en) Methods of forming an integrated circuit capacitor in which a metal preprocessed layer is formed on an electrode thereof
KR100593645B1 (ko) 반도체 장치의 제조 방법
KR20030057706A (ko) 스트론튬루테늄산화물의 단원자층 증착 방법
JP2011204751A (ja) 半導体装置の製造方法
KR20180038599A (ko) 하드 마스크 제조방법
KR100770276B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
KR102708417B1 (ko) 원자층 식각과 원자층 증착을 이용한 산화막 제조 방법
KR100532960B1 (ko) 반도체소자의 캐패시터 형성방법
KR20070089521A (ko) 반도체 소자의 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant