KR102579662B1 - 결정 피드백 등화기, 데이터 수집 및 보정 방법 - Google Patents

결정 피드백 등화기, 데이터 수집 및 보정 방법 Download PDF

Info

Publication number
KR102579662B1
KR102579662B1 KR1020217040538A KR20217040538A KR102579662B1 KR 102579662 B1 KR102579662 B1 KR 102579662B1 KR 1020217040538 A KR1020217040538 A KR 1020217040538A KR 20217040538 A KR20217040538 A KR 20217040538A KR 102579662 B1 KR102579662 B1 KR 102579662B1
Authority
KR
South Korea
Prior art keywords
sampling
data
circuit
differential
decision
Prior art date
Application number
KR1020217040538A
Other languages
English (en)
Other versions
KR20220062452A (ko
Inventor
지아웨이 진
페이 송
Original Assignee
아날로직스 세미컨덕터 (쑤저우) 인코포레이티드
아날로직스 인터내셔널 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아날로직스 세미컨덕터 (쑤저우) 인코포레이티드, 아날로직스 인터내셔널 엘엘씨 filed Critical 아날로직스 세미컨덕터 (쑤저우) 인코포레이티드
Publication of KR20220062452A publication Critical patent/KR20220062452A/ko
Application granted granted Critical
Publication of KR102579662B1 publication Critical patent/KR102579662B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/068—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 결정 피드백 등화기와 데이터 수집 및 보정 방법을 공개한다. 상기 결정 피드백 등화기는 제1 결정 샘플링 회로 및 제2 결정 샘플링 회로를 포함하고; 제1 결정 샘플링 회로는, 입력단이 샘플링 데이터를 수신하고, 직전 샘플링 주기내에 제2 결정 샘플링 회로에 의해 출력된 제1 샘플링 결과를 수신하여, 제1 샘플링 결과를 통해 샘플링 데이터의 제1 보정 방식을 결정하고, 제1 보정 방식을 통해 샘플링 데이터를 보정하며; 제2 결정 샘플링 회로는 입력단이 샘플링 데이터를 수신하고, 직전 샘플링 주기내에 제1 결정 샘플링 회로에 의해 출력된 제2 샘플링 결과를 수신하여, 제2 샘플링 결과를 통해 샘플링 데이터의 제2 보정 방식을 결정하며, 제2 보정 방식을 통해 샘플링 데이터를 보정한다.

Description

결정 피드백 등화기, 데이터 수집 및 보정 방법
본원 발명은 2020년 11월 5일에 중국 특허국에 제출한 출원 번호가 202011224933.0이고 발명의 명칭이 “결정 피드백 등화기 및 데이터 수집 및 보정 방법”인 중국 특허 출원의 우선권을 주장하는 바, 상기 출원의 모든 내용은 인용을 통해 본원 발명에 결합된다.
본 발명은 데이터 전송 기술 분야에 관한 것으로, 구체적으로 결정 피드백 등화기 및 데이터 수집 및 보정 방법에 관한 것이다.
고속 데이터 전송 과정에서, 채널의 비 이상적인 특성으로 인해 심볼 간 간섭이 발생되어 신호 무결성에 영향을 미친다.
관련 기술에서 풀 레이트(full rate) 결정 피드백 등화기를 사용하여 심볼 간 간섭을 제거하고, 풀 레이트 결정 피드백 등화기는 이미 결정된 데이터를 사용하여 현재 결정 데이터에 존재하는 ISI를 제거하며, 정확한 코드 패턴을 복원한다. 고속 인터페이스 전송 속도의 끊임없는 증가에 따라, 풀 레이트 등화기는 회로의 타이밍 설계에 대한 요구가 매우 엄격해 설계 비용과 난이도를 증가시킨다.
풀 레이트 등화기에 대한 엄격한 타이밍 요구와, 설계 비용과 난이도가 증가되는 문제를 해결하기 위하여, 관련 기술에서 하프 레이트(half rate) 등화기를 제공하였는 바, 하프 레이트 등화기는 샘플링 주파수가 데이터 스트림 주파수의 절반인 것을 의미하는 것으로, 회로 타이밍을 보다 여유롭게 설계하지만, 하프 레이트 결정 피드백 등화기는 홀수 채널과 짝수 채널에서 모두 다음 신호에 대한 직전 신호의 영향 수치를 수집하여 더하고 감한 다음, 어느 수집 값을 보류할 것인지를 판단하기 때문에, 4개의 샘플러를 사용하여 샘플링해야 하므로, 하프 레이트 결정 피드백 등화기의 전력 소모 및 면적이 커진다.
관련 기술에서 하프 레이트 결정 피드백 등화기는 복수 개의 수집기를 사용하므로, 회로 전력 소모가 크고 사이즈가 큰 문제가 존재하는데, 지금까지 아직 효과적인 해결 방안이 제시된 바 없다.
본 발명의 적어도 일부 실시예에서, 본 발명은 관련 기술에서 하프 레이트 결정 피드백 등화기가 복수 개의 수집기를 사용하여 발생되는 회로 전력 소모가 크고 사이즈가 큰 문제를 해결하기 위한 결정 피드백 등화기 및 데이터 수집 및 보정 방법을 제공한다.
본 발명의 일 실시예는 결정 피드백 등화기를 제공한다. 상기 결정 피드백 등화기는 서로 반대되는 샘플링 클럭 신호를 통해 샘플링하는 제1 결정 샘플링 회로 및 제2 결정 샘플링 회로를 포함하되, 제1 결정 샘플링 회로는, 입력단이 샘플링 데이터를 수신하며 제2 결정 샘플링 회로의 출력단에 연결되고, 직전 샘플링 주기내에 제2 결정 샘플링 회로에 의해 출력된 제1 샘플링 결과를 수신하여, 제1 샘플링 결과를 통해 샘플링 데이터의 제1 보정 방식을 결정하며, 제1 보정 방식을 통해 샘플링 데이터를 보정하고; 제2 결정 샘플링 회로는, 입력단이 샘플링 데이터를 수신하며 제1 결정 샘플링 회로의 출력단에 연결되고, 직전 샘플링 주기내에 제1 결정 샘플링 회로에 의해 출력된 제2 샘플링 결과를 수신하여, 제2 샘플링 결과를 통해 샘플링 데이터의 제2 보정 방식을 결정하며, 제2 보정 방식을 통해 샘플링 데이터를 보정한다.
또한, 제1 보정 방식은, 샘플링 데이터와 제1 샘플링 보정 데이터를 더하는 방식, 또는 샘플링 데이터와 제1 샘플링 보정 데이터를 감하는 방식 중 하나이고; 제2 보정 방식은, 샘플링 데이터와 제2 샘플링 보정 데이터를 더하는 방식, 또는 샘플링 데이터와 제2 샘플링 보정 데이터를 감하는 방식 중 하나일 수 있다.
또한, 제1 결정 샘플링 회로 또는 제2 결정 샘플링 회로는 선택 샘플링 회로, 증폭 비교 회로 및 홀드 회로를 포함하되, 선택 샘플링 회로는 입력단이 샘플링 데이터를 수신하고, 직전 샘플링 주기 내에 수집된 샘플링 결과를 수신하며, 샘플링 결과를 통해 샘플링 데이터의 보정 방식을 결정하고, 샘플링 데이터를 보정 및 증폭하여 제1 샘플링 데이터를 출력하며; 증폭 비교 회로는, 입력단이 선택 샘플링 회로의 출력단에 연결되어, 제1 샘플링 데이터를 증폭하고, 증폭 결과에 따라 플러스 또는 마이너스를 결정하여 결정 결과를 출력하며; 홀드 회로는, 입력단이 증폭 비교 회로의 출력단에 연결되어, 결정 결과를 유지하고, 유지된 결정 결과를 현재 샘플링 주기의 샘플링 결과로 결정할 수 있다.
또한, 선택 샘플링 회로는 동일한 샘플링 클럭 신호에 각각 액세스하는 제1 차동 증폭 회로 및 제2 차동 증폭 회로를 포함하되, 제1 차동 증폭 회로의 제1 입력단은 직전 샘플링 주기 내에 수집된 샘플링 결과를 수신하고, 샘플링 결과를 통해 제1 차동 증폭 회로를 온 오프하며, 제1 차동 증폭 회로의 2개의 차동 입력단은 각각 샘플링 데이터와 샘플링 보정 데이터를 더한 결과를 수신하고, 더한 결과에 대해 증폭 처리하여 2개의 제1 차동 출력 신호를 출력하며; 제2 차동 증폭 회로의 제1 입력단은 직전 샘플링 주기 내에 수집된 샘플링 결과를 수신하고, 샘플링 결과를 통해 제2 차동 증폭 회로를 온 오프하며, 제2 차동 증폭 회로의 2개의 차동 입력단은 각각 샘플링 데이터와 샘플링 보정 데이터를 감한 결과를 수신하고, 감한 결과에 대해 증폭 처리하여 2개의 제2 차동 출력 신호를 출력할 수 있다.
또한, 증폭 비교 회로는, 샘플링 클럭 신호에 액세스하며, 2개의 제1 차동 출력 신호 또는 2개의 제2 차동 출력 신호를 증폭하여 2개의 제3 차동 출력 신호를 획득하는 제3 차동 증폭 회로; 및 샘플링 클럭 신호에 액세스하며, 2개의 제3 차동 출력 신호를 수신하고, 2개의 제3 차동 출력 신호를 비교하여 제1 결정 신호 및 제2 결정 신호를 획득하는 비교 회로를 포함할 수 있다.
또한, 제3 차동 증폭 회로는 제1 그룹 차동 입력단 및 제2 그룹 차동 입력단의 두 그룹의 차동 입력단을 포함하되, 제1 그룹 차동 입력단은 제1 차동 증폭 회로의 2개의 차동 출력단에 각각 연결되어, 제2 차동 증폭 회로가 오프되고 제2 그룹 차동 입력단이 온될 경우, 2개의 제1 차동 출력 신호를 증폭하여 2개의 제3 차동 출력 신호를 출력하고; 제2 그룹 차동 입력단은 제2 차동 증폭 회로의 2개의 차동 출력단에 각각 연결되어, 제1 차동 증폭 회로가 오프되고 제1 그룹 차동 입력단이 온될 경우, 2개의 제2 차동 출력 신호를 증폭하여 2개의 제3 차동 출력 신호를 획득할 수 있다.
또한, 선택 샘플링 회로는 직전 주기 내의 샘플링 결과에 각각 액세스하는 제1 기능 회로 및 제2 기능 회로를 더 포함하되, 제1 기능 회로는, 출력단이 제3 차동 증폭 회로의 제1 그룹 차동 입력단에 연결되어, 샘플링 결과를 통해 제1 그룹 차동 입력단의 온 여부를 판단하고; 제2 기능 회로는, 출력단이 제3 차동 증폭 회로의 제2 그룹 차동 입력단에 연결되어, 샘플링 결과를 통해 제2 그룹 차동 입력단의 온 여부를 판단할 수 있다.
또한, 비교 회로는 샘플링 클럭 신호에 각각 액세스하는 제1 위상 반전기 및 제2 위상 반전기를 포함하되, 제1 위상 반전기의 입력단과 제2 위상 반전기의 출력단은 서로 연결되고, 제2 위상 반전기의 입력단과 제1 위상 반전기의 출력단은 서로 연결되며, 제1 위상 반전기의 입력단 및 제2 위상 반전기의 입력단은 각각 2개의 제3 차동 출력 신호를 수신하고, 제1 위상 반전기의 출력단 및 제2 위상 반전기의 출력단은 각각 제1 결정 신호 및 제2 결정 신호를 출력할 수 있다.
또한, 홀드 회로는 래치일 수 있다.
본 발명의 다른 실시예는 상술한 어느 한 항의 결정 피드백 등화기에 적용되는 데이터 수집 및 보정 방법을 더 제공한다. 상기 방법은, 직전 샘플링 주기 내에 샘플링 데이터를 수집하여 얻은 샘플링 결과를 획득하고, 샘플링 결과를 통해 샘플링 데이터의 보정 방식을 결정하는 단계 - 보정 방식은 샘플링 데이터와 샘플링 보정 데이터를 더하는 방식, 또는 샘플링 데이터와 샘플링 보정 데이터를 감하는 방식임 - ; 보정 방식을 통해 샘플링 데이터를 보정하여 보정된 데이터를 획득하는 단계; 및 보정된 데이터를 수집하여 샘플링 결과를 출력하는 단계를 포함한다.
본 발명에서, 제1 결정 샘플링 회로 및 제2 결정 샘플링 회로는 서로 반대되는 샘플링 클럭 신호를 통해 샘플링하되, 제1 결정 샘플링 회로의 입력단은 샘플링 데이터를 수신하고, 또한 제2 결정 샘플링 회로의 출력단에 연결되어 직전 샘플링 주기내에 제2 결정 샘플링 회로에 의해 출력된 제1 샘플링 결과를 수신하여, 제1 샘플링 결과를 통해 샘플링 데이터의 제1 보정 방식을 결정하며, 제1 보정 방식을 통해 샘플링 데이터를 보정하고; 제2 결정 샘플링 회로의 입력단은 샘플링 데이터를 수신하고, 또한 제1 결정 샘플링 회로의 출력단에 연결되어 직전 샘플링 주기내에 제1 결정 샘플링 회로에 의해 출력된 제2 샘플링 결과를 수신하여, 제2 샘플링 결과를 통해 샘플링 데이터의 제2 보정 방식을 결정하며, 제2 보정 방식을 통해 샘플링 데이터를 보정함으로써, 관련 기술에서 하프 레이트 결정 피드백 등화기가 복수 개의 수집기를 사용하여 발생되는 회로 전력 소모가 크고 사이즈가 큰 문제를 해결한다. 제1 결정 샘플링 회로 및 제2 결정 샘플링 회로를 통해 먼저 샘플링 데이터의 보정방식을 결정한 다음 샘플링 데이터를 보정하고 수집함으로써, 수집기의 사용을 감소시키고, 나아가 회로 전력 소모를 감소시키며 회로 사이즈를 감소시키는 효과에 도달한다.
본 발명의 일부분을 구성하는 도면은 본 발명을 더 잘 이해할 수 있도록 제공되는 것으로, 본 발명의 예시적 실시예 및 이에 대한 설명은 본 발명을 해석하기 위한 것으로, 본 발명을 한정하지 않는다. 도면은 다음과 같다.
도 1은 관련 기술에 따른 결정 피드백 등화기의 모식도이다.
도 2는 관련 기술에 따른 결정 피드백 등화기의 샘플링 타이밍 다이어그램이다.
도 3은 본 발명의 실시예 1에 따른 결정 피드백 등화기의 모식도이다.
도 4는 본 발명의 실시예 1에 따른 결정 피드백 등화기 중의 선택 샘플링 회로의 모식도이다.
도 5는 본 발명의 실시예 1에 따른 결정 피드백 등화기 중의 제3 차동 증폭 회로의 모식도이다.
도 6은 본 발명의 실시예 1에 따른 결정 피드백 등화기 중의 비교 회로의 모식도이다.
도 7은 본 발명의 실시예 1에 따른 결정 피드백 등화기 중의 홀드 회로의 모식도이다.
도 8은 본 발명의 실시예 2에 따른 데이터 수집 및 보정 방법의 흐름도이다.
모순되지 않는 한, 본 발명의 실시예 및 실시예의 특징은 서로 조합될 수 있다. 이하, 도면을 참조하면서 실시예를 결부하여 본 발명을 상세히 설명한다.
이하, 본 발명의 기술분야의 통상의 기술자가 본 발명의 해결수단을 더 잘 이해할 수 있도록, 본 발명의 실시예에 따른 도면을 참조하여 본 발명의 실시예에 따른 기술적 해결수단을 명확하고 완전하게 설명하되, 설명된 실시예는 본 발명의 일부 실시예 일 뿐 전체 실시예가 아님은 분명하다. 본 발명의 실시예에 기반하여, 본 발명의 기술분야의 통상의 기술자가 진보성 창출에 힘쓸 필요없이 획득한 모든 다른 실시예들은 모두 본 발명의 보호범위 내에 속해야 한다.
설명해야 할 것은, 본 발명의 명세서 및 청구범위 및 상기 도면에서의 용어 “제1”, “제2” 등은 유사한 객체를 구별하기 위한 것으로, 특정된 순서 또는 선후 순서를 설명하기 위한 것이 아니다. 이렇게 사용되는 데이터는 여기서 설명된 본 발명의 실시예를 위해 적절한 상황에서 교환될 수 있음을 이해해야 한다. 이 밖에, 용어 “포함” 및 “구비” 및 이들의 임의의 변형은 비배타성의 포함을 포괄하고자 의도하는데, 예를 들어, 일련의 단계 또는 유닛을 포함하는 과정, 방법, 시스템, 제품 또는 기기는 명확하게 열거된 단계 또는 유닛에 한정되지 않고, 명확하게 열거되지 않았거나 이러한 과정, 방법, 제품 또는 기기가 고유하고 있는 다른 단계 또는 유닛을 포함할 수 있다.
이하, 설명의 편의를 위해, 본 발명의 실시예에서 언급된 일부 명사 또는 용어를 설명한다.
심볼 간 간섭: 약칭은 ISI이고, 영문 전체 명칭은 Inter-Symbol Interference이며, 고속으로 전파되는 신호 간의 관련 간섭을 의미한다.
샘플러: 약칭은 SA이고, 영문 전체 명칭은 Sampler Amplifier이다.
데이터 선택기: 약칭은 MUX이고, 영문 전체 명칭은 multiplexer이다.
관련 기술에서 풀 레이트 등화기에 대한 엄격한 타이밍 요구와, 설계 비용과 난이도가 증가되는 문제를 해결하기 위하여, 관련 기술에서 다음과 같은 하프 레이트 등화기를 제공하였다.
도 1에 도시된 바와 같이, 데이터가 입력될 경우, 홀수(odd), 짝수(even) 채널의 샘플러(SA)는 데이터를 샘플링하되, CKB는 CK의 역위상이고, 홀수 데이터 채널은 데이터 odd를 획득하며, 짝수 데이터 채널은 데이터 even을 획득한다.
도 2는 도 1의 샘플링 타이밍 다이어그램이고, 도 2에 도시된 바와 같이, data2에 대한 data1의 영향을 제거하기 위해, 짝수 데이터 채널이 data2를 샘플링하기 전에, 홀수 데이터 채널이 data1을 샘플링한 결과를 이용하여, data2가 하나의 H1을 더할 것인지 아니면 하나의 H1을 감할 것인지를 결정한다(H1은 ISI 영향을 제거하는 전압 폭을 의미함).
data1의 샘플링 결과가 1이면, data2에 대한 이의 영향은 플러스로, data2의 데이터는 전압 상승 영향을 일으키게 되고, 짝수 데이터 채널에서 데이터 선택기(MUX)를 통해 마이너스 H1을 가지는 하나의 채널의 SA를 선택한다. 마찬가지로, data1의 샘플링 결과가 0이면, data2에 대한 이의 영향은 마이너스인 것으로, 짝수 데이터 채널에서 MUX를 통해 플러스 H1을 가지는 하나의 채널의 SA를 선택한다. 따라서, 관련 기술에서의 하프 레이트 결정 피드백 등화기는 4개의 SA를 사용하므로, 전력 소모 및 면적이 커진다.
이에 따라서, 본 발명은 상기 기술적 과제를 해결할 수 있는 해결수단을 제공하고자 하며, 그 상세 내용은 이하의 실시예에서 설명하도록 한다.
실시예 1
본 발명의 실시예 1에 따르면, 결정 피드백 등화기를 제공한다.
도 3은 본 발명의 실시예 1에 따른 결정 피드백 등화기의 흐름도이다. 도 3에 도시된 바와 같이, 상기 결정 피드백 등화기는 서로 반대되는 샘플링 클럭 신호를 통해 샘플링하는 제1 결정 샘플링 회로 및 제2 결정 샘플링 회로를 포함한다.
여기서, 제1 결정 샘플링 회로는 입력단이 샘플링 데이터를 수신하고, 또한 제2 결정 샘플링 회로의 출력단에 연결되어 직전 샘플링 주기내에 제2 결정 샘플링 회로에 의해 출력된 제1 샘플링 결과를 수신하여, 제1 샘플링 결과를 통해 샘플링 데이터의 제1 보정 방식을 결정하며, 제1 보정 방식을 통해 샘플링 데이터를 보정하고;
제2 결정 샘플링 회로는 입력단이 샘플링 데이터를 수신하고, 또한 제1 결정 샘플링 회로의 출력단에 연결되어 직전 샘플링 주기내에 제1 결정 샘플링 회로에 의해 출력된 제2 샘플링 결과를 수신하여, 제2 샘플링 결과를 통해 샘플링 데이터의 제2 보정 방식을 결정하며, 제2 보정 방식을 통해 샘플링 데이터를 보정한다.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 결정 피드백 등화기를 사용하여 샘플링 데이터를 샘플링할 경우, 샘플링 클럭의 상승 에지 신호 CK를 사용하여 짝수 채널의 제1 결정 샘플링 회로를 통해 짝수 시퀀스의 데이터를 수집할 수 있고, 반대로, 샘플링 클럭의 하강 에지 신호 CKB를 사용하여 홀수 채널의 제2 결정 샘플링 회로를 통해 홀수 시퀀스의 데이터를 수집할 수 있음으로써, 샘플링 데이터에 대한 수집을 완료한다.
설명해야 할 것은, 제1 결정 샘플링 회로 및 제2 결정 샘플링 회로는 각각 홀수 채널 및 짝수 채널 중 점선으로 표시된 박스 내의 회로이고, 점선으로 표시된 박스 내의 회로는 하나의 MUX 및 하나의 SA의 기능을 통합하였으며, 샘플링 데이터를 수신하는 동시에, 직전 샘플링 주기내에 다른 채널에 의해 수집된 샘플링 결과(짝수 채널인 경우, 수신된 것은 홀수 채널의 샘플링 결과 odd이고, 홀수 채널인 경우, 수시된 것은 짝수 채널의 샘플링 결과 even임)를 수신하고, 먼저 MUX가 샘플링 결과에 기반하여 보정 방식을 결정한 다음, SA가 보정된 샘플링 데이터를 수집하므로, 관련 기술에서의 하프 레이트 결정 피드백 등화기에 비해, 샘플러의 사용 개수를 감소시킴으로써, 전력 소모 및 면적을 거의 절반으로 감소시킨다.
이 밖에, 설명해야 할 것은, MUX를 SA의 내부에 추가하므로, 관련 기술에서의 하프 레이트 결정 피드백 등화기 TSA + Tmux < 1UI의 타이밍 제약(TSA는 SA가 데이터를 수집하여 MUX에 전달하는 시간을 의미하고, Tmux는 데이터가 mux 입력단으로부터 출력단으로 전송되는 시간을 의미하며, 1UI는 샘플링 클럭 하이 레벨과 로우 레벨의 지속 시간의 합을 의미함)에 비해, 그 타이밍 제약은 하나의 Tmux의 시간을 확장시키는 것과 같음으로써, 보다 높은 데이터 스트림을 샘플링하여 결정 피드백 등화기의 샘플링 속도를 향상시킬 수 있다.
제1 보정 방식 및 제2 보정 방식은 모두 샘플링 데이터의 심볼 간 간섭을 제거할 수 있고, 또한, 본 발명의 실시예에 따른 결정 피드백 등화기에서, 제1 보정 방식은, 샘플링 데이터와 제1 샘플링 보정 데이터를 더하는 방식, 또는 샘플링 데이터와 제1 샘플링 보정 데이터를 감하는 방식 중 하나이고; 제2 보정 방식은, 샘플링 데이터와 제2 샘플링 보정 데이터를 더하는 방식, 또는 샘플링 데이터와 제2 샘플링 보정 데이터를 감하는 방식 중 하나일 수 있다.
본 발명의 실시예에 따른 결정 피드백 등화기에서, 제1 결정 샘플링 회로 및 제2 결정 샘플링 회로는 서로 반대되는 샘플링 클럭 신호를 통해 샘플링하되, 제1 결정 샘플링 회로는, 입력단이 샘플링 데이터를 수신하고, 또한 제2 결정 샘플링 회로의 출력단에 연결되어 직전 샘플링 주기내에 제2 결정 샘플링 회로에 의해 출력된 제1 샘플링 결과를 수신하여, 제1 샘플링 결과를 통해 샘플링 데이터의 제1 보정 방식을 결정하며, 제1 보정 방식을 통해 샘플링 데이터를 보정하고; 제2 결정 샘플링 회로는, 입력단이 샘플링 데이터를 수신하고, 또한 제1 결정 샘플링 회로의 출력단에 연결되어 직전 샘플링 주기내에 제1 결정 샘플링 회로에 의해 출력된 제2 샘플링 결과를 수신하여, 제2 샘플링 결과를 통해 샘플링 데이터의 제2 보정 방식을 결정하며, 제2 보정 방식을 통해 샘플링 데이터를 보정함으로써, 관련 기술에서 하프 레이트 결정 피드백 등화기가 복수 개의 수집기를 사용하여 발생되는 회로 전력 소모가 크고 사이즈가 큰 문제를 해결한다. 제1 결정 샘플링 회로 및 제2 결정 샘플링 회로를 통해 먼저 샘플링 데이터의 보정방식을 결정한 다음 샘플링 데이터를 보정하고 수집함으로써, 수집기의 사용을 감소시키고, 나아가 회로 전력 소모를 감소시키며 회로 사이즈를 감소시키는 효과에 도달한다.
도 3에 도시된 바와 같이, 제1 보정 방식은 짝수 채널의 샘플링 데이터의 기초상에서 H1을 더하거나, 짝수 채널의 샘플링 데이터의 기초상에서 H1을 감하는 방식이다. 마찬가지로, 제2 보정 방식은 홀수 채널의 샘플링 데이터의 기초상에서 H1을 더하거나, 홀수 채널의 샘플링 데이터의 기초상에서 H1을 감하는 방식이다.
제1 결정 샘플링 회로와 제2 결정 샘플링 회로의 회로 구조는 같으며, 또한, 본 발명의 실시예에 따른 결정 피드백 등화기에서, 제1 결정 샘플링 회로 또는 제2 결정 샘플링 회로는 선택 샘플링 회로, 증폭 비교 회로 및 홀드 회로를 포함하되, 선택 샘플링 회로는 입력단이 샘플링 데이터를 수신하고 직전 샘플링 주기 내에 수집된 샘플링 결과를 수신하며, 샘플링 결과를 통해 샘플링 데이터의 보정 방식을 결정하고, 샘플링 데이터를 보정 및 증폭하여 제1 샘플링 데이터를 출력하며; 증폭 비교 회로는, 입력단이 선택 샘플링 회로의 출력단에 연결되어, 제1 샘플링 데이터를 증폭하고, 증폭 결과에 따라 플러스 또는 마이너스를 결정하여 결정 결과를 출력하며; 홀드 회로는, 입력단이 증폭 비교 회로의 출력단에 연결되어, 결정 결과를 유지하고, 유지된 결정 결과를 현재 샘플링 주기의 샘플링 결과로 결정한다.
구체적으로, 선택 샘플링 회로는 먼저 선택 후 샘플링의 기능을 구현하기 위한 것으로, 샘플링의 데이터는 보정된 데이터이며, 증폭 비교 회로는 보정된 데이터를 결정하기 위한 것이고, 홀드 회로는 결정 결과가 판독되도록 결정 결과를 유지하기 위한 것이다.
선택 샘플링 회로는 기능적으로 mux 선택 기능을 가지는 샘플링 사전 증폭 회로이고, 또한, 본 발명의 실시예에 따른 결정 피드백 등화기에서, 선택 샘플링 회로는 동일한 샘플링 클럭 신호에 각각 액세스하는 제1 차동 증폭 회로 및 제2 차동 증폭 회로를 포함하되, 제1 차동 증폭 회로의 제1 입력단은 직전 샘플링 주기 내에 수집된 샘플링 결과를 수신하고, 샘플링 결과를 통해 제1 차동 증폭 회로를 온 오프(on off)하며, 제1 차동 증폭 회로의 2개의 차동 입력단은 각각 샘플링 데이터와 샘플링 보정 데이터를 더한 결과를 수신하고, 더한 결과에 대해 증폭 처리하여 2개의 제1 차동 출력 신호를 출력하며; 제2 차동 증폭 회로의 제1 입력단은 직전 샘플링 주기 내에 수집된 샘플링 결과를 수신하고, 샘플링 결과를 통해 제2 차동 증폭 회로를 온 오프하며, 제2 차동 증폭 회로의 2개의 차동 입력단은 각각 샘플링 데이터와 샘플링 보정 데이터를 감한 결과를 수신하고, 감한 결과에 대해 증폭 처리하여 2개의 제2 차동 출력 신호를 출력할 수 있다.
도 4에 도시된 바와 같이, 본 실시예는 짝수 채널의 제1 결정 샘플링 회로를 예로 들어 선택 샘플링 회로의 구조를 설명하되, 제1 차동 증폭 회로는 스위칭 튜브 M3L, M4L, M1L, M2L 및 M01L로 구성되고, 제2 차동 증폭 회로는 스위칭 튜브 M3, M4, M1, M2 및 M01로 구성되며, 제1 차동 증폭 회로 및 제2 차동 증폭 회로는 동일한 샘플링 클럭 신호 CK에 각각 액세스한다.
구체적으로, 제1 차동 증폭 회로의 제1 입력단인 M01L의 G 핀은 직전 샘플링 주기 내에 홀수 채널에 의해 수집된 샘플링 결과를 수신하고, M01L은 NMOS 튜브이므로, 샘플링 결과가 0, 즉 로우 레벨 신호 TAPL일 경우, 제1 차동 증폭 회로를 온하며, 제1 차동 증폭 회로의 2개의 차동 입력단인 M1L 및 M2L의 G 핀은 각각 샘플링 데이터와 샘플링 보정 데이터를 감한 결과 IPL 및 INL을 수신하고, 감한 결과에 대해 증폭 처리하여 2개의 제1 차동 출력 신호 ONL 및 OPL을 출력한다.
제2 차동 증폭 회로의 제1 입력단인 M01의 G 핀은 직전 샘플링 주기 내에 홀수 채널에 의해 수집된 샘플링 결과를 수신하고, M01L은 NMOS 튜브이므로, 샘플링 결과가 1, 즉 하이 레벨 신호 TAPH일 경우, 제2 차동 증폭 회로를 온하며, 제2 차동 증폭 회로의 2개의 차동 입력단인 M1 및 M2의 G 핀은 각각 샘플링 데이터와 샘플링 보정 데이터를 더한 결과 IPH 및 INH를 수신하고, 더한 결과에 대해 증폭 처리하여 2개의 제2 차동 출력 신호 ONH 및 OPH를 출력한다.
증폭 비교 회로는 샘플링 결과가 판독될 수 있도록 선택 샘플링 회로에 의해 출력된 2개의 제1 차동 출력 신호 또는 2개의 제2 차동 출력 신호를 증폭 및 결정하기 위한 것이고, 또한, 본 발명의 실시예에 따른 결정 피드백 등화기에서, 증폭 비교 회로는, 샘플링 클럭 신호에 액세스하여 2개의 제1 차동 출력 신호 또는 2개의 제2 차동 출력 신호를 증폭하여 2개의 제3 차동 출력 신호를 획득하는 제3 차동 증폭 회로; 및 샘플링 클럭 신호에 액세스하여 2개의 제3 차동 출력 신호를 수신하고, 2개의 제3 차동 출력 신호를 비교하여 제1 결정 신호 및 제2 결정 신호를 획득하는 비교 회로를 포함할 수 있다.
도 5에 도시된 바와 같이, 제3 차동 증폭 회로는 스위칭 튜브 M33, M44, M111, M222, M11, M22 및 M02로 구성되고, 선택 샘플링 회로와 동일하게, 샘플링 클럭 신호 CK에 액세스한다. 제3 차동 증폭 회로는 제1 차동 증폭 회로가 온되고 제2 차동 증폭 회로가 오프될 경우, 2개의 제1 차동 출력 신호 ONL 및 OPL을 증폭하여 2개의 제3 차동 출력 신호 SP 및 SN을 획득하고; 제2 차동 증폭 회로가 온되고 제1 차동 증폭 회로가 오프될 경우, 2개의 제2 차동 출력 신호 ONH 및 OPH를 증폭하여 2개의 제3 차동 출력 신호 SP 및 SN을 획득한다.
또한, 본 발명의 실시예에 따른 결정 피드백 등화기에서, 제3 차동 증폭 회로는 제1 그룹 차동 입력단 및 제2 그룹 차동 입력단의 두 그룹의 차동 입력단을 포함하되, 제1 그룹 차동 입력단은 제1 차동 증폭 회로의 2개의 차동 출력단에 각각 연결되어 제2 차동 증폭 회로가 오프되고 제2 그룹 차동 입력단이 온될 경우 2개의 제1 차동 출력 신호를 증폭하여 2개의 제3 차동 출력 신호를 출력하고; 제2 그룹 차동 입력단은 제2 차동 증폭 회로의 2개의 차동 출력단에 각각 연결되어 제1 차동 증폭 회로가 오프되고 제1 그룹 차동 입력단이 온될 경우 2개의 제2 차동 출력 신호를 증폭하여 2개의 제3 차동 출력 신호를 획득할 수 있다.
도 5에 도시된 바와 같이, 제1 그룹 차동 입력단 M111, M222는 제1 차동 증폭 회로의 출력단 M1L, M2L에 연결되고, 제2 그룹 차동 입력단 M11, M22는 제2 차동 증폭 회로의 출력단 M1, M2에 연결되며, 2개의 제1 차동 출력 신호 ONL 및 OPL을 증폭할 경우, 제2 차동 증폭 회로의 영향을 방지하기 위해, 제2 그룹 차동 입력단 M11, M22가 온되도록 제어하고, M11, M22가 온되면 도선에 해당되므로, 2개의 제1 차동 출력 신호를 증폭할 경우 제2 차동 증폭 회로의 영향을 방지한다. 2개의 제2 차동 출력 신호 ONH 및 OPH를 증폭할 경우, 제1 차동 증폭 회로의 영향을 방지하기 위해, 제2 그룹 차동 입력단 M111, M222가 온되도록 제어하고, M111, M222가 온되면 도선에 해당되므로, 2개의 제2 차동 출력 신호를 증폭할 경우 제1 차동 증폭 회로의 영향을 방지한다.
선택 샘플링 회로의 기능 회로를 사용하여 제1 그룹 차동 입력단 및 제2 그룹 차동 입력단의 온과 오프를 제어하고, 또한, 본 발명의 실시예에 따른 결정 피드백 등화기에서, 선택 샘플링 회로는 직전 주기 내의 샘플링 결과에 각각 액세스하는 제1 기능 회로 및 제2 기능 회로를 더 포함하되, 제1 기능 회로의 출력단은 제3 차동 증폭 회로의 제1 그룹 차동 입력단에 연결되어 샘플링 결과를 통해 제1 그룹 차동 입력단의 온 여부를 판단하고; 제2 기능 회로의 출력단은 제3 차동 증폭 회로의 제2 그룹 차동 입력단에 연결되어 샘플링 결과를 통해 제2 그룹 차동 입력단의 온 여부를 판단한다.
도 4에 도시된 바와 같이, 제1 기능 회로는 스위칭 튜브 ML0 및 ML1로 구성되고, 제2 기능 회로는 스위칭 튜브 MH0 및 MH1로 구성되며, ML0, ML1, MH0 및 MH1은 PMOS 튜브이고, 홀수 채널의 제2 결정 샘플러에 의해 출력된 결과가 0, 즉 로우 레벨 TAPL일 경우, ONL 및 OPL은 1이고, 제1 그룹 차동 입력단 M111, M222는 온되며, 제3 차동 증폭 회로가 2개의 제2 차동 출력 신호 ONH 및 OPH를 증폭할 경우, M111, M222는 도선에 해당되므로, 제1 차동 증폭 회로의 영향을 방지한다.
반대로, 제2 결정 샘플러에 의해 출력된 결과가 1, 즉 하이 레벨 TAPL일 경우, ONH 및 OPH는 1이고, 제2 그룹 차동 입력단 M11, M22는 온되며, 제3 차동 증폭 회로가 2개의 제1 차동 출력 신호 ONL 및 OPL을 증폭할 경우, M11, M22는 도선에 해당되므로, 제2 차동 증폭 회로의 영향을 방지한다.
증폭 결정 회로는 제3 차동 증폭 회로외에, 비교 회로를 더 포함하고, 또한, 본 발명의 실시예에 따른 결정 피드백 등화기에서, 비교 회로는 샘플링 클럭 신호에 각각 액세스하는 제1 위상 반전기 및 제2 위상 반전기를 포함하되, 제1 위상 반전기의 입력단과 제2 위상 반전기의 출력단은 서로 연결되고, 제2 위상 반전기의 입력단과 제1 위상 반전기의 출력단은 서로 연결되며, 제1 위상 반전기의 입력단 및 제2 위상 반전기의 입력단은 각각 2개의 제3 차동 출력 신호를 수신하고, 제1 위상 반전기의 출력단 및 제2 위상 반전기의 출력단은 각각 제1 결정 신호 및 제2 결정 신호를 출력한다.
도 6에 도시된 바와 같이, 비교 회로도 마찬가지로 샘플링 클럭 신호 CK에 액세스하고, 비교 회로는 M6, M8, M5, M7, M9, M03을 포함하되, M6 및 M5는 제1 위상 반전기를 구성하고, M8 및 M7은 제2 위상 반전기를 구성하며, 제1 위상 반전기의 입력단과 제2 위상 반전기의 출력단은 서로 연결되고, 제2 위상 반전기의 입력단과 제1 위상 반전기의 출력단은 서로 연결되며, 제1 위상 반전기의 입력단은 제3 차동 출력 신호 SN를 수신하고, 제2 위상 반전기의 입력단은 제3 차동 출력 신호 SP를 수신한다.
설명해야 할 것은, ONL 및 OPL, ONH 및 OPH는 기울기가 다른 상승 에지 신호 또는 기울기가 다른 하강 에지 신호이고, SP 및 SN은 제3 차동 증폭 회로를 통해 증폭된 후의 기울기 신호, 즉 2개의 기울기가 다른 기울기 신호이며, 판독 가능한 보정된 샘플링 데이터를 결정하기 위해, 비교 회로를 사용하여 SP와 SN의 기울기를 비교하여 제1 결정 신호 및 제2 결정 신호를 획득한다.
구체적으로, 상승 에지 신호에 대해, 기울기가 큰 신호를 1로 결정하고, 기울기가 작은 신호를 0으로 결정한다. 하강 에지 신호에 대해, 기울기가 큰 신호를 0으로 결정하고, 기울기가 작은 신호를 1로 결정함으로써, 샘플링 데이터에 대한 결정을 구현한다.
결정 신호를 안정적으로 출력하기 위해, 본 발명의 실시예에 따른 결정 피드백 등화기에서, 홀드 회로는 래치일 수 있다.
구체적으로, 도 7에 도시된 바와 같이, 홀드 회로는 래치일 수 있고, 결정 결과 SP 및 SN을 입력하여, 유지된 결정 결과 OUP 및 OUTN을 획득하며, 회로가 수집된 보정된 샘플링 데이터를 후속적으로 판독하도록, 일정한 시간 내에 결정 결과를 유지할 수 있다.
실시예 2
본 발명의 실시예 2는 데이터 수집 및 보정 방법을 더 제공하되, 설명해야 할 것은, 본 발명의 실시예에 따른 데이터 수집 및 보정 방법은 본 발명의 실시예에 따른 결정 피드백 등화기에 적용될 수 있다. 이하, 본 발명의 실시예에 따른 데이터 수집 및 보정 방법을 설명한다.
도 8은 본 발명의 실시예 2에 따른 데이터 수집 및 보정 방법의 흐름도이다. 도 8에 도시된 바와 같이, 상기 방법은 하기와 같은 단계S801, S802, S803을 포함한다.
단계 S801에서, 직전 샘플링 주기 내에 샘플링 데이터를 수집하여 얻은 샘플링 결과를 획득하고, 샘플링 결과를 통해 샘플링 데이터의 보정 방식을 결정하되, 보정 방식은 샘플링 데이터와 샘플링 보정 데이터를 더하는 방식, 또는 샘플링 데이터와 샘플링 보정 데이터를 감하는 방식이다.
단계 S802에서, 보정 방식을 사용하여 샘플링 데이터를 보정하여 보정된 데이터를 획득한다.
단계 S803에서, 보정된 데이터를 수집하여 샘플링 결과를 출력한다.
구체적으로, 직전 샘플링 주기 내의 샘플링 결과는 직전 샘플링 데이터의 샘플링 결과이고, 현재 샘플링 데이터 및 직전 샘플링 데이터에 따라 보정 방식을 결정하는데, 예를 들어, 전송된 데이터는 001이고, 직전 샘플링 데이터는 0이며, 현재 샘플링 데이터는 1이고, 현재 샘플링 데이터 1에 대한 직전 샘플링 데이터 0의 영향은 마이너스이며, 샘플링 데이터 1과 샘플링 보정 데이터를 더함으로써, 샘플링 데이터의 보정을 구현한다.
또한 예를 들어, 전송된 데이터는 011이고, 직전 샘플링 데이터는 1이며, 현재 샘플링 데이터는 1이고, 현재 샘플링 데이터 1에 대한 직전 샘플링 데이터 1의 영향은 플러스이며, 샘플링 데이터 1과 샘플링 보정 데이터를 감함으로써, 샘플링 데이터의 보정을 구현한다.
설명해야 할 것은, 먼저 보정 방식을 결정한 다음 샘플링 데이터를 보정하고 수집하므로, 한편으로는 관련 기술에서의 하프 레이트 결정 피드백 등화기에 비해, 샘플러의 사용 개수를 감소시킴으로써, 전력 소모 및 면적을 거의 절반으로 감소시킨다. 다른 한편으로는 관련 기술에서의 하프 레이트 결정 피드백 등화기 TSA + Tmux < 1UI의 타이밍 제약에 비해, 그 타이밍 제약은 하나의 Tmux의 시간을 확장시키는 것과 같음으로써, 보다 높은 데이터 스트림을 샘플링하여 결정 피드백 등화기의 샘플링 속도를 향상시킬 수 있다.
본 발명의 실시예에 따른 데이터 수집 및 보정 방법에서, 직전 샘플링 주기 내에 샘플링 데이터를 수집하여 얻은 샘플링 결과를 획득하고, 샘플링 결과를 통해 샘플링 데이터의 보정 방식을 결정하되, 보정 방식은 샘플링 데이터와 샘플링 보정 데이터를 더하는 방식, 또는 샘플링 데이터와 샘플링 보정 데이터를 감하는 방식이며; 보정 방식을 사용하여 샘플링 데이터를 보정하여 보정된 데이터를 획득하고; 보정된 데이터를 수집하여 샘플링 결과를 출력함으로써, 관련 기술에서 하프 레이트 결정 피드백 등화기가 복수 개의 수집기를 사용하여 발생되는 회로 전력 소모가 크고 사이즈가 큰 문제를 해결하고, 먼저 샘플링 데이터의 보정 방식을 결정한 다음 샘플링 데이터를 보정하고 수집함으로써, 수집기의 사용을 감소시키고, 나아가 회로 전력 소모를 감소시키며 회로 사이즈를 감소시키는 효과에 도달한다.
설명해야 할 것은, 도면의 흐름도에 도시된 단계는 한 그룹의 컴퓨터 실행 가능한 명령과 같은 컴퓨터 시스템에서 수행될 수 있고, 흐름도에서 논리적인 순서를 도시하였지만, 일부 경우, 여기서의 순서와 다른 순서에 따라, 도시되거나 설명된 단계를 수행할 수 있다.
더 설명해야 할 것은, 본문에서, 용어 “포함”, “구비” 또는 이의 임의의 다른 변형체 의미가 비배타성의 포함을 포괄함으로써, 일련의 요소를 포함하는 과정, 방법, 제품 또는 기기는 그러한 요소를 포함할 뿐만 아니라, 명확하게 열거되지 않은 다른 요소도 포함하거나, 또는, 이러한 과정, 방법, 제품 또는 기기가 고유하고 있는 요소도 포함하도록 한다. 더 이상 제한이 없는 경우, 어구 “하나의 ……을 포함”으로 한정된 요소는, 상기 요소를 포함하는 과정, 방법, 제품 또는 기기에 다른 동일한 요소가 더 존재한다는 것이 배제되지 않는다.
본 기술분야의 통상의 기술자는, 본 발명의 실시예는 방법, 시스템 또는 컴퓨터 프로그램 제품으로 제공될 수 있음을 이해해야 한다. 따라서, 본 발명은 완전한 하드웨어 실시예, 완전한 소프트웨어 실시예 또는 소프트웨어 및 하드웨어를 결합하는 실시예의 형태를 적용할 수 있다. 또한, 본 발명은 컴퓨터 사용 가능한 프로그램 코드가 포함되어 있는 하나 또는 복수 개의 컴퓨터 사용 가능한 저장 매체(자기 디스크 기억 장치, CD-ROM, 광학 기억 장치 등)에서 실행되는 컴퓨터 프로그램 제품의 형태를 적용할 수 있다.
상술한 내용은 단지 본 발명의 실시예 일 뿐, 본 발명을 한정하지 않는다. 본 기술분야의 통상의 기술자는 본 발명에 대해 다양한 변경 및 변형을 진행할 수 있다. 본 발명의 사상 및 원칙 내에서 진행한 임의의 수정, 균등 대체, 개선 등은 모두 본 발명의 청구범위 내에 속해야 한다.
본 발명의 실시예에 따른 해결수단은 데이터 전송 기술 분야에 적용될 수 있다. 본 발명의 실시예에서, 결정 피드백 등화기는 제1 결정 샘플링 회로 및 제2 결정 샘플링 회로를 포함하고; 제1 결정 샘플링 회로의 입력단은 샘플링 데이터를 수신하며, 직전 샘플링 주기내에 제2 결정 샘플링 회로에 의해 출력된 제1 샘플링 결과를 수신하여, 제1 샘플링 결과를 통해 샘플링 데이터의 제1 보정 방식을 결정하고, 제1 보정 방식을 통해 샘플링 데이터를 보정하며; 제2 결정 샘플링 회로의 입력단은 샘플링 데이터를 수신하고, 직전 샘플링 주기내에 제1 결정 샘플링 회로에 의해 출력된 제2 샘플링 결과를 수신하여, 제2 샘플링 결과를 통해 샘플링 데이터의 제2 보정 방식을 결정하며, 제2 보정 방식을 통해 샘플링 데이터를 보정한다. 제1 결정 샘플링 회로 및 제2 결정 샘플링 회로를 통해 먼저 샘플링 데이터의 보정방식을 결정한 다음 샘플링 데이터를 보정하고 수집함으로써, 수집기의 사용을 감소시키고, 관련 기술에서 하프 레이트 결정 피드백 등화기가 복수 개의 수집기를 사용하여 발생되는 회로 전력 소모가 크고 사이즈가 큰 문제를 해결한다.

Claims (10)

  1. 결정 피드백 등화기로서,
    서로 반대되는 샘플링 클럭 신호를 통해 샘플링하는 제1 결정 샘플링 회로 및 제2 결정 샘플링 회로를 포함하되,
    상기 제1 결정 샘플링 회로는, 입력단이 샘플링 데이터를 수신하고 상기 제2 결정 샘플링 회로의 출력단에 연결되며, 직전 샘플링 주기내에 상기 제2 결정 샘플링 회로에 의해 출력된 제1 샘플링 결과를 수신하여, 상기 제1 샘플링 결과를 통해 상기 샘플링 데이터의 제1 보정 방식을 결정하며, 상기 제1 보정 방식을 통해 상기 샘플링 데이터를 보정하고;
    상기 제2 결정 샘플링 회로는, 입력단이 상기 샘플링 데이터를 수신하고 상기 제1 결정 샘플링 회로의 출력단에 연결되며, 직전 샘플링 주기내에 상기 제1 결정 샘플링 회로에 의해 출력된 제2 샘플링 결과를 수신하여, 상기 제2 샘플링 결과를 통해 상기 샘플링 데이터의 제2 보정 방식을 결정하며, 상기 제2 보정 방식을 통해 상기 샘플링 데이터를 보정하며,
    제1 결정 샘플링 회로 또는 제2 결정 샘플링 회로는 선택 샘플링 회로, 증폭 비교 회로 및 홀드 회로를 포함하되,
    상기 선택 샘플링 회로는, 입력단이 샘플링 데이터를 수신하고 직전 샘플링 주기 내에 수집된 샘플링 결과를 수신하며, 샘플링 결과를 통해 샘플링 데이터의 보정 방식을 결정하고, 샘플링 데이터를 보정 및 증폭하여 제1 샘플링 데이터를 출력하며;
    상기 증폭 비교 회로는, 입력단이 선택 샘플링 회로의 출력단에 연결되며, 제1 샘플링 데이터를 증폭하고, 증폭 결과에 따라 플러스 또는 마이너스를 결정하여 결정 결과를 출력하며;
    상기 홀드 회로는, 입력단이 증폭 비교 회로의 출력단에 연결되며, 결정 결과를 유지하고, 유지된 결정 결과를 현재 샘플링 주기의 샘플링 결과로 결정하고,
    상기 선택 샘플링 회로는 동일한 샘플링 클럭 신호에 각각 액세스하는 제1 차동 증폭 회로 및 제2 차동 증폭 회로를 포함하되,
    상기 제1 차동 증폭 회로의 제1 입력단은 직전 샘플링 주기 내에 수집된 샘플링 결과를 수신하고, 상기 샘플링 결과를 통해 상기 제1 차동 증폭 회로를 온 오프하며, 상기 제1 차동 증폭 회로의 2개의 차동 입력단은 각각 상기 샘플링 데이터와 샘플링 보정 데이터를 더한 결과를 수신하고, 상기 더한 결과에 대해 증폭 처리하여 2개의 제1 차동 출력 신호를 출력하며;
    상기 제2 차동 증폭 회로의 제1 입력단은 직전 샘플링 주기 내에 수집된 샘플링 결과를 수신하고, 상기 샘플링 결과를 통해 상기 제2 차동 증폭 회로를 온 오프하며, 상기 제2 차동 증폭 회로의 2개의 차동 입력단은 각각 상기 샘플링 데이터와 상기 샘플링 보정 데이터를 감한 결과를 수신하고, 상기 감한 결과에 대해 증폭 처리하여 2개의 제2 차동 출력 신호를 출력하는 결정 피드백 등화기.
  2. 제1항에 있어서,
    상기 제1 보정 방식은, 상기 샘플링 데이터와 제1 샘플링 보정 데이터를 더하는 방식, 또는 상기 샘플링 데이터와 상기 제1 샘플링 보정 데이터를 감하는 방식 중 하나이고;
    상기 제2 보정 방식은, 상기 샘플링 데이터와 제2 샘플링 보정 데이터를 더하는 방식, 또는 상기 샘플링 데이터와 상기 제2 샘플링 보정 데이터를 감하는 방식 중 하나인 결정 피드백 등화기.
  3. 제2항에 있어서,
    상기 증폭 비교 회로는,
    상기 샘플링 클럭 신호에 액세스하며, 2개의 상기 제1 차동 출력 신호 또는 2개의 상기 제2 차동 출력 신호를 증폭하여 2개의 제3 차동 출력 신호를 획득하는 제3 차동 증폭 회로; 및
    상기 샘플링 클럭 신호에 액세스하며, 상기 2개의 제3 차동 출력 신호를 수신하고, 상기 2개의 제3 차동 출력 신호를 비교하여 제1 결정 신호 및 제2 결정 신호를 획득하는 비교 회로를 포함하는 결정 피드백 등화기.
  4. 제3항에 있어서,
    상기 제3 차동 증폭 회로는 제1 그룹 차동 입력단 및 제2 그룹 차동 입력단의 두 그룹의 차동 입력단을 포함하되,
    상기 제1 그룹 차동 입력단은 상기 제1 차동 증폭 회로의 2개의 차동 출력단에 각각 연결되며, 상기 제2 차동 증폭 회로가 오프되고 제2 그룹 차동 입력단이 온될 경우, 2개의 상기 제1 차동 출력 신호를 증폭하여 2개의 상기 제3 차동 출력 신호를 출력하고;
    상기 제2 그룹 차동 입력단은 상기 제2 차동 증폭 회로의 2개의 차동 출력단에 각각 연결되며, 상기 제1 차동 증폭 회로가 오프되고 상기 제1 그룹 차동 입력단이 온될 경우, 2개의 상기 제2 차동 출력 신호를 증폭하여 2개의 상기 제3 차동 출력 신호를 획득하는 결정 피드백 등화기.
  5. 제4항에 있어서,
    상기 선택 샘플링 회로는 직전 주기 내의 샘플링 결과에 각각 액세스하는 제1 기능 회로 및 제2 기능 회로를 더 포함하되,
    상기 제1 기능 회로는, 출력단이 상기 제3 차동 증폭 회로의 상기 제1 그룹 차동 입력단에 연결되며, 상기 샘플링 결과를 통해 상기 제1 그룹 차동 입력단의 온 여부를 판단하고;
    상기 제2 기능 회로는, 출력단이 상기 제3 차동 증폭 회로의 상기 제2 그룹 차동 입력단에 연결되며, 상기 샘플링 결과를 통해 상기 제2 그룹 차동 입력단의 온 여부를 판단하는 결정 피드백 등화기.
  6. 제3항에 있어서,
    상기 비교 회로는 상기 샘플링 클럭 신호에 각각 액세스하는 제1 위상 반전기 및 제2 위상 반전기를 포함하되,
    상기 제1 위상 반전기의 입력단과 상기 제2 위상 반전기의 출력단은 서로 연결되고, 상기 제2 위상 반전기의 입력단과 상기 제1 위상 반전기의 출력단은 서로 연결되며, 상기 제1 위상 반전기의 입력단 및 상기 제2 위상 반전기의 입력단은 각각 상기 2개의 제3 차동 출력 신호를 수신하고, 상기 제1 위상 반전기의 출력단 및 상기 제2 위상 반전기의 출력단은 각각 상기 제1 결정 신호 및 상기 제2 결정 신호를 출력하는 결정 피드백 등화기.
  7. 제1항에 있어서,
    상기 홀드 회로는 래치인 결정 피드백 등화기.
  8. 제1항 내지 제7항 중 어느 한 항에 따른 결정 피드백 등화기에 적용되는 데이터 수집 및 보정 방법으로서,
    직전 샘플링 주기 내에 샘플링 데이터를 수집하여 얻은 샘플링 결과를 획득하고, 상기 샘플링 결과를 통해 상기 샘플링 데이터의 보정 방식을 결정하는 단계 - 상기 보정 방식은 상기 샘플링 데이터와 샘플링 보정 데이터를 더하는 방식, 또는 상기 샘플링 데이터와 상기 샘플링 보정 데이터를 감하는 방식임 - ;
    상기 보정 방식을 통해 상기 샘플링 데이터를 보정하여 보정된 데이터를 획득하는 단계; 및
    상기 보정된 데이터를 수집하여 샘플링 결과를 출력하는 단계를 포함하는 데이터 수집 및 보정 방법.
  9. 삭제
  10. 삭제
KR1020217040538A 2020-11-05 2021-02-04 결정 피드백 등화기, 데이터 수집 및 보정 방법 KR102579662B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202011224933.0A CN112422461B (zh) 2020-11-05 2020-11-05 判决反馈均衡器以及数据的采集与校正方法
CN202011224933.0 2020-11-05
PCT/CN2021/075309 WO2022095297A1 (zh) 2020-11-05 2021-02-04 判决反馈均衡器以及数据的采集与校正方法

Publications (2)

Publication Number Publication Date
KR20220062452A KR20220062452A (ko) 2022-05-17
KR102579662B1 true KR102579662B1 (ko) 2023-09-18

Family

ID=74827592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217040538A KR102579662B1 (ko) 2020-11-05 2021-02-04 결정 피드백 등화기, 데이터 수집 및 보정 방법

Country Status (6)

Country Link
US (1) US20240015053A1 (ko)
JP (1) JP7333419B2 (ko)
KR (1) KR102579662B1 (ko)
CN (1) CN112422461B (ko)
TW (1) TWI776437B (ko)
WO (1) WO2022095297A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110162854A (zh) * 2019-05-09 2019-08-23 重庆大学 一种高速自适应判决反馈均衡器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8379711B2 (en) * 2009-06-30 2013-02-19 Lsi Corporation Methods and apparatus for decision-feedback equalization with oversampled phase detector
JP5605064B2 (ja) * 2010-08-04 2014-10-15 富士通株式会社 判定帰還等化回路、受信回路、及び判定帰還等化処理方法
CN103229473B (zh) * 2012-12-28 2015-04-08 华为技术有限公司 判决反馈均衡器和接收机
CN203278880U (zh) * 2013-05-27 2013-11-06 四川和芯微电子股份有限公司 判决反馈均衡器
CN103281270B (zh) * 2013-05-27 2016-01-06 四川和芯微电子股份有限公司 超前判决反馈均衡器
US9674008B2 (en) * 2013-10-31 2017-06-06 Samsung Display Co., Ltd. Body-biased slicer design for predictive decision feedback equalizers
JP6294691B2 (ja) 2014-02-07 2018-03-14 ルネサスエレクトロニクス株式会社 半導体装置
JP6497069B2 (ja) * 2014-12-25 2019-04-10 富士通株式会社 判定帰還型等化回路
KR102222449B1 (ko) 2015-02-16 2021-03-03 삼성전자주식회사 탭이 내장된 데이터 수신기 및 이를 포함하는 데이터 전송 시스템
CN105187342B (zh) * 2015-08-13 2018-05-29 清华大学 用于高速串行接口接收端的低功耗3抽头判决反馈均衡器
CN105471787B (zh) * 2015-11-23 2018-11-06 硅谷数模半导体（北京）有限公司 信号采样处理方法和系统
US9876656B1 (en) * 2016-07-11 2018-01-23 Xilinx, Inc. Differential feedback equalizer and method of implementing a differential feedback equalizer
KR101802791B1 (ko) * 2016-10-17 2017-11-30 성균관대학교산학협력단 판정 궤환 등화기
JP6892592B2 (ja) 2017-03-13 2021-06-23 富士通株式会社 受信回路及びアイモニタシステム
CN106982182A (zh) * 2017-04-18 2017-07-25 南京邮电大学 一种高速自适应判决反馈均衡器
CN107395127B (zh) * 2017-06-28 2020-07-10 记忆科技(深圳)有限公司 一种判决反馈均衡器自动时钟校准的方法
US10476707B2 (en) 2018-03-05 2019-11-12 Samsung Display Co., Ltd. Hybrid half/quarter-rate DFE

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110162854A (zh) * 2019-05-09 2019-08-23 重庆大学 一种高速自适应判决反馈均衡器

Also Published As

Publication number Publication date
JP7333419B2 (ja) 2023-08-24
US20240015053A1 (en) 2024-01-11
TW202220418A (zh) 2022-05-16
WO2022095297A1 (zh) 2022-05-12
JP2023504954A (ja) 2023-02-08
CN112422461A (zh) 2021-02-26
TWI776437B (zh) 2022-09-01
KR20220062452A (ko) 2022-05-17
CN112422461B (zh) 2022-04-19

Similar Documents

Publication Publication Date Title
US8917762B2 (en) Receiver with four-slice decision feedback equalizer
Krupnik et al. 112-Gb/s PAM4 ADC-based SERDES receiver with resonant AFE for long-reach channels
KR100656370B1 (ko) 위상 보간 클럭을 이용한 데이터 복원 장치 및 방법
US10454723B1 (en) Decision feedback equalizer
US8339158B2 (en) High speed dynamic comparative latch
US20120155529A1 (en) Method and apparatus for using dfe in a system with non-continuous data
WO2014144146A1 (en) High speed latch with over voltage protection and integrated summing nodes
US8982999B2 (en) Jitter tolerant receiver
KR102579662B1 (ko) 결정 피드백 등화기, 데이터 수집 및 보정 방법
US7663442B2 (en) Data receiver including a transconductance amplifier
JP3657188B2 (ja) 装置及びその動作方法
US9621176B2 (en) Offset correction for sense amplifier
US10389342B2 (en) Comparator
US11582018B2 (en) Clock data calibration circuit
KR101165547B1 (ko) 전압 모드 드라이버의 수신기에서 사용되는 결정 궤환 등화기 블럭 및 이 결정 궤환 등화기 블럭을 사용하는 수신기
US10715359B1 (en) Decision feedback equalizer
US8477896B2 (en) Structure for window comparator circuit for clock data recovery from bipolar RZ data
CN115643137B (zh) 具有更大增益的多级采样器的装置及方法
JP2023508697A (ja) 等化回路、データ収集方法及びメモリ
US20240154620A1 (en) Time domain interleaving
US11626869B2 (en) Comparator and decision feedback equalization circuit
CN117978148B (zh) 用于时钟接收电路的信号处理方法及时钟接收电路
CN113748602B (zh) 以静态模拟校准电路实现的钟控数据采样器的动态积分时间调节
EP3996095A1 (en) Dual reference voltage generator, equalization circuit, and memory
CN100382190C (zh) 具有分支估测器的部分响应最大可能性系统

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant