CN203278880U - 判决反馈均衡器 - Google Patents

判决反馈均衡器 Download PDF

Info

Publication number
CN203278880U
CN203278880U CN 201320295283 CN201320295283U CN203278880U CN 203278880 U CN203278880 U CN 203278880U CN 201320295283 CN201320295283 CN 201320295283 CN 201320295283 U CN201320295283 U CN 201320295283U CN 203278880 U CN203278880 U CN 203278880U
Authority
CN
China
Prior art keywords
decision feedback
feedback equalization
equalization system
threshold value
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN 201320295283
Other languages
English (en)
Inventor
张子澈
武国胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IPGoal Microelectronics Sichuan Co Ltd
Original Assignee
IPGoal Microelectronics Sichuan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IPGoal Microelectronics Sichuan Co Ltd filed Critical IPGoal Microelectronics Sichuan Co Ltd
Priority to CN 201320295283 priority Critical patent/CN203278880U/zh
Application granted granted Critical
Publication of CN203278880U publication Critical patent/CN203278880U/zh
Anticipated expiration legal-status Critical
Withdrawn - After Issue legal-status Critical Current

Links

Images

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本实用新型公开了一种判决反馈均衡器，其包括判决反馈均衡系统，判决反馈均衡系统包括选择器、D触发器及两个可调阈值采样器，其中，判决反馈均衡系统为N套，且N为大于或等于2的正整数，相邻的两套判决反馈均衡系统，前一套判决反馈均衡系统的D触发器的输出端与后一套判决反馈均衡系统的选择器的控制端连接，最后一套判决反馈均衡系统的D触发器的输出端与最前一套判决反馈均衡系统的选择器的控制端连接，每套判决反馈均衡系统的控制时钟的频率为外部输入模拟信号频率的
Figure DDA00003253651400011
,且每套判决反馈均衡系统的控制时钟的相位均有差异。本实用新型的判决反馈均衡器在不需改变判决反馈均衡器算法的基础上，通过改变控制时钟的频率，使得外部输入的模拟信号可以被正确地选择并获得正确的均衡结果。

Description

判决反馈均衡器
技术领域
本实用新型涉及集成电路领域，更具体地涉及一种判决反馈均衡器。
背景技术
在移动通信中，多径效应和信道带宽的有限性以及信道特性的不完善性，导致数据传输时不可避免的产生码间干扰，成为影响通信质量的主要因素；而信道的均衡技术可以消除码间干扰和噪声，并减少误码率。其中判决反馈均衡器（DFE）是一种非常有效且应用广泛的用来消除或减小多径干扰的措施。
图1为现有技术中的判决反馈均衡器的结构示意图。如图1所示，现有的判决反馈均衡器包括选择器S、D触发器D1及两个可调阈值采样器；两个可调阈值采样器分别为正阈值采样器D2与负阈值采样器D3；外部输入的模拟信号ADATA分别输入至正阈值采样器D2与负阈值采样器D3，且正阈值采样器D2、负阈值采样器D3及D触发器D1的时钟控制端分别与外部时钟连接，外部时钟输出时钟脉冲clk至正阈值采样器D2、负阈值采样器D3及D触发器D1的时钟控制端，且时钟脉冲clk的频率与外部输入的模拟信号ADATA相同，从而当时钟脉冲clk的上升沿到来时，正阈值采样器D2和负阈值采样器D3对外部模拟信号ADATA进行采样，并分别输出采样后的信号DATA0与ADTA1；正阈值采样器D1与负阈值采样器D2的输出端分别与选择器S的两个输入端连接，选择器S的输出端与D触发器D3的输入端连接，从而选择器S对输入的信号DATA0与ADTA1进行选择并输出信号DATA，信号DATA通过D触发器D3后输出稳定的模拟信号Dout；另，D触发器D3的输出端与选择器S的控制端连接，从而前一个判决获得的信号Dout用以控制选择器S对下一信号的选择。
从上述图1所示的判决反馈均衡器中，在得到前一个判决之前用正阈值采样器D2与负阈值采样器D3对输入模拟信号ADATA采样，正阈值采样器D2在采样器的输入模拟信号电平大于某正值输出才判决为1，负阈值采样器D3在采样器的输入模拟信号电平小于某负值输出才判决为0；且正阈值采样器D2与负阈值采样器D3的阈值可调节，从而使正阈值采样器D2或负阈值采样器D3可完成对输入模拟信号ADATA的采样。根据恢复出的前一个判决（即D触发器D3输出的信号），选择器S将在DATA0与ADTA1中选择正确的判决结果，丢弃另外一个错误的结果，并输出信号DATA；并通过D触发器D3输出稳定的模拟信号Dout,且输出的模拟信号Dout又通过选择器S控制下一个模拟信号的选择。
图2为图1所示判决反馈均衡器第一个反馈回路的时序图。由于针对前一个模拟信号通过判决反馈均衡器已经预先计算出，因此选择器S只需要用前一个模拟信号将正确的结果选择出即可。从图2可以看到，由于需要利用已恢复出的信号Dout来选择，判决两个阈值采样器输出的不同模拟信号DATA0、DATA1；由于时钟脉冲clk的频率与外部输入的模拟信号ADATA相同，因此，Dout必须在下一个时钟上升沿到来之前稳定到其最终值，即第一个反馈路径的总延迟必须满足式（1），才能将正确的均衡结果选择出来。
Tmux+Tcq＜1UI    （1）
其中：
Tmux——多路选择器的延迟；
Tcq——D触发器的传输延迟。
但在通信中进行高速数据传输时，（1）式很难成立；比如输入的模拟信号ADATA的频率为10G时，UI=100ps，在当前能达到的最快主流工艺下选择器延迟Tmux=75ps左右，D触发器数据建立时间Tcq=90ps左右。75ps+90ps>100ps，因此上述结构将很难选择出正确的均衡结果。
因此，有必要提供一种改进的判决反馈均衡器来克服上述缺陷。
实用新型内容
本实用新型的目的是提供一种判决反馈均衡器，本实用新型的判决反馈均衡器在不需改变判决反馈均衡器算法的基础上，通过使用降频多相时钟过采样实现判决反馈均衡器的算法，使得外部输入的模拟信号可被正确地选择并获得正确的均衡结果。
为实现上述目的，本实用新型提供一种判决反馈均衡器，所述判决反馈均衡器，包括判决反馈均衡系统，所述判决反馈均衡系统包括选择器、D触发器及两个可调阈值采样器，两个可调阈值采样器分别为正阈值采样器与负阈值采样器，外部输入的模拟信号分别输入至所述正阈值采样器与负阈值采样器，且所述正阈值采样器与负阈值采样器的时钟控制端分别与控制时钟连接，所述正阈值采样器与负阈值采样器的输出端均分别与选择器的输入端连接，所述选择器的输出端与所述D触发器的输入端连接，所述D触发器的时钟控制端与控制时钟连接，且所述D触发器的输出端与所述选择器的控制端连接，其中，所述判决反馈均衡系统为N套，且N为大于或等于2的正整数，相邻的两套所述判决反馈均衡系统，前一套判决反馈均衡系统的D触发器的输出端与后一套判决反馈均衡系统的选择器的控制端连接，最后一套判决反馈均衡系统的D触发器的输出端与最前一套判决反馈均衡系统的选择器的控制端连接，每套判决反馈均衡系统的控制时钟的频率为外部输入模拟信号频率的,且每套判决反馈均衡系统的控制时钟的相位均有差异。
较佳地，每相邻两套判决反馈均衡系统的控制时钟的相位相差
Figure BDA00003253651200032
,最后一套判决反馈均衡系统的控制时钟的相位与最前一套判决反馈均衡系统的控制时钟的相位相差，T为控制时钟的周期。
与现有技术相比，本实用新型的判决反馈均衡器由于所述判决反馈均衡系统为N套，且N为大于或等于2的正整数，且每套判决反馈均衡系统的控制时钟的频率为外部输入模拟信号频率的
Figure BDA00003253651200034
；使得本实用新型的判决反馈均衡器在对输入的模拟信号进行采样处理过程中，只需各选择器与D触发器的传输延迟满足Tmux+Tcq<N*UI即可选择出正确的均衡结果，而要使各选择器与D触发器的传输延迟满足上式，相应设置所述判决反馈均衡系统的套数N即可实现；因此本实用新型的判决反馈均衡器易于实现，而且可确保选择获得正确的均衡结果。
通过以下的描述并结合附图，本实用新型将变得更加清晰，这些附图用于解释本实用新型。
附图说明
图1为现有技术中的判决反馈均衡器的结构示意图。
图2为图1所示判决反馈均衡器第一个反馈回路的时序图。
图3为本实用新型判决反馈均衡器一个实施例的结构示意图。
图4为图3所示判决反馈均衡器第一个反馈回路的时序图。
具体实施方式
现在参考附图描述本实用新型的实施例，附图中类似的元件标号代表类似的元件。如上所述，本实用新型提供了一种判决反馈均衡器，本实用新型的判决反馈均衡器在不需改变判决反馈均衡器算法的基础上，通过使用降频多相时钟过采样实现判决反馈均衡器的算法，使得外部输入的模拟信号可被正确地选择并获得正确的均衡结果。
请参考图3，图3为本实用新型判决反馈均衡器一个实施例的结构示意图。如图所示，本实用新型的判决反馈均衡器包括N套判决反馈均衡系统，且N为大于或等于2的正整数。其中，每一套判决反馈均衡系统均包括选择器（分别为S2、S4、S6、S8）、D触发器（分别为D12、D14、D16、D18）及两个可调阈值采样器，两个可调阈值采样器分别为正阈值采样器（分别为D22、D24、D26、D28）与负阈值采样器（分别为D32、D34、D36、D38）；外部输入的模拟信号ADATA分别输入至各个正阈值采样器（分别为D22、D24、D26、D28）与负阈值采样器（分别为D32、D34、D36、D38），且正阈值采样器、负阈值采样器及D触发器的时钟控制端分别与相应的控制时钟连接，各个控制时钟输出时钟脉冲（分别为clk2、clk4、clk6、clk8）至相应的正阈值采样器、负阈值采样器及D触发器的时钟控制端；且各个时钟脉冲clk2、clk4、clk6、clk8的频率为外部输入的模拟信号ADATA频率的
Figure BDA00003253651200051
，从而当各个时钟脉冲clk2、clk4、clk6、clk8的上升沿到来时，相应的正阈值采样器和负阈值采样器对外部模拟信号ADATA进行采样，并分别输出采样后的信号vthp2、vthn2，vthp4、vthn4，vthp6、vthn6，vthp8、vthn8；正阈值采样器与负阈值采样器的输出端均分别与选择器的输入端连接，选择器的输出端与D触发器的输入端连接，从而选择器对输入的信号vthp2、vthn2，vthp4、vthn4，vthp6、vthn6，vthp8、vthn8进行选择并输出信号OUT2、OUT4、OUT6、OUT8，所述选择器输出的信号通过D触发器输出稳定的模拟信号（分别为Dout2、Dout4、Dout6、Dout8）。
具体地，在图3所示的本实用新型的一个实施例中，N为4，也即是在此实施例的判决反馈均衡器中包括4套判决反馈均衡系统，显然地，在本实用新型的具体实施方式中，N值不限于4。在此实施例中，4套判决反馈均衡系统分别为第一套判决反馈均衡系统D2、第二套判决反馈均衡系统D4、第三套判决反馈均衡系统D6及第四套判决反馈均衡系统D8；且各套判决反馈均衡系统对应的时钟脉冲clk2、clk4、clk6、clk8的频率为外部输入的模拟信号ADATA频率的
Figure BDA00003253651200052
。其中，第一套判决反馈均衡系统D2的正阈值采样器D22与负阈值采样器D32的输出端均分别与选择器S2的输入端连接，选择器S2的输出端与D触发器D12的输入端连接；上述各器件之间的连接关系，在判决反馈均衡系统D4、D6及D8中均相同，在此不再重复描述。另外，在本实用新型的判决反馈均衡器中，相邻的两套所述判决反馈均衡系统，前一套判决反馈均衡系统的D触发器的输出端与后一套判决反馈均衡系统的选择器的控制端连接，最后一套判决反馈均衡系统的D触发器的输出端与最前一套判决反馈均衡系统的选择器的控制端连接；具体地，第一套判决反馈均衡系统D2的D触发器D12的输出端与第二套判决反馈均衡系统D4的选择器S4的控制端连接，而第二套判决反馈均衡系统D4的D触发器D14的输出端与第三套判决反馈均衡系统D6的选择器S6的控制端连接；相应的，后续其它各套判决反馈均衡系统的D触发器的输出端与下一套判决反馈均衡系统的选择器连接，直到最后第四套判决反馈均衡系统D8的D触发器D18的输出端与第一套判决反馈均衡系统D2的选择器S2的控制端连接；从而前一套判决反馈均衡系统的D触发器输出的信号控制下一套判决反馈均衡系统的选择器的选择操作，而最后一套判决反馈均衡系统（即D8）的D触发器输出的信号控制最前一套判决反馈均衡系统（即D2）的选择器的选择操作。
请再结合参考图4，描述第一套判决反馈均衡系统D2的工作过程，其中图4中省略了第二套判决反馈均衡系统D4与第三套判决反馈均衡系统D6的反馈时序；图中Clk_send为高速串行数据的发送时钟，外部模拟信号ADATA在该时钟的上升沿时发出。在时钟脉冲clk2的上升沿到来时，正阈值采样器D22与负阈值采样器D32对输入模拟信号ADATA采样，正阈值采样器D22在采样器的输入模拟信号电平大于某正值输出才判决为1，负阈值采样器D32在采样器的输入模拟信号电平小于某负值输出才判决为0；选择器S2根据恢复出的前一轮的判决结果（即第四套判决反馈均衡系统的D触发器D8输出的信号），选择器S将在其输入信号vthp2与vthn2中选择正确的判决结果，丢弃另外一个错误的结果，并通过D触发器D2输出稳定的模拟信号Dout2,且输出的模拟信号Dout2又通过选择器S4控制下一个模拟信号的选择。相应地，由于本实用新型的各套判决反馈均衡系统的控制时钟的相位相差
Figure BDA00003253651200061
，最后一套判决反馈均衡系统的控制时钟的相位与最前一套判决反馈均衡系统的控制时钟的相位相差
Figure BDA00003253651200062
，T为控制时钟的周期，使得各控制时钟的时钟脉冲的上升沿到来的时间也均相差
Figure BDA00003253651200063
，在本实施例中为
Figure BDA00003253651200064
，在其控制时钟的时钟脉冲的上升沿到来时分别同样地执行上述操作，直到最后一套判决反馈均衡系统也执行完上述操作，即本实用新型的判决反馈均衡器完成一轮反馈过程。
由上述可知，整个判决反馈均衡器要实现选择出正确的均衡结果，只需要各选择器与D触发器的传输延迟满足Tmux+Tcq<N*UI，从而在不需改变判决反馈均衡器算法的的基础上，通过调节设置判决反馈均衡系统N的套数即可使上式易于实现，从而使本实用新型的判决反馈均衡器正确地选择出正确的均衡结果，且整个个判决反馈均衡器易于实现。
以上结合最佳实施例对本实用新型进行了描述，但本实用新型并不局限于以上揭示的实施例，而应当涵盖各种根据本实用新型的本质进行的修改、等效组合。

Claims (2)

1.一种判决反馈均衡器，包括判决反馈均衡系统，所述判决反馈均衡系统包括选择器、D触发器及两个可调阈值采样器，两个可调阈值采样器分别为正阈值采样器与负阈值采样器，外部输入的模拟信号分别输入至所述正阈值采样器与负阈值采样器，且所述正阈值采样器与负阈值采样器的时钟控制端分别与控制时钟连接，所述正阈值采样器与负阈值采样器的输出端均分别与选择器的输入端连接，所述选择器的输出端与所述D触发器的输入端连接，所述D触发器的时钟控制端与控制时钟连接，且所述D触发器的输出端与所述选择器的控制端连接，其特征在于，所述判决反馈均衡系统为N套，且N为大于或等于2的正整数，相邻的两套所述判决反馈均衡系统，前一套判决反馈均衡系统的D触发器的输出端与后一套判决反馈均衡系统的选择器的控制端连接，最后一套判决反馈均衡系统的D触发器的输出端与最前一套判决反馈均衡系统的选择器的控制端连接，每套判决反馈均衡系统的控制时钟的频率为外部输入模拟信号频率的
Figure FDA00003253651100011
,且每套判决反馈均衡系统的控制时钟的相位均有差异。
2.如权利要求1所述的判决反馈均衡器，其特征在于，每相邻两套判决反馈均衡系统的控制时钟的相位相差
Figure FDA00003253651100012
,最后一套判决反馈均衡系统的控制时钟的相位与最前一套判决反馈均衡系统的控制时钟的相位相差
Figure FDA00003253651100013
，T为控制时钟的周期。
CN 201320295283 2013-05-27 2013-05-27 判决反馈均衡器 Withdrawn - After Issue CN203278880U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201320295283 CN203278880U (zh) 2013-05-27 2013-05-27 判决反馈均衡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201320295283 CN203278880U (zh) 2013-05-27 2013-05-27 判决反馈均衡器

Publications (1)

Publication Number Publication Date
CN203278880U true CN203278880U (zh) 2013-11-06

Family

ID=49509200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201320295283 Withdrawn - After Issue CN203278880U (zh) 2013-05-27 2013-05-27 判决反馈均衡器

Country Status (1)

Country Link
CN (1) CN203278880U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103281270A (zh) * 2013-05-27 2013-09-04 四川和芯微电子股份有限公司 超前判决反馈均衡器
CN112422461A (zh) * 2020-11-05 2021-02-26 硅谷数模(苏州)半导体有限公司 判决反馈均衡器以及数据的采集与校正方法
WO2022121106A1 (zh) * 2020-12-11 2022-06-16 硅谷数模(苏州)半导体有限公司 判决反馈均衡电路
US12126470B2 (en) 2020-11-05 2024-10-22 Analogix (suzhou) Semiconductor Co., Ltd. Decision feedback equalizer and method for acquiring and correcting data

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103281270A (zh) * 2013-05-27 2013-09-04 四川和芯微电子股份有限公司 超前判决反馈均衡器
CN112422461A (zh) * 2020-11-05 2021-02-26 硅谷数模(苏州)半导体有限公司 判决反馈均衡器以及数据的采集与校正方法
WO2022095297A1 (zh) * 2020-11-05 2022-05-12 硅谷数模(苏州)半导体有限公司 判决反馈均衡器以及数据的采集与校正方法
US12126470B2 (en) 2020-11-05 2024-10-22 Analogix (suzhou) Semiconductor Co., Ltd. Decision feedback equalizer and method for acquiring and correcting data
WO2022121106A1 (zh) * 2020-12-11 2022-06-16 硅谷数模(苏州)半导体有限公司 判决反馈均衡电路
US12009950B2 (en) 2020-12-11 2024-06-11 Analogix (suzhou) Semiconductor Co., Ltd. Decision feedback equalizer circuit

Similar Documents

Publication Publication Date Title
US8964826B2 (en) Time domain analog multiplication techniques for adjusting tap weights of feed-forward equalizers
US9276781B2 (en) Power and area efficient receiver equalization architecture with relaxed DFE timing constraint
US8582635B2 (en) Sparse and reconfigurable floating tap feed forward equalization
CN111788805A (zh) 提供多级分布式判定反馈均衡的方法和系统
US9215107B1 (en) Dual loop clock and data recovery
JP4947053B2 (ja) 判定負帰還型波形等化器
US8842722B2 (en) Decision feedback equalizers with high-order continuous time feedback
US9215105B2 (en) Equalizer and signal receiver thereof
US9148316B2 (en) Decision feedback equalizer
CN203278880U (zh) 判决反馈均衡器
KR20140063184A (ko) 등화장치 및 그 동작 방법
Sugita et al. A 16Gb/s 1 st-Tap FFE and 3-Tap DFE in 90nm CMOS
CN109088836B (zh) 单载波频域均衡soqpsk-tg信号的数据块构造方法
CN103281270B (zh) 超前判决反馈均衡器
CN101320982A (zh) 时序回复参数产生电路以及信号接收电路
US9215106B2 (en) Method and apparatus for pre-cursor intersymbol interference correction
CN110162854A (zh) 一种高速自适应判决反馈均衡器
EP2119007A1 (en) Digital filter
US7900113B2 (en) Debug circuit and a method of debugging
Bae et al. A 2Gb/s 2-tap DFE receiver for mult-drop single-ended signaling systems with reduced noise
US20050184785A1 (en) Combined sample data delay compensation system
US11095487B1 (en) Operating a wireline receiver with a tunable timing characteristic
CN108040026A (zh) 一种用于蓝牙接收机的符号同步和均衡器电路
Lin et al. Multi-gigabit pre-emphasis design and analysis for serial link
Kang et al. A 0.88-pJ/bit 28Gb/s quad-rate 1-FIR 2-IIR decision feedback equalizer with 21dB loss compensation in 65nm CMOS process

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20131106

Effective date of abandoning: 20160106

C25 Abandonment of patent right or utility model to avoid double patenting