KR102568234B1

KR102568234B1 - 반도체 장치 및 이를 포함하는 반도체 시스템

Info

Publication number: KR102568234B1
Application number: KR1020180119646A
Authority: KR
Inventors: 조동식
Original assignee: 삼성전자주식회사
Priority date: 2018-10-08
Filing date: 2018-10-08
Publication date: 2023-08-17
Also published as: TWI791876B; US20200110883A1; TW202014920A; US11379590B2; CN111008409A; KR20200039985A

Abstract

반도체 장치 및 이를 포함하는 반도체 시스템이 제공된다. 반도체 장치는, 제1 공급 신호를 제공 받고, 감시 대상 회로에 제공되는 제2 공급 신호를 모니터링하여 플래그 신호를 생성하는 모니터링 회로, 모니터링 회로 내에 배치되고, 제1 공급 신호를 제공 받아 와치독 신호를 생성하는 감시 회로, 및 플래그 신호와 와치독 신호를 제공 받아, 비정상 조건일 때 제1 레벨이고, 정상 조건일 때 제1 레벨과 상이한 제2 레벨인 제1 신호를 생성하는 비교 회로를 포함하고, 감시 회로는, 제1 공급 신호의 레벨이 제1 기준 레벨보다 작은 경우, 와치독 신호의 레벨을 제3 레벨로 설정하고, 비교 회로는, 와치독 신호가 상기 제3 레벨을 갖는 경우, 플래그 신호의 레벨과 관계 없이 제1 신호가 제1 레벨을 갖도록 한다.

Description

반도체 장치 및 이를 포함하는 반도체 시스템{Semiconductor device and semiconductor system comprising the same}

본 발명은 반도체 장치 및 이를 포함하는 반도체 시스템에 관한 것이다.

최근, 전자 장치는 다수의 회로들을 포함한다. 다수의 회로들에 공급되는 신호가 조작되는 경우, 다수의 회로에 포함된 보안 정보 등이 유출될 수 있다. 예를 들어, 특정 회로에 공급되는 전압이 외부의 악의적인 공격 등으로 인해 현저하게 낮아지는 경우, 특정 회로의 보안은 취약하게 될 수 있다.

다수의 회로들에 대한 보안의 신뢰성을 확보하기 위해, 다수의 회로 각각에 공급되는 신호가 모니터링될 수 있다.

한편, 다수의 회로 각각에 공급되는 신호를 모니터링 하는 장치가 외부로부터 악의적인 공격을 받는 경우, 다수의 회로 각각에 공급되는 신호의 모니터링이 정상적으로 작동되지 않으므로, 다수의 회로들에 대한 보안의 신뢰성을 확보할 수 없게 된다.

본 발명이 해결하고자 하는 기술적 과제는 모니터링 회로에 감시 회로를 배치하여, 감시 대상 회로의 동작 및 보안의 신뢰성을 확보할 수 있는 반도체 장치 및 이를 포함하는 반도체 시스템을 제공하는 것이다.

본 발명의 해결하고자 하는 기술적 과제는 감시 회로를 이용하여 모니터링 회로 자체의 동작 및 보안의 신뢰성이 감소된 경우를 판별할 수 있는 반도체 장치 및 이를 포함하는 반도체 시스템을 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 반도체 장치는, 제1 공급 신호를 제공 받고, 감시 대상 회로에 제공되는 제2 공급 신호를 모니터링하여 플래그 신호를 생성하는 모니터링 회로, 모니터링 회로 내에 배치되고, 제1 공급 신호를 제공 받아 와치독 신호를 생성하는 감시 회로, 및 플래그 신호와 와치독 신호를 제공 받아, 비정상 조건일 때 제1 레벨이고, 정상 조건일 때 제1 레벨과 상이한 제2 레벨인 제1 신호를 생성하는 비교 회로를 포함하고, 감시 회로는, 제1 공급 신호의 레벨이 제1 기준 레벨보다 작은 경우, 와치독 신호의 레벨을 제3 레벨로 설정하고, 비교 회로는, 와치독 신호가 상기 제3 레벨을 갖는 경우, 플래그 신호의 레벨과 관계 없이 제1 신호가 제1 레벨을 갖도록 한다.

상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 반도체 시스템은, 제1 및 제2 공급 신호를 제공 받는 프로세서 및 상기 프로세서 내에 배치되고, 상기 제2 공급 신호에 의해 구동되는 감시 대상 회로를 포함하고, 상기 프로세서는, 상기 제1 공급 신호를 모니터링하여, 상기 제1 공급 신호가 제1 기준 레벨보다 작은 경우 제1 레벨을 갖는 와치독 신호를 생성하고, 상기 제2 공급 신호를 모니터링하여 플래그 신호를 생성하고, 상기 와치독 신호가 상기 제1 레벨인 경우, 상기 플래그 신호의 레벨과 관계 없이 인터럽트(interrupt) 신호를 생성할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 반도체 시스템은, 제1 공급 신호를 제공 받는 반도체 장치 및 제2 공급 신호를 제공 받는 감시 대상 회로를 포함하고, 상기 반도체 장치는, 상기 제1 공급 신호에 의해 구동되고, 상기 제2 공급 신호를 모니터링하여, 플래그 신호를 생성하는 모니터링 회로, 상기 제1 공급 신호의 레벨이 제1 기준 레벨보다 작은 경우, 제1 레벨을 갖는 와치독 신호를 생성하는 감시 회로 및 상기 와치독 신호가 상기 제1 레벨을 갖는 경우, 상기 플래그 신호의 레벨과 관계 없이 비정상 조건으로 판단하는 비교 회로를 포함할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 반도체 장치의 동작 방법은, 모니터링 회로가, 감시 대상 회로에 제공되는 제1 공급 신호를 기초로 플래그 신호를 생성하고, 감시 회로가, 상기 모니터링 회로에 공급되는 제2 공급 신호의 레벨이 제1 기준 레벨보다 작은 경우, 와치독 신호의 레벨을 제1 레벨로 설정하고, 상기 감시 회로가, 상기 제2 공급 신호의 레벨이 상기 제1 기준 레벨보다 크거나 같은 경우, 상기 와치독 신호의 레벨을 제2 레벨로 설정하고, 비교 회로가, 상기 플래그 신호와 상기 와치독 신호를 제공 받아, 비정상 조건일 때 제3 레벨이고, 정상 조건일 때 제4 레벨인 제1 신호를 생성하는 것을 포함하고, 상기 와치독 신호가 상기 제1 레벨을 갖는 경우, 상기 플래그 신호의 레벨과 관계 없이, 상기 제1 신호는 상기 제3 레벨을 가질 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 반도체 시스템은, 제1 및 제2 공급 신호를 제공 받는 전력 관리 IC(Power Management Integrated Circuit, PMIC), 상기 전력 관리 IC로부터 전력을 공급 받는 어플리케이션 프로세서(application processor) 및 상기 전력 관리 IC 내에 배치되고, 상기 제2 공급 신호에 의해 구동되는 감시 대상 회로를 포함하고, 상기 전력 관리 IC는, 상기 제1 공급 신호를 모니터링하여, 상기 제1 공급 신호가 제1 기준 레벨보다 작은 경우 제1 레벨을 갖는 와치독 신호를 생성하고, 상기 제2 공급 신호를 모니터링하여 플래그 신호를 생성하고, 상기 와치독 신호가 상기 제1 레벨인 경우, 상기 플래그 신호의 레벨과 관계 없이 인터럽트(interrupt) 신호를 생성할 수 있다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

도 1은 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 시스템을 설명하기 위한 도면이다.
도 2는 도 1의 프로세서를 설명하기 위한 도면이다.
도 3은 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치인 모니터링 장치를 설명하기 위한 도면이다.
도 4는 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치인 모니터링 장치의 동작을 설명하기 위한 순서도이다.
도 5는 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치인 모니터링 장치 및 모니터링 장치의 동작을 설명하기 위한 표이다.
도 6은 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치인 모니터링 장치 및 모니터링 장치의 동작을 설명하기 위한 그래프이다.
도 7은 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 시스템을 설명하기 위한 도면이다.
도 8은 도 7의 프로세서와 전력 관리 IC를 설명하기 위한 도면이다.
도 9는 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 시스템을 설명하기 위한 도면이다.
도 10은 도 9의 전자 장치를 설명하기 위한 도면이다.
도 11은 도 10의 자동차용 프로세서를 설명하기 위한 도면이다.

이하에서, 도 1 및 도 2를 참조하여 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 시스템(10)을 설명한다.

도 1은 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 시스템(10)을 설명하기 위한 도면이다. 도 2는 도 1의 프로세서(110)를 설명하기 위한 도면이다.

도 1을 참조하면, 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 시스템(10)은, 프로세서(110), 전력 관리 IC(Power Management Integrated Circuit, PMIC)(120), RAM(Random Access Memory)(130), 비휘발성 메모리(140), 버스(150), 카메라(160) 및 디스플레이(170)를 포함할 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 반도체 시스템(10)은, 도 1에 도시된 구성을 포함하거나, 이 구성들을 활용하여 적절하게 변형될 수 있음은 물론이다.

프로세서(110)는, 중앙처리장치(CPU: central processing unit), 그래픽처리장치(GPU; graphic processing unit), 어플리케이션 프로세서(AP; application processor), 또는 커뮤니케이션 프로세서(CP; communication processor) 중 하나 또는 그 이상을 포함할 수 있다.

본 발명의 기술적 사상의 몇몇 실시예에서, 프로세서(110)는 모바일 장치에 구현되는 어플리케이션 프로세서일 수 있다.

전력 관리 IC(120)는, 프로세서(110)를 비롯한 반도체 시스템(10)의 다양한 구성요소에 동작 전압을 제공하거나, 이들 구성요소에 대한 전력 관리를 수행할 수 있다. 예를 들어, 전력 관리 IC(120)는, 프로세서(110)에 구동 전압(예를 들어, 제1 공급 전압(도 3의 SS1)과 제2 공급 전압(도 3의 SS2))을 제공하고, 필요에 따라 프로세서(110)의 구동 전압을 조절할 수 있다. 예를 들어, 전력 관리 IC(120)는, 프로세서(110)의 지속 시간을 확보해야 할 필요가 있는 경우에는 프로세서(110)의 구동 전압을 감소시키거나, 파워 세이빙(power saving)을 위해 구동 전압의 제공을 중단할 수 있다. 이와 다르게, 프로세서(110)의 성능이 확보되어야 할 필요가 있는 경우, 전력 관리 IC(120)는 프로세서(110)의 구동 전압을 증가시킬 수 있다.

RAM(130)은 프로세서(110)가 실행할 수 있는 소프트웨어를 적재(load)할 수 있다.

본 발명의 기술적 사상의 몇몇 실시예에서 RAM(130)은 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등을 포함할 수 있으나, 본 발명의 기술적 사상의 범위가 이에 제한되는 것은 아니다.

비휘발성 메모리(140)는 프로세서(110)에서 처리한 데이터를 비롯한 다양한 데이터를 저장할 수 있다.

본 발명의 기술적 사상의 몇몇 실시예에서, 비휘발성 메모리(140)는 플래시 메모리(flash memory)를 포함할 수 있으나, 본 발명의 기술적 사상의 범위가 이에 제한되는 것은 아니다.

본 발명의 기술적 사상의 몇몇 실시예에서, 반도체 시스템(10)은, 스마트폰일 수 있다. 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 시스템(10)은, 카메라(160) 및 디스플레이(170)를 포함할 수 있다.

프로세서(110), 전력 관리 IC(120), RAM(130), 비휘발성 메모리(140), 카메라(160) 및 디스플레이(170)는, 버스(150)를 통해 전기적으로 연결되어 데이터를 주고 받을 수 있다.

도 2를 참조하면, 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 시스템(10)의 프로세서(110)는, 중앙처리부(1010), 멀티미디어 시스템(1020), 멀티레벨 버스(1030), 메모리 시스템(1040), 주변 회로(1050), 모니터링 장치(1060) 및 감시 대상 회로(1070)를 포함할 수 있다.

중앙처리부(1010)는 반도체 시스템(10)의 구동에 필요한 연산을 수행할 수 있다. 본 발명의 기술적 사상의 몇몇 실시예에서, 중앙처리부(1010)는 복수의 코어를 포함하는 멀티 코어 환경으로 구성될 수 있다.

멀티미디어 시스템(1020)은, 반도체 시스템(10)에서 각종 멀티미디어 기능을 수행하는데 이용될 수 있다. 이러한 멀티미디어 시스템(1020)은 3D 엔진(3D engine) 모듈, 비디오 코덱(video codec), 디스플레이 시스템(display system), 카메라 시스템(camera system), 포스트-프로세서(post -processor) 등을 포함할 수 있다.

멀티레벨 버스(1030)는, 중앙처리부(1010), 멀티미디어 시스템(1020), 메모리 시스템(1040), 주변 회로(1050), 모니터링 장치(1060) 및 감시 대상 회로(1070)가 서로 데이터 통신을 하는데 이용될 수 있다.

본 발명의 기술적 사상의 몇몇 실시예에서, 이러한 멀티레벨 버스(1030)는 다층 구조를 가질 수 있다. 구체적으로, 이러한 멀티레벨 버스(1030)의 예로는 다층 AHB(multi-layer Advanced High-performance Bus), 또는 다층 AXI(multi-layer Advanced eXtensible Interface)가 이용될 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.

메모리 시스템(1040)은, 프로세서(110)가 외부 메모리(예를 들어, DRAM)에 연결되어 고속 동작하는데 필요한 환경을 제공할 수 있다. 본 발명의 기술적 사상의 몇몇 실시예에서, 메모리 시스템(1040)은 외부 메모리(예를 들어, DRAM)를 컨트롤하기 위한 별도의 컨트롤러(예를 들어, DRAM 컨트롤러)를 포함할 수도 있다.

주변 회로(1050)는, 반도체 시스템(10)이 외부 장치(예를 들어, 메인 보드)와 원활하게 접속되는데 필요한 환경을 제공할 수 있다. 이에 따라, 주변 회로(1050)는 반도체 시스템(10)에 접속되는 외부 장치가 호환 가능하도록 하는 다양한 인터페이스를 구비할 수 있다.

모니터링 장치(1060)는, 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치일 수 있다. 모니터링 장치(1060)는, 감시 대상 회로(1070)에 공급되는 신호(예를 들어, 제2 공급 신호(도 3의 SS2))를 모니터링할 수 있다.

감시 대상 회로(1070)는 예를 들어, OTP(One Time Programmable Memory)일 수 있다. 감시 대상 회로(1070)는 예를 들어 반도체 시스템(10)의 보안과 관련된 작업을 수행할 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 감시 대상 회로(1070)는 프로세서(110) 내에 배치되어 임의의 작업을 수행하는 회로일 수 있음은 물론이다.

이하에서, 도 3 내지 도 6을 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치 및 반도체 장치의 동작에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 중복되는 것은 생략한다.

도 3은 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치인 모니터링 장치(1060)를 설명하기 위한 도면이다. 도 4는 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치인 모니터링 장치(1060)의 동작을 설명하기 위한 순서도이다. 도 5는 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치인 모니터링 장치(1060) 및 모니터링 장치(1060)의 동작을 설명하기 위한 표이다. 도 6은 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치인 모니터링 장치(1060) 및 모니터링 장치(1060)의 동작을 설명하기 위한 그래프이다.

도 3을 참조하면, 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치인 모니터링 장치(1060)는, 모니터링 회로(1061), 감시 회로(1062), 비교 회로(1063)를 포함할 수 있다. 또한, 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 시스템(도 1 및 도 2의 반도체 시스템(10))은, 감시 대상 회로(1070) 및 컨트롤러(1065)를 포함할 수 있다.

모니터링 회로(1061)는 모니터링 장치(1060) 내에 배치될 수 있다. 모니터링 회로(1061)는, 제1 공급 신호(SS1) 및 제2 공급 신호(SS2)를 제공받을 수 있다. 모니터링 회로(1061)는, 예를 들어, 제1 공급 신호(SS1)에 의해 구동될 수 있다. 제1 공급 신호(SS1)는 예를 들어, 모니터링 회로(1061)의 구동 전압일 수 있다. 모니터링 회로(1061)는 제2 공급 신호(SS2)를 모니터링할 수 있다. 제2 공급 신호(SS2)는 감시 대상 회로(1070)에 제공되는 신호일 수 있다. 제2 공급 신호(SS2)는 예를 들어, 감시 대상 회로(1070)의 구동 전압일 수 있다.

모니터링 회로(1061)는, 모니터링 회로(1061)에 구동 전압인 제1 공급 신호(SS1)가 공급되고, 감시 대상 회로(1070)에 구동 전압인 제2 공급 신호(SS2)가 공급되는 동안, 실시간으로 제2 공급 신호(SS2)를 모니터링할 수 있다. 모니터링 회로(1061)는 제2 공급 신호(SS2)를 모니터링한 결과로, 플래그 신호(FS)를 생성할 수 있다.

감시 회로(1062)는, 모니터링 회로(1061) 내에 배치될 수 있다. 감시 회로(1062)는 제1 공급 신호(SS1)를 제공 받을 수 있다. 감시 회로(1062)는 제1 공급 신호(SS1)를 모니터링할 수 있다.

감시 회로(1062)는, 모니터링 회로(1061)에 구동 전압인 제1 공급 신호(SS1)가 공급되는 동안, 실시간으로 제1 공급 신호(SS1)를 모니터링할 수 있다. 감시 회로(1062)는 제1 공급 신호(SS1)를 모니터링한 결과로, 와치독(watchdog) 신호(WS)를 생성할 수 있다.

비교 회로(1063)는, 모니터링 회로(1061) 내에 배치될 수 있다. 비교 회로(1063)는 플래그 신호(FS)와 와치독 신호(WS)를 제공 받을 수 있다. 비교 회로(1063)는 플래그 신호(FS)와 와치독 신호(WS)를 비교하여, 정상 조건인지 비정상 조건인지 판단할 수 있다.

비교 회로(1063)는 제1 신호(IS), 제2 신호(TS), 및 제3 신호(CS)를 생성할 수 있다.

본 발명의 기술적 사상의 몇몇 실시예에서, 비교 회로(1063)는, 비정상 조건인 경우, 제1 신호(IS), 제2 신호(TS), 및 제3 신호(CS) 중 적어도 어느 하나의 신호의 레벨을 특정 레벨로 설정할 수 있다. 비교 회로(1063)는, 정상 조건인 경우, 제1 신호(IS), 제2 신호(TS), 및 제3 신호(CS) 중 적어도 어느 하나의 신호의 레벨을, 비정상 조건에서의 신호 레벨과 상이한 레벨로 설정할 수 있다. 다시 말해서, 비교 회로(1063)는, 제1 신호(IS), 제2 신호(TS), 및 제3 신호(CS) 각각의 레벨을 선택적으로 변경할 수 있다. 예를 들어, 정상 조건을 유지하다가 비정상 조건이 발생되어 제1 신호(IS), 제2 신호(TS), 및 제3 신호(CS) 중 제1 신호(IS)를 활성화시킬 필요가 있는 경우, 비교 회로(1063)는 제1 신호(IS)의 레벨을 정상 조건일 때와 상이한 레벨로 설정하여, 제1 신호(IS)를 활성화 시킬 수 있다. 이 때, 제2 신호(TS) 및 제3 신호(CS)는 레벨의 변화 없이 비활성화 상태가 유지될 수 있다. 정상 조건과 비정상 조건에 대한 자세한 사항은, 후술한다.

본 발명의 기술적 사상의 몇몇 실시예에서, 비교 회로(1063)는 비정상 조건인 경우, 제1 신호(IS)의 레벨을 특정 레벨로 설정할 수 있다. 비교 회로(1063)는, 정상 조건인 경우, 제1 신호(IS)의 레벨을, 비정상 조건인 경우와 상이한 레벨로 설정할 수 있다. 비교 회로(1063)는 제1 신호(IS)의 레벨에 기초하여, 제2 신호(TS) 및 제3 신호(CS) 중 적어도 어느 하나의 신호를 활성화 시킬 수 있다. 예를 들어, 정상 조건을 유지하다가 비정상 조건이 발생되어 제1 신호(IS)의 레벨이 특정 레벨로 변경된 경우, 비교 회로(1063)는 제1 신호(IS)의 레벨의 변화에 기초하여, 제2 신호(TS) 및 제3 신호(CS) 중 적어도 어느 하나의 신호의 레벨을 정상 조건일 때와 상이한 레벨로 설정할 수 있다. 이에 따라, 제2 신호(TS) 및 제3 신호(CS) 중 적어도 어느 하나의 신호는 활성화될 수 있다. 예를 들어, 제1 신호(IS)가 로지컬 로우(logical low) 레벨을 갖다가 로지컬 하이(logical high) 레벨로 변경된 경우, 제1 신호(IS)가 로지컬 하이 레벨을 갖는 구간에서, 비교 회로(1063)는 제2 신호(TS) 및 제3 신호(CS) 중 적어도 어느 하나의 신호의 레벨을 특정 레벨로 설정하여 활성화시킬 수 있다.

제1 신호(IS)는 예를 들어, 인터럽트(interrupt) 신호일 수 있다. 예를 들어, 제1 신호(IS)는, 모니터링 회로(1061)가 비정상 조건에서 동작하는지 여부에 대한 정보를 포함할 수 있다. 예를 들어, 제1 신호(IS)가 로지컬 로우(logical low) 레벨을 갖다가 로지컬 하이(logical high) 레벨로 변경된 경우, 제1 신호(IS)가 로지컬 하이 레벨을 갖는 구간에서, 모니터링 회로(1061)는 비정상 조건으로 동작하고 있다고 판단될 수 있다.

제1 신호(IS)는 컨트롤러(1065)에 제공될 수 있다.

컨트롤러(1065)는, 예를 들어, 모니터링 장치(1060)의 외부에 배치될 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 컨트롤러(1065)는 모니터링 장치(1060) 내에 배치될 수도 있음은 물론이다. 또는 본 발명의 기술적 사상의 몇몇 실시예에서, 컨트롤러(1065)는 생략될 수 있다. 컨트롤러(1065)가 생략되는 경우, 제1 신호(IS)는 예를 들어, 중앙처리부(1010)로 제공될 수도 있다.

컨트롤러(1065)는 예를 들어, 제1 신호(IS)를 처리하여, 인터럽트를 해소할 수 있다.

제2 신호(TS)는, 예를 들어, 감시 대상 회로(1070)의 출력 신호(OS)에 비정상 조건임을 표시하는 태그(tag)를 부착하기 위한 신호일 수 있다. 예를 들어, 비교 회로(1063)는, 제2 신호(TS)가 로지컬 로우 레벨을 갖는 구간, 즉, 정상 조건에서, 감시 대상 회로(1070)의 출력 신호(OS)에 태그를 부착하지 않을 수 있다. 예를 들어, 비교 회로(1063)는, 제2 신호(TS)가 로지컬 하이 레벨을 갖는 구간, 즉, 비정상 조건에서, 감시 대상 회로(1070)의 출력 신호(OS)에 태그를 부착할 수 있다.

감시 대상 회로(1070)는 예를 들어, 모니터링 장치(1060)의 외부에 배치될 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 감시 대상 회로(1070)는 모니터링 장치(1060) 내에 배치될 수도 있음은 물론이다. 감시 대상 회로(1070)는 제2 공급 신호(SS2)를 제공 받고, 출력 신호(OS)를 출력할 수 있다.

제3 신호(CS)는, 예를 들어, 감시 대상 회로(1070)의 출력 신호(OS)를 보안성이 보장되는 신호로 변경하기 위한 신호일 수 있다. 예를 들어, 감시 대상 회로(1070)의 출력 신호(OS)가 '0000'인 경우, 반도체 시스템(도 1의 반도체 시스템(10))의 보안 보호 기능이 인에이블(enable)된다고 가정하자. 예를 들어, 비교 회로(1063)는, 제3 신호(CS)가 로지컬 로우 레벨을 갖는 구간, 즉, 정상 조건에서, 감시 대상 회로(1070)의 출력 신호(OS)를 변경하지 않을 수 있다. 예를 들어, 비교 회로(1063)는, 제3 신호(CS)가 로지컬 하이 레벨을 갖는 구간, 즉, 비정상 조건에서, 감시 대상 회로(1070)의 출력 신호(OS)를 '0000'으로 변경할 수 있다.

본 발명의 기술적 사상의 몇몇 실시예에서, 정상 조건은 제1 공급 신호(SS1)가 모니터링 회로(1061)를 구동시키고, 모니터링 회로(1061)의 동작 및 보안의 신뢰성을 보장할 수 있는 레벨을 갖는 경우일 수 있다. 또한, 정상 조건은 제2 공급 신호(SS2)가 감시 대상 회로(1070)를 구동시키고, 감시 대상 회로(1070)의 동작 및 보안의 신뢰성을 보장할 수 있는 레벨을 갖는 경우일 수 있다.

비정상 조건은 제1 공급 신호(SS1)가 모니터링 회로(1061)의 동작 및 보안의 신뢰성을 보장할 수 없는 레벨을 갖는 경우일 수 있다. 또한, 비정상 조건은 제2 공급 신호(SS2)가 감시 대상 회로(1070)의 동작 및 보안의 신뢰성을 보장할 수 없는 레벨을 갖는 경우일 수 있다.

동작 및 보안의 신뢰성을 보장할 수 없는 레벨은, 예를 들어, 각 회로에 공급되는 전압이 특정 레벨(후술할 도 6의 제1 기준 레벨(RL1) 및 제2 기준 레벨(RL2))보다 낮은 레벨을 갖는 경우로, 각 회로의 저전력 모드(Low power mode)에서 요구되는 전압 레벨보다 더 낮은 레벨의 공급 전압이 각 회로에 제공되는 경우일 수 있다. 모니터링 회로(1061) 및 감시 대상 회로(1070) 중 적어도 어느 하나의 동작 및 보안의 신뢰성을 보장할 수 없는 경우는, 예를 들어, 모니터링 회로(1061) 및 감시 대상 회로(1070) 중 적어도 어느 하나의 보안을 취약하게 할 목적으로 하는 악의적인 공격이 있는 경우일 수 있다.

도 4를 참조하면, 단계(S100)에서, 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치인 모니터링 회로(1061)에 제1 공급 신호(SS1)가 제공될 수 있다. 또한, 감시 대상 회로(1070)는 제2 공급 신호(SS2)를 제공받을 수 있다.

단계(S201)에서, 감시 회로(1062)는 제1 공급 신호(SS1)를 모니터링할 수 있다.

단계(S203)에서, 감시 회로(1062)는, 제1 공급 신호(SS1)의 레벨이 제1 기준 레벨보다 작은지 판단할 수 있다.

감시 회로(1062)는, 정상 조건에서 와치독 신호(WS)의 레벨을 제4 레벨로 설정할 수 있다(단계(S205)). 예를 들어, 감시 회로(1062)는, 제1 공급 신호(SS1)의 레벨이 제1 기준 레벨보다 크거나, 제1 공급 신호(SS1)의 레벨이 제1 기준 레벨과 같으면, 정상 조건이라 판단할 수 있다. 감시 회로(1062)는 와치독 신호(WS)의 레벨을 설정한 후, 감시 회로(1062)에 제1 공급 신호(SS1)가 공급되는 동안, 제1 공급 신호(SS1)를 계속 모니터링할 수 있다.

감시 회로(1062)는, 비정상 조건에서 와치독 신호(WS)의 레벨을 제3 레벨로 설정할 수 있다(단계(S207)). 예를 들어, 감시 회로(1062)는, 제1 공급 신호(SS1)의 레벨이 제1 기준 레벨보다 작으면, 비정상 조건이라 판단할 수 있다. 감시 회로(1062)는 와치독 신호(WS)의 레벨을 설정한 후, 감시 회로(1062)에 제1 공급 신호(SS1)가 공급되는 동안, 제1 공급 신호(SS1)를 계속 모니터링할 수 있다.

예를 들어, 제3 레벨이 로지컬 로우(0) 레벨인 경우, 제4 레벨은 로지컬 하이(1) 레벨일 수 있다. 또는, 제3 레벨이 로지컬 하이(1) 레벨인 경우, 제4 레벨은 로지컬 로우(0) 레벨일 수 있다.

단계(S301)에서, 모니터링 회로(1061)는 제2 공급 신호(SS2)를 모니터링할 수 있다.

단계(S303)에서, 모니터링 회로(1061)는, 제2 공급 신호(SS2)의 레벨이 제2 기준 레벨보다 작은지 판단할 수 있다.

모니터링 회로(1061)는, 정상 조건에서 플래그 신호(FS)의 레벨을 제2 레벨로 설정할 수 있다(단계(S305)). 예를 들어, 모니터링 회로(1061)는, 제2 공급 신호(SS2)의 레벨이 제2 기준 레벨보다 크거나, 제2 공급 신호(SS2)의 레벨이 제2 기준 레벨과 같으면, 정상 조건이라 판단할 수 있다. 모니터링 회로(1061)는 플래그 신호(FS)의 레벨을 설정한 후, 감시 대상 회로(1070)에 제2 공급 신호(SS2)가 공급되는 동안, 제2 공급 신호(SS2)를 계속 모니터링할 수 있다.

모니터링 회로(1061)는, 비정상 조건에서 플래그 신호(FS)의 레벨을 제1 레벨로 설정할 수 있다(단계(S307)). 예를 들어, 모니터링 회로(1061)는, 제2 공급 신호(SS2)의 레벨이 제2 기준 레벨보다 작으면, 비정상 조건이라 판단할 수 있다. 모니터링 회로(1061)는 플래그 신호(FS)의 레벨을 설정한 후, 감시 대상 회로(1070)에 제2 공급 신호(SS2)가 공급되는 동안, 제2 공급 신호(SS2)를 계속 모니터링할 수 있다.

예를 들어, 제1 레벨이 로지컬 로우(0) 레벨인 경우, 제2 레벨은 로지컬 하이(1) 레벨일 수 있다. 또는, 제1 레벨이 로지컬 하이(1) 레벨인 경우, 제2 레벨은 로지컬 로우(0) 레벨일 수 있다.

단계(S401, S403, S405, S407)에서, 본 발명의 기술적 사상의 몇몇 실시예에 따른 비교 회로(1063)는, 와치독 신호(WS) 및 플래그 신호(FS) 각각의 레벨에 따라, 제1 신호(IS), 제2 신호(TS) 및 제3 신호(CS) 중 적어도 어느 하나의 신호의 레벨을 설정할 수 있다.

예를 들어, 단계(S401)에서, 비교 회로(1063)는 와치독 신호(WS)가 제3 레벨인지 판단할 수 있다.

와치독 신호(WS)가 제3 레벨인 경우, 비교 회로(1063)는 비정상 조건이라 판단하고, 제1 신호(IS), 제2 신호(TS) 및 제3 신호(CS) 중 적어도 어느 하나의 신호의 레벨을 제5 레벨로 설정할 수 있다(단계(S403)). 다시 말해서, 비교 회로(1063)는, 와치독 신호(WS)가 제3 레벨이면, 플래그 신호(FS)의 레벨과 관계 없이, 제1 신호(IS), 제2 신호(TS) 및 제3 신호(CS) 중 적어도 어느 하나의 신호의 레벨을 제5 레벨로 설정할 수 있다.

와치독 신호(WS)가 제3 레벨이 아니라면, 단계(S405)에서, 비교 회로(1063)는 플래그 신호(FS)가 제1 레벨인지 판단할 수 있다.

플래그 신호(FS)가 제1 레벨이면, 비교 회로(1063)는 비정상 조건이라 판단하고, 제1 신호(IS), 제2 신호(TS) 및 제3 신호(CS) 중 적어도 어느 하나의 신호의 레벨을 제5 레벨로 설정할 수 있다(단계(S403)). 다시 말해서, 비교 회로(1063)는, 와치독 신호(WS)가 제4 레벨이어도, 플래그 신호(FS)의 레벨이 제1 레벨이면, 제1 신호(IS), 제2 신호(TS) 및 제3 신호(CS) 중 적어도 어느 하나의 신호의 레벨을 제5 레벨로 설정할 수 있다.

플래그 신호(FS)가 제1 레벨이 아니라면, 단계(S407)에서, 비교 회로(1063)는 정상 조건이라 판단하고, 제1 신호(IS), 제2 신호(TS) 및 제3 신호(CS) 중 적어도 어느 하나의 신호의 레벨을 제6 레벨로 설정할 수 있다.

정리하면, 비교 회로(1063)는, 와치독 신호(WS)가 제3 레벨이면, 플래그 신호(FS)의 레벨과 관계 없이, 비정상 조건이라 판단할 수 있다. 또한, 비교 회로(1063)는, 플래그 신호(FS)가 제1 레벨이면, 와치독 신호(WS)의 레벨과 관계 없이, 비정상 조건이라 판단할 수 있다.

예를 들어, 제5 레벨이 로지컬 로우(0) 레벨인 경우, 제6 레벨은 로지컬 하이(1) 레벨일 수 있다. 또는, 제5 레벨이 로지컬 하이(1) 레벨인 경우, 제6 레벨은 로지컬 로우(0) 레벨일 수 있다.

도 5 및 도 6의 예시적인 경우를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 모니터링 회로(1061), 감시 회로(1062) 및 비교 회로(1063)의 동작에 대해 좀 더 설명한다.

도 5의 제1 내지 제5 그래프(G1, G2, G3, G4, G5)의 X 축은 시간(단위: Arbitrary Unit(AU))일 수 있다. 도 5의 제1 및 제2 그래프(G1, G2)의 Y 축은 전압을 나타낼 수 있다. 도 5의 제3 내지 제5 그래프(G3, G4, G5)의 Y 축은 로지컬 로우 및 로지컬 하이를 나타낼 수 있다.

도 5 및 도 6을 참조하면, t0 내지 t1 구간은, 도 5의 CASE 4에 해당될 수 있다.

예를 들어, t0 내지 t1 구간에서, 제1 공급 신호(SS1)를 나타내는 그래프인 제1 그래프(G1)의 레벨은, 제1 기준 레벨(RL1)보다 높을 수 있다. 이에 따라, 감시 회로(1062)는, t0 내지 t1 구간에서 정상 조건이라 판단하고 와치독 신호(WS)가 제4 레벨(Level 4)을 갖도록 설정할 수 있다. 다시 말해서, t0 내지 t1 구간에서, 와치독 신호(WS)를 나타내는 그래프인 제4 그래프(G4)의 레벨은, 제4 레벨(Level 4), 예를 들어, 로지컬 하이 레벨일 수 있다.

제1 기준 레벨(RL1)은, 감시 회로(1062)가 설정한 기준 DC 전압값일 수 있다. 예를 들어, 제1 기준 레벨(RL1)은, 감시 회로(1062)의 외부에서 공급되는 전압이 아닐 수 있다.

예를 들어, t0 내지 t1 구간에서, 제2 공급 신호(SS2)를 나타내는 그래프인 제2 그래프(G2)의 레벨은, 제2 기준 레벨(RL2)보다 높을 수 있다. 이에 따라, 모니터링 회로(1061)는, t0 내지 t1 구간에서 정상 조건이라 판단하고, 플래그 신호(FS)가 제2 레벨(Level 2)을 갖도록 설정할 수 있다. 다시 말해서, t0 내지 t1 구간에서, 플래그 신호(FS)를 나타내는 그래프인 제3 그래프(G3)의 레벨은, 제2 레벨(Level 2), 예를 들어, 로지컬 로우 레벨일 수 있다.

제2 기준 레벨(RL2)은, 모니터링 회로(1061)가 설정한 기준 DC 전압값일 수 있다. 예를 들어, 제2 기준 레벨(RL2)은, 모니터링 회로(1061)의 외부에서 공급되는 전압이 아닐 수 있다.

예를 들어, t0 내지 t1 구간에서, 비교 회로(1063)는, 제1 신호(IS), 제2 신호(TS) 및 제3 신호(CS) 중 적어도 어느 하나의 신호의 레벨을 제6 레벨(Level 6)로 설정할 수 있다. 다시 말해서, t0 내지 t1 구간에서, 와치독 신호(WS)는 제4 레벨이고, 플래그 신호(FS)는 제2 레벨이므로, 비교 회로(1063)는 정상 조건이라 판단할 수 있다. 이에 따라 비교 회로(1063)는, 제1 신호(IS), 제2 신호(TS) 및 제3 신호(CS) 중 적어도 어느 하나의 신호의 레벨을 제6 레벨(Level 6), 예를 들어, 로지컬 로우 레벨로 설정할 수 있다.

t1 내지 t2 구간은, 도 5의 CASE 2에 해당될 수 있다.

예를 들어, t1 내지 t2 구간에서, 제1 그래프(G1)의 레벨은, 제1 기준 레벨(RL1)보다 높을 수 있다. 이에 따라, 감시 회로(1062)는, t1 내지 t2 구간에서 정상 조건이라 판단하고, 와치독 신호(WS)가 제4 레벨(Level 4)을 갖도록 설정할 수 있다. 다시 말해서, t1 내지 t2 구간에서, 제4 그래프(G4)의 레벨은, 제4 레벨(Level 4), 예를 들어, 로지컬 하이 레벨일 수 있다.

예를 들어, t1 내지 t2 구간에서, 제2 그래프(G2)의 레벨은, 제2 기준 레벨(RL2)보다 낮을 수 있다. 이에 따라, 모니터링 회로(1061)는, t1 내지 t2 구간에서 비정상 조건이라 판단하고, 플래그 신호(FS)가 제1 레벨(Level 1)을 갖도록 설정할 수 있다. 다시 말해서, t1 내지 t2 구간에서, 제3 그래프(G3)의 레벨은, 제1 레벨(Level 1), 예를 들어, 로지컬 하이 레벨일 수 있다.

예를 들어, t1 내지 t2 구간에서, 비교 회로(1063)는 와치독 신호(WS)의 레벨과 관계 없이, 제1 신호(IS), 제2 신호(TS) 및 제3 신호(CS) 중 적어도 어느 하나의 신호의 레벨을 제5 레벨(Level 5)로 설정할 수 있다. 다시 말해서, t1 내지 t2 구간에서, 와치독 신호(WS)는 제4 레벨(Level 4)이고, 플래그 신호(FS)는 제1 레벨(Level 1)이므로, 비교 회로(1063)는 비정상 조건이라 판단할 수 있다. 이에 따라 비교 회로(1063)는, 제1 신호(IS), 제2 신호(TS) 및 제3 신호(CS) 중 적어도 어느 하나의 신호의 레벨을 제5 레벨(Level 5), 예를 들어, 로지컬 하이 레벨로 설정할 수 있다.

t3 내지 t5 구간은, 도 5의 CASE 3에 해당될 수 있다.

예를 들어, t3 내지 t5 구간에서, 제1 그래프(G1)의 레벨은, 제1 기준 레벨(RL1)보다 낮을 수 있다. 이에 따라, 감시 회로(1062)는, t3 내지 t5 구간에서, 비정상 조건이라 판단하고 와치독 신호(WS)가 제3 레벨(Level 3)을 갖도록 설정할 수 있다. 다시 말해서, t3 내지 t5 구간에서, 제4 그래프(G4)의 레벨은, 제3 레벨(Level 3), 예를 들어, 로지컬 로우 레벨일 수 있다.

예를 들어, t3 내지 t5 구간에서, 제2 그래프(G2)의 레벨은, 제2 기준 레벨(RL2)보다 높을 수 있다. 이에 따라, 모니터링 회로(1061)는, t3 내지 t5 구간에서 정상 조건이라 판단하고, 플래그 신호(FS)가 제2 레벨(Level 2)을 갖도록 설정할 수 있다. 다시 말해서, t3 내지 t5 구간에서, 제3 그래프(G3)의 레벨은, 제2 레벨(Level 2), 예를 들어, 로지컬 로우 레벨일 수 있다.

예를 들어, t3 내지 t5 구간에서, 비교 회로(1063)는 플래그 신호(FS)의 레벨과 관계 없이, 제1 신호(IS), 제2 신호(TS) 및 제3 신호(CS) 중 적어도 어느 하나의 신호의 레벨을 제5 레벨(Level 5)로 설정할 수 있다. 다시 말해서, t3 내지 t5 구간에서, 와치독 신호(WS)는 제3 레벨(Level 3)이고, 플래그 신호(FS)는 제2 레벨(Level 2)이므로, 비교 회로(1063)는 비정상 조건이라 판단할 수 있다. 이에 따라 비교 회로(1063)는, 제1 신호(IS), 제2 신호(TS) 및 제3 신호(CS) 중 적어도 어느 하나의 신호의 레벨을 제5 레벨(Level 5), 예를 들어, 로지컬 하이 레벨로 설정할 수 있다.

t5 내지 t6 구간은, 도 5의 CASE 1에 해당될 수 있다.

예를 들어, t5 내지 t6 구간에서, 제1 그래프(G1)의 레벨은, 제1 기준 레벨(RL1)보다 낮을 수 있다. 이에 따라, 감시 회로(1062)는, t5 내지 t6 구간에서, 비정상 조건이라 판단하고 와치독 신호(WS)가 제3 레벨(Level 3)을 갖도록 설정할 수 있다. 다시 말해서, t5 내지 t6 구간에서, 제4 그래프(G4)의 레벨은, 제3 레벨(Level 3), 예를 들어, 로지컬 로우 레벨일 수 있다.

예를 들어, t5 내지 t6 구간에서, 제2 그래프(G2)의 레벨은, 제2 기준 레벨(RL2)보다 낮을 수 있다. 이에 따라, 모니터링 회로(1061)는, t5 내지 t6 구간에서 비정상 조건이라 판단하고, 플래그 신호(FS)가 제1 레벨(Level 1)을 갖도록 설정할 수 있다. 다시 말해서, t5 내지 t6 구간에서, 제3 그래프(G3)의 레벨은, 제1 레벨(Level 1), 예를 들어, 로지컬 하이 레벨일 수 있다.

예를 들어, t5 내지 t6 구간에서, 비교 회로(1063)는 제1 신호(IS), 제2 신호(TS) 및 제3 신호(CS) 중 적어도 어느 하나의 신호의 레벨을 제5 레벨(Level 5)로 설정할 수 있다. 다시 말해서, t5 내지 t6 구간에서, 와치독 신호(WS)는 제3 레벨(Level 3)이고, 플래그 신호(FS)는 제1 레벨(Level 1)이므로, 비교 회로(1063)는 비정상 조건이라 판단할 수 있다. 이에 따라 비교 회로(1063)는, 제1 신호(IS), 제2 신호(TS) 및 제3 신호(CS) 중 적어도 어느 하나의 신호의 레벨을 제5 레벨(Level 5), 예를 들어, 로지컬 하이 레벨로 설정할 수 있다.

본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치(즉, 모니터링 장치(1060))는, 감시 대상 회로(1070)에 공급되는 제2 공급 신호(SS2)뿐만 아니라, 제2 공급 신호(SS2)를 모니터링하는 모니터링 회로(1061)에 공급되는 제1 공급 신호(SS1)를 감시하는 감시 회로(1062)를 포함하여, 감시 대상 회로(1070)의 동작 및 보안의 신뢰성과, 모니터링 회로(1061)의 동작 및 보안의 신뢰성을 확보할 수 있다. 또한, 모니터링 회로(1061)에 감시 회로(1062)가 추가적으로 배치됨으로써, 모니터링 회로(1061) 자체의 신뢰성이 감소된 경우를 판별할 수 있다.

이하에서, 도 7 및 도 8을 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 시스템(20)을 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 중복되는 것은 간략히 하거나 생략한다.

도 7은 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 시스템(20)을 설명하기 위한 도면이다. 도 8은 도 7의 프로세서(110)와 전력 관리 IC(120)를 설명하기 위한 도면이다.

도 7 및 도 8을 참조하면, 도 3 내지 도 6을 참조하여 설명한 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 장치인 모니터링 장치(1060)는, 전력 관리 IC(120) 내에 배치될 수 있다. 제1 공급 신호(도 3의 SS1)와 제2 공급 신호(도 3의 SS2)는, 전력 관리 IC(120)로 제공될 수 있다.

감시 대상 회로(1070)는, 예를 들어, 전력 관리 IC(120) 내에 배치되어 특정 기능을 하는 특정 회로일 수 있다.

도 3 내지 도 6을 참조하여 설명한 컨트롤러(1065)는, 예를 들어, 전력 관리 IC(120) 내에 배치될 수도 있고, 전력 관리 IC(120)의 외부에 배치될 수도 있다. 또한, 상술한 바와 같이 컨트롤러(1065)는, 생략될 수도 있음은 물론이다.

프로세서(110)는, 전력 관리 IC(120)로부터 전력을 공급받을 수 있다. 예를 들어, 프로세서(110)는, 전력 관리 IC(120)에 구동 전압(Vdd)의 제공을 요청할 수 있다. 예를 들어, 프로세서(110)는 구동에 필요한 구동 전압(Vdd)을 요청하기 위한 전압 코드(VID)를 전력 관리 IC(120)에 전송할 수 있고, 전력 관리 IC(120)는 이에 대한 응답으로 프로세서(110)에 구동 전압(Vdd)을 제공할 수 있다.

이하에서, 도 9 내지 도 11을 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 시스템(30)을 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 중복되는 것은 간략히 하거나 생략한다.

도 9는 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 시스템(30)을 설명하기 위한 도면이다. 도 10은 도 9의 전자 장치(310)를 설명하기 위한 도면이다. 도 11은 도 10의 자동차용 프로세서(311)를 설명하기 위한 도면이다.

도 9 및 도 10을 참조하면, 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 시스템(30)은, 자동차일 수 있다. 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 시스템(30)은 예를 들어, 전자 장치(310), 출력 장치(320), 영상 획득 장치(330) 및 동력원(340) 등을 포함할 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 반도체 시스템(30)은, 도 9에 도시된 구성을 포함하거나, 이 구성들을 활용하여 적절하게 변형될 수 있음은 물론이다.

전자 장치(310)는 예를 들어, 출력 장치(320), 영상 획득 장치(330) 및 동력원(340)을 제어할 수 있다. 전자 장치(310)는, 자동차용 프로세서(311), 통신 모듈(313) 및 메모리(315)를 포함할 수 있다.

자동차용 프로세서(311)는, 전자 장치(310)의 적어도 하나의 구성요소들의 제어 및/또는 통신에 관한 연산이나, 데이터 처리 등을 수행할 수 있다. 자동차용 프로세서(311)는 예를 들어, 영상 획득 장치(330)로부터 입력 데이터를 전달 받고, 입력 데이터를 처리할 수 있다. 자동차용 프로세서(311)는 예를 들어, 메모리(315)에 저장되어 있는 데이터를 이용하여, 일정 기능을 수행할 수 있다.

통신 모듈(313)은, 예를 들어, 무선 통신 또는 유선 통신을 통해, 외부 장치(예를 들어, 영상 획득 장치(330) 및/또는 출력 장치(320))와 통신을 수행할 수 있다.

메모리(315)는 각 구성요소에서 출력되는 데이터 또는 특정 작업을 수행하기 위한 모델 등을 저장할 수 있다.

출력 장치(320)는, 전자 장치(310)로부터 출력되는 데이터 또는 명령에 따른 동작을 수행할 수 있다. 출력 장치(320)는 예를 들어, 라이트(light), 경보 장치, 및/또는 제동 장치 등을 포함할 수 있다.

영상 획득 장치(330)는, 반도체 시스템(30) 주변의 영상을 획득할 수 있다. 영상 획득 장치(330)는 3D(3-dimension) 카메라, 디지털 카메라, 비디오 카메라, 열 카메라, 나이트 비전 카메라, 적외선 카메라, 엑스레이 카메라, 센서 또는 이들의 조합을 포함할 수 있다. 영상 획득 장치(330)는 입력 영상을 디지털 신호로 변환할 수 있는 아날로그/디지털(A/D; analog-to-digital) 컨버터(converter)를 포함할 수 있다. 영상 획득 장치(330)는 외부 장치(예: 전자 장치(310))로 획득한 입력을 전달할 수 있도록 통신 모듈을 더 포함할 수 있다.

동력원(340)은, 예를 들어, 반도체 시스템(30)에 동력을 전달할 수 있다. 동력원(340)은 예를 들어, 전자 장치(310)에 의해 제어될 수 있다. 동력원(340)은 예를 들어, 엔진 제어 장치, 크랭크 기구, 엔진 윤활 장치, 배기 장치 등을 포함할 수 있다.

도 11을 참조하면, 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 시스템(30)의 자동차용 프로세서(311)는, 도 3 내지 도 6을 참조하여 설명한 반도체 장치인 모니터링 장치(1060)를 포함할 수 있다.

모니터링 장치(1060)는 자동차용 프로세서(311) 내에 배치될 수 있다. 제1 공급 신호(도 3의 SS1)와 제2 공급 신호(도 3의 SS2)는, 자동차용 프로세서(311)로 제공될 수 있다.

감시 대상 회로(1070)는 예를 들어, 자동차용 프로세서(311) 내에 배치되어, 반도체 시스템(30)의 보안과 관련된 작업을 수행할 수 있다. 또는 감시 대상 회로(1070)는 예를 들어, 자동차용 프로세서(311) 내에 배치되어, 반도체 시스템(30)의 안전과 관련된 작업을 수행할 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 자동차용 프로세서(311) 내에 배치되어 임의의 작업을 수행하는 회로일 수 있음은 물론이다.

도 3 내지 도 6을 참조하여 설명한 컨트롤러(1065)는, 예를 들어, 자동차용 프로세서(311) 내에 배치될 수도 있고, 자동차용 프로세서(311)의 외부에 배치될 수도 있다. 또한, 상술한 바와 같이 컨트롤러(1065)는, 생략될 수도 있음은 물론이다.

소프트웨어적인 구현에 의하면, 절차나 기능과 같은 실시예들은 적어도 하나의 기능 또는 작동을 수행하게 하는 별개의 소프트웨어 모듈과 함께 구현될 수 있다. 소프트웨어 코드는 적절한 프로그램 언어로 쓰여진 소프트웨어 어플리케이션에 의해 구현될 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

1061: 모니터링 회로 1062: 감시 회로
1063: 비교 회로

Claims

제1 공급 신호를 제공 받고, 감시 대상 회로에 제공되는 제2 공급 신호를 모니터링하여 플래그 신호를 생성하는 모니터링 회로;
상기 모니터링 회로 내에 배치되고, 상기 제1 공급 신호를 제공 받아 와치독 신호를 생성하는 감시 회로; 및
상기 플래그 신호와 상기 와치독 신호를 제공 받아, 비정상 조건일 때 제1 레벨이고, 정상 조건일 때 상기 제1 레벨과 상이한 제2 레벨인 제1 신호를 생성하는 비교 회로를 포함하고,
상기 감시 회로는,
상기 제1 공급 신호의 레벨이 제1 기준 레벨보다 작은 경우, 상기 와치독 신호의 레벨을 제3 레벨로 설정하고,
상기 비교 회로는,
상기 와치독 신호가 상기 제3 레벨을 갖는 경우, 상기 플래그 신호의 레벨과 관계 없이 상기 제1 신호가 상기 제1 레벨을 갖도록 하는 반도체 장치.
제 1항에 있어서,
상기 감시 회로는,
상기 제1 공급 신호의 레벨이 상기 제1 기준 레벨보다 크거나 같은 경우, 상기 와치독 신호를 제4 레벨로 설정하고,
상기 모니터링 회로는,
상기 제2 공급 신호의 레벨이 제2 기준 레벨보다 작은 경우, 상기 플래그 신호를 제5 레벨로 설정하고,
상기 제2 공급 신호의 레벨이 상기 제2 기준 레벨보다 크거나 같은 경우, 상기 플래그 신호를 상기 제5 레벨과 상이한 제6 레벨로 설정하는 반도체 장치.
제 2항에 있어서,
상기 비정상 조건은,
상기 플래그 신호가 상기 제5 레벨이거나, 상기 와치독 신호가 상기 제3 레벨인 경우이고,
상기 정상 조건은,
상기 플래그 신호가 상기 제6 레벨이고, 상기 와치독 신호가 상기 제4 레벨인 경우인 반도체 장치.
제 3항에 있어서,
상기 비교 회로는,
상기 플래그 신호가 상기 제5 레벨을 갖는 경우, 상기 와치독 신호의 레벨과 관계 없이 상기 제1 신호가 상기 제1 레벨을 갖도록 하는 반도체 장치.
제 1항에 있어서,
상기 제1 공급 신호는, 상기 모니터링 회로의 구동 전압이고,
상기 제2 공급 신호는, 상기 감시 대상 회로의 구동 전압인 반도체 장치.
제 1항에 있어서,
상기 감시 회로는, 상기 제1 공급 신호가 상기 모니터링 회로에 공급되는 동안, 상기 제1 공급 신호를 실시간으로 모니터링하여, 상기 와치독 신호를 생성하는 반도체 장치.
제 1항에 있어서,
상기 감시 대상 회로는, 상기 반도체 장치의 외부에 배치되는 반도체 장치.
제1 및 제2 공급 신호를 제공 받는 프로세서; 및
상기 프로세서 내에 배치되고, 상기 제2 공급 신호에 의해 구동되는 감시 대상 회로를 포함하고,
상기 프로세서는,
상기 제1 공급 신호를 모니터링하여, 상기 제1 공급 신호가 제1 기준 레벨보다 작은 경우 제1 레벨을 갖는 와치독 신호를 생성하고,
상기 제2 공급 신호를 모니터링하여 플래그 신호를 생성하고,
상기 와치독 신호가 상기 제1 레벨인 경우, 상기 플래그 신호의 레벨과 관계 없이 인터럽트(interrupt) 신호를 생성하는 반도체 시스템.
제 8항에 있어서,
상기 와치독 신호는,
상기 제1 공급 신호가 상기 제1 기준 레벨보다 크거나 같은 경우, 상기 제1 레벨과 상이한 제2 레벨을 갖는 반도체 시스템.
제 9항에 있어서,
상기 플래그 신호는,
상기 제2 공급 신호의 레벨이 제2 기준 레벨보다 작은 경우 제3 레벨을 갖고,
상기 제2 공급 신호의 레벨이 상기 제2 기준 레벨보다 크거나 같은 경우, 상기 제3 레벨과 상이한 제4 레벨을 갖는 반도체 시스템.
제 10항에 있어서,
상기 프로세서는,
상기 와치독 신호가 상기 제2 레벨이고, 상기 플래그 신호가 상기 제3 레벨인 경우, 상기 인터럽트 신호를 생성하는 반도체 시스템.
제 8항에 있어서,
상기 프로세서는 어플리케이션 프로세서(application processor)인 반도체 시스템.
제 8항에 있어서,
상기 프로세서는,
상기 제1 공급 신호를 제공 받는 동안, 상기 제1 공급 신호를 실시간으로 모니터링하여, 상기 와치독 신호를 생성하는 반도체 시스템.
제 8항에 있어서,
상기 프로세서는,
상기 프로세서 내에 배치되어 상기 플래그 신호를 생성하고, 상기 제1 공급 신호에 의해 구동되는 모니터링 회로; 및
상기 와치독 신호를 생성하고, 상기 제1 공급 신호를 모니터링하는 감시 회로를 포함하고,
상기 감시 회로는, 상기 모니터링 회로 내에 배치되는 반도체 시스템.
제1 공급 신호를 제공 받는 반도체 장치; 및
제2 공급 신호를 제공 받는 감시 대상 회로를 포함하고,
상기 반도체 장치는,
상기 제1 공급 신호에 의해 구동되고, 상기 제2 공급 신호를 모니터링하여, 플래그 신호를 생성하는 모니터링 회로;
상기 제1 공급 신호의 레벨이 제1 기준 레벨보다 작은 경우, 제1 레벨을 갖는 와치독 신호를 생성하는 감시 회로; 및
상기 와치독 신호가 상기 제1 레벨을 갖는 경우, 상기 플래그 신호의 레벨과 관계 없이 비정상 조건으로 판단하는 비교 회로를 포함하는 반도체 시스템.
제 15항에 있어서,
상기 감시 회로는,
상기 제1 공급 신호의 레벨이 상기 제1 기준 레벨보다 크거나 같은 경우, 상기 와치독 신호를 제2 레벨로 설정하고,
상기 모니터링 회로는,
상기 제2 공급 신호의 레벨이 제2 기준 레벨보다 작은 경우, 상기 플래그 신호를 제3 레벨로 설정하고,
상기 제2 공급 신호의 레벨이 상기 제2 기준 레벨보다 크거나 같은 경우, 상기 플래그 신호를 상기 제3 레벨과 상이한 제4 레벨로 설정하는 반도체 시스템.
제 16항에 있어서,
상기 플래그 신호가 상기 제4 레벨이고, 상기 와치독 신호가 상기 제2 레벨인 경우, 상기 비교 회로는 정상 조건이라 판단하고,
상기 비정상 조건은,
상기 플래그 신호가 상기 제3 레벨과 상기 제4 레벨 중 어느 하나이고, 상기 와치독 신호가 상기 제1 레벨인 경우와,
상기 와치독 신호가 상기 제2 레벨이고, 상기 플래그 신호가 상기 제3 레벨인 경우를 포함하는 반도체 시스템.
제 15항에 있어서,
상기 감시 회로는, 상기 모니터링 회로 내에 배치되는 반도체 시스템.
제 15항에 있어서,
상기 반도체 시스템은, 어플리케이션 프로세서(application processor)를 포함하고,
상기 반도체 장치 및 상기 감시 대상 회로는, 상기 어플리케이션 프로세서 내에 배치되는 반도체 시스템.
제 15항에 있어서,
상기 반도체 시스템은,
전력 관리 IC(Power Management Integrated Circuit, PMIC); 및
상기 전력 관리 IC로부터 전력을 공급 받는 어플리케이션 프로세서(application processor)를 포함하고,
상기 반도체 장치 및 상기 감시 대상 회로는, 상기 전력 관리 IC 내에 배치되는 반도체 시스템.