KR20230108635A - 모니터링의 결과를 출력하기 위한 장치 및 방법 - Google Patents

모니터링의 결과를 출력하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR20230108635A
KR20230108635A KR1020220004296A KR20220004296A KR20230108635A KR 20230108635 A KR20230108635 A KR 20230108635A KR 1020220004296 A KR1020220004296 A KR 1020220004296A KR 20220004296 A KR20220004296 A KR 20220004296A KR 20230108635 A KR20230108635 A KR 20230108635A
Authority
KR
South Korea
Prior art keywords
supply voltage
monitor signal
output
signal
negative supply
Prior art date
Application number
KR1020220004296A
Other languages
English (en)
Inventor
남현석
고유석
김상호
양재혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220004296A priority Critical patent/KR20230108635A/ko
Priority to CN202310037642.8A priority patent/CN116430266A/zh
Priority to US18/094,860 priority patent/US20230221364A1/en
Priority to EP23150856.5A priority patent/EP4209789A1/en
Publication of KR20230108635A publication Critical patent/KR20230108635A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2843—In-circuit-testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/005—Testing of electric installations on transport means
    • G01R31/006—Testing of electric installations on transport means on road vehicles, e.g. automobiles or trucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

장치는, 제1 양의 공급 전압 및 제1 음의 공급 전압에 의해 제공되는 전력에 기초하여 동작하는 기능 회로, 제2 양의 공급 전압 및 제2 음의 공급 전압에 의해 제공되는 전력에 기초하여 동작하고, 기능 회로의 동작을 모니터링함으로써 제1 모니터 신호를 생성하는 모니터링 회로, 및 제1 양의 공급 전압을 모니터링함으로써 제2 모니터 신호를 생성하고, 제2 양의 공급 전압을 모니터링함으로써 제3 모니터 신호를 생성하고, 적어도 하나의 출력 핀을 통해서 출력되는 출력 신호를 제1 모니터 신호, 제2 모니터 신호 및 제3 모니터 신호에 기초하여 생성하는 출력 회로를 포함할 수 있다.

Description

모니터링의 결과를 출력하기 위한 장치 및 방법{DEVICE AND METHOD FOR OUTPUTTING RESULT OF MONITORING}
본 개시의 기술적 사상은 모니터링에 관한 것으로서, 자세하게는 모니터링의 결과를 출력하기 위한 장치 및 방법에 관한 것이다.
전자 부품의 이상(abnormal) 동작을 검출하기 위하여 모니터링 회로가 사용될 수 있다. 예를 들면, 자동차에 포함되는 전자 부품의 경우 이상 동작이 발생하는 경우 중대한 문제를 초래할 수 있으므로, 전자 부품의 이상 동작을 검출하기 위한 모니터링 회로의 사용이 필수적일 수 있다. 모니터링 회로의 출력, 즉 모니터링의 결과는 시스템의 상위 컨트롤러에 전달될 수 있고, 상위 컨트롤러는 모니터링의 결과에 기초하여 이상 동작을 식별할 수 있고, 식별된 이상 동작에 대응하는 적합한 동작을 수행할 수 있다. 이에 따라, 모니터링의 결과가 상위 컨트롤러에 정확하게 전달되는 것이 중요할 수 있다.
본 개시의 기술적 사상은, 모니터링의 결과를 정확하게 출력하기 위한 장치 및 방법을 제공한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일 측면에 따른 장치는, 제1 양의 공급 전압 및 제1 음의 공급 전압에 의해 제공되는 전력에 기초하여 동작하는 기능 회로, 제2 양의 공급 전압 및 제2 음의 공급 전압에 의해 제공되는 전력에 기초하여 동작하고, 기능 회로의 동작을 모니터링함으로써 제1 모니터 신호를 생성하는 모니터링 회로, 및 제1 양의 공급 전압을 모니터링함으로써 제2 모니터 신호를 생성하고, 제2 양의 공급 전압을 모니터링함으로써 제3 모니터 신호를 생성하고, 적어도 하나의 출력 핀을 통해서 출력되는 출력 신호를 제1 모니터 신호, 제2 모니터 신호 및 제3 모니터 신호에 기초하여 생성하는 출력 회로를 포함할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 장치는, 제1 양의 공급 전압 및 제1 음의 공급 전압에 의해 제공되는 전력에 기초하여 동작하는 기능 회로, 제2 양의 공급 전압 및 제2 음의 공급 전압에 의해 제공되는 전력에 기초하여 동작하고, 기능 회로의 동작을 모니터링함으로써 제1 모니터 신호를 생성하는 모니터링 회로, 및 제1 양의 공급 전압 및 제2 양의 공급 전압 중 하나로부터 제3 양의 공급 전압을 생성하고, 적어도 하나의 출력 핀을 통해서 출력되는 출력 신호를 제3 양의 공급 전압에 의해 제공되는 전력에 기초하여 제1 모니터 신호로부터 생성하는 출력 회로를 포함할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 방법은, 모니터링 회로에 의해서 기능 회로의 동작을 모니터링함으로써 제1 모니터 신호를 생성하는 단계, 기능 회로에 공급되는 제1 양의 공급 전압을 모니터링함으로써 제2 모니터 신호를 생성하는 단계, 모니터링 회로에 공급되는 제2 양의 공급 전압을 모니터링함으로써 제3 모니터 신호를 생성하는 단계, 및 적어도 하나의 출력 핀을 통해서 출력되는 출력 신호를 제1 모니터 신호, 제2 모니터 신호 및 제3 모니터 신호에 기초하여 생성하는 단계를 포함할 수 있다.
본 개시의 예시적 실시예에 따른 장치 및 방법에 의하면, 전원에서 발생하는 결함이 검출될 수 있고, 전원 결함에 대한 정보를 포함하는 모니터링의 결과가 출력될 수 있다.
또한, 본 개시의 예시적 실시예에 따른 장치 및 방법에 의하면, 전원에서 결함이 발생하더라도 모니터링의 결과가 정확하게 출력될 수 있고, 장치의 신뢰도가 향상될 수 있다.
또한, 본 개시의 예시적 실시예에 따른 장치 및 방법에 의하면, 정확하게 출력되는 모니터링의 결과에 기인하여, 시스템의 오동작이나 오류가 효과적으로 방지될 수 있다.
본 개시의 예시적 실시예들에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 아니하며, 언급되지 아니한 다른 효과들은 이하의 기재로부터 본 개시의 예시적 실시예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다. 즉, 본 개시의 예시적 실시예들을 실시함에 따른 의도하지 아니한 효과들 역시 본 개시의 예시적 실시예들로부터 당해 기술분야의 통상의 지식을 가진 자에 의해 도출될 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 장치를 나타내는 블록도이다.
도 2a 내지 도 2c는 본 개시의 예시적 실시예들에 따른 출력 회로의 예시들을 나타내는 블록도들이다.
도 3은 본 개시의 예시적 실시예에 따른 제1 파워 컨트롤러를 나타내는 회로도이다.
도 4a 및 도 4b는 본 개시의 예시적 실시예들에 따른 제2 파워 컨트롤러의 예시들을 나타내는 회로도들이다.
도 5a 및 도 5b는 본 개시의 예시적 실시예들에 따른 출력 드라이버 및 풀-다운 회로의 예시들을 나타내는 회로도들이다.
도 6은 본 개시의 예시적 실시예에 따른 출력 회로를 나타내는 블록도이다.
도 7은 본 개시의 예시적 실시예에 따른 풀-다운 회로 및 스위치 회로의 예시들을 나타내는 회로도이다.
도 8은 본 개시의 예시적 실시예에 따른 장치를 나타내는 블록도이다.
도 9a 및 도 9b는 본 개시의 예시적 실시예들에 따른 출력 회로의 동작의 예시들을 나타내는 타이밍도들이다.
도 10a 및 도 10b는 본 개시의 예시적 실시예들에 따른 출력 회로의 동작의 예시들을 나타내는 타이밍도들이다.
도 11은 본 개시의 예시적 실시예에 따라 모니터링의 결과를 출력하기 위한 방법을 나타내는 순서도이다.
도 12는 본 개시의 예시적 실시예에 따라 모니터링의 결과를 출력하기 위한 방법을 나타내는 순서도이다.
도 13은 본 개시의 예시적 실시예에 따라 모니터링의 결과를 출력하기 위한 방법을 나타내는 순서도이다.
도 14는 본 개시의 예시적 실시예에 따라 모니터링의 결과를 출력하기 위한 방법을 나타내는 순서도이다.
도 15는 본 개시의 예시적 실시예에 따라 모니터링의 결과를 출력하기 위한 방법을 나타내는 순서도이다.
도 16은 본 개시의 예시적 실시예에 따른 모니터링의 결과를 출력하기 위한 방법을 나타내는 순서도이다.
도 17은 본 개시의 예시적 실시예에 따른 시스템을 나타내는 블록도이다.
도 1은 본 개시의 예시적 실시예에 따른 장치(10)를 나타내는 블록도이다. 장치(10)는 시스템에 포함될 수 있고, 장치(10)에 포함된 기능 회로(12)의 기능을 시스템에 제공할 수 있다. 시스템(예컨대, 도 17의 170)은, 모바일 폰과 같이 독립적으로 사용될 수도 있고, 자동차 등과 같은 상위 시스템의 부품일 수도 있다. 일부 실시예들에서, 장치(10)는 반도체 공정에 의해서 제조되는 반도체 칩일 수 있다. 도 1에 도시된 바와 같이, 장치(10)는 기능 회로(12), 모니터링 회로(14) 및 출력 회로(16)를 포함할 수 있다.
기능 회로(12)는 장치(10)가 제공하는 기능들 중 적어도 하나 도는 장치(10)가 제공하는 기능들의 기초가 되는 기능을 수행하도록 설계될 수 있다. 예를 들면, 기능 회로(12)는, 전압 생성기, 아날로그 필터, 증폭기 등과 같은 아날로그 회로를 포함할 수도 있고, 로직 회로와 같은 디지털 신호를 처리하는 디지털 회로를 포함할 수도 있으며, 아날로그-디지털 컨버터 또는 디지털-아날로그 컨버터와 같이 혼성(mixed) 신호를 처리하는 회로를 포함할 수도 있다. 도 1에 도시된 바와 같이, 기능 회로(12)는 제1 양의 공급 전압(VDD1) 및 제1 음의 공급 전압(VSS1)에 의해서 제공되는 전력에 기초하여 동작할 수 있다.
기능 회로(12)는, 예컨대 기능 회로(12) 또는 장치(10)의 제조시 발생한 불량, 기능 회로(12)의 에이징(aging)에 따른 열화, 장치(10)의 외부 환경 등에 기인하여, 설계된 기능을 정상적으로 수행하지 못할 수 있다. 기능 회로(12)가 정상적으로 동작하지 아니하는 경우, 장치(10)를 포함하는 시스템에 오동작 및/또는 오류를 유발할 수 있다. 예를 들면, 장치(10)가 자동차에 포함되어 주행(예컨대, 자율 주행)에 필요한 기능을 제공하는 경우, 기능 회로(12)의 오류는 심각한 문제를 유발할 수 있다. 이와 같은 기능 회로(12)의 오류에 대처하기 위하여, 국제 표준(international standard)가 정의될 수 있고, 장치(10)는 국제 표준을 준수하도록 설계될 수 있다. 예를 들면, ISO26262는 국제 표준화 기구(international standard organization; ISO)에 의해서 규정된 것으로서, 자동차 기능 안정성(road vehicles - functional safety)로 지칭될 수 있다. ISO26262는 자동차에 탑재되는 E/E(electrical and/or electronic) 장치의 기능적 안정성을 위하여 다양한 요건들을 정의할 수 있고, 예컨대 기능 회로(12)를 상시 모니터링하는 구성요소, 즉 모니터링 회로(14)의 필수적인 탑재를 규정할 수 있다.
모니터링 회로(14)는 기능 회로(12)의 동작을 모니터링할 수 있다. 예를 들면, 도 1에 도시된 바와 같이, 모니터링 회로(14)는 기능 회로(12)로부터 신호들(SIG)을 수신할 수 있고, 신호들(SIG)에 기초하여 기능 회로(12)의 동작을 모니터링할 수 있다. 일부 실시예들에서, 모니터링 회로(14)는 신호들(SIG)을 감지하기 위한 적어도 하나의 센서, 예컨대 온도 센서, 전압 센서, 전류 센서 등을 포함할 수 있다. 모니터링 회로(14)는 기능 회로(12)의 동작을 모니터링함으로서 제1 모니터 신호(MNT1)를 생성할 수 있고, 제1 모니터 신호(MNT1)는 기능 회로(12)가 정상적으로 동작하는지 여부를 나타낼 수 있다. 예를 들면, 모니터링 회로(14)는, 기능 회로(12)가 정상적으로 동작하는 경우, 비활성화된 제1 모니터 신호(MNT1)를 생성할 수 있는 한편, 기능 회로가 정상적으로 동작하지 아니하는 경우, 활성화된 제1 모니터 신호(MNT1)를 생성할 수 있다.
도 1에 도시된 바와 같이, 모니터링 회로(14)는 제2 양의 공급 전압(VDD2) 및 제2 음의 공급 전압(VSS2)에 의해서 제공되는 전력에 기초하여 동작할 수 있다. 제2 양의 공급 전압(VDD2)은 기능 회로(12)에 제공되는 제1 양의 공급 전압(VDD1)에 독립적으로 생성될 수 있고, 제2 음의 공급 전압(VSS2) 역시 기능 회로(12)에 제공되는 제1 음의 공급 전압(VSS1)에 독립적으로 생성될 수 있다. 이에 따라, 모니터링 회로(14)는 제1 양의 공급 전압(VDD1) 및/또는 제1 음의 공급 전압(VSS1)에 결함이 발생하더라도 기능 회로(12)의 동작을 정상적으로 모니터링할 수 있다. 일부 실시예들에서, 제1 양의 공급 전압(VDD1), 제2 양의 공급 전압(VDD2), 제1 음의 공급 전압(VSS1), 제2 음의 공급 전압(VSS2) 중 적어도 하나는 장치(10)의 외부에서 생성되어 장치(10)에 제공될 수 있다. 일부 실시예들에서, 제1 양의 공급 전압(VDD1), 제2 양의 공급 전압(VDD2), 제1 음의 공급 전압(VSS1), 제2 음의 공급 전압(VSS2) 중 적어도 하나는 장치(10)의 내부에서 생성될 수 있다.
출력 회로(16)는 모니터링 회로(14)로부터 제1 모니터 신호(MNT1)를 수신할 수 있고, 제1 모니터 신호(MNT1)에 기초하여 출력 신호(OUT)를 생성할 수 있다. 일부 실시예들에서, 출력 신호(OUT)는 오픈-드레인(또는 오픈-컬랙터) 출력일 수 있다. 예를 들면, 도 1에 도시된 바와 같이, 출력 신호(OUT)는 출력 핀(T)을 통해서 장치(10)의 외부로 출력될 수 있고, 풀업-저항(R1)이 출력 핀(T)에 연결될 수 있다. 기능 회로(12)에 이상 동작이 발생하는 경우, 출력 신호(OUT)는 하이 레벨로부터 로우 레벨로 천이할 수 있다. 풀업-저항(R1)에 인가되는 양의 공급 전압(VDD)은, 일부 실시예들에서 제1 양의 공급 전압(VDD1) 또는 제2 양의 공급 전압(VDD2)일 수 있고, 일부 실시예들에서 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2)에 독립적일 수도 있다.
도 1에 도시된 바와 같이, 출력 회로(16)는 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2)을 수신할 수 있다. 일부 실시예들에서, 출력 회로(16)는 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2)을 모니터링할 수 있고, 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2)에서 발생한 결함을 검출할 수 있다. 예를 들면, 출력 회로(16)는 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2)을 모니터링함으로써 적어도 하나의 모니터 신호를 생성할 수 있고, 모니터링 회로(14)로부터 수신된 제1 모니터 신호(MNT1)뿐만 아니라 적어도 하나의 모니터 신호에 기초하여 출력 신호(OUT)를 생성할 수 있다. 또한, 일부 실시예들에서, 출력 회로(16)는 적어도 하나의 모니터 신호에 기초하여, 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2)으로부터 제3 양의 공급 전압(VDD3)을 생성할 수 있고, 제3 양의 공급 전압(VDD3)은 출력 회로(16)에 포함된 적어도 하나의 회로에 전력을 제공할 수 있다.
도 1에 도시된 바와 같이, 출력 회로(16)는 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2)을 수신할 수 있다. 일부 실시예들에서, 출력 회로(16)는 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2)을 모니터링할 수 있고, 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2)에서 발생한 결함을 검출할 수 있다. 예를 들면, 출력 회로(16)는 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2)을 모니터링함으로써 적어도 하나의 모니터 신호를 생성할 수 있고, 모니터링 회로(14)로부터 수신된 제1 모니터 신호(MNT1)뿐만 아니라 적어도 하나의 모니터 신호에 기초하여 출력 신호(OUT)를 생성할 수 있다. 또한, 일부 실시예들에서, 출력 회로(16)는 적어도 하나의 모니터 신호에 기초하여, 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2)으로부터 제3 음의 공급 전압(VSS3)을 생성할 수 있고, 제3 음의 공급 전압(VSS3) 및 제3 양의 공급 전압(VDD3)에 의해서 출력 회로(16)에 포함된 적어도 하나의 회로에 전력이 제공될 수 있다.
전술된 바와 같이, 출력 회로(16)는 전원, 즉 제1 양의 공급 전압(VDD1), 제2 양의 공급 전압(VDD2), 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2)을 모니터링할 수 있고, 모니터링의 결과를 포함하는 출력 신호(OUT)를 생성할 수 있다. 또한, 출력 회로(16)는 제3 양의 공급 전압(VDD3) 및/또는 제3 음의 공급 전압(VSS3)을 생성할 수 있고, 이에 따라 전원에서 결함이 발생하더라도 모니터링의 결과를 정확하게 나타내는 출력 신호(OUT)를 생성할 수 있다. 이에 따라, 장치(10)의 신뢰도가 향상될 수 있고, 장치(10)를 포함하는 시스템의 오동작이나 오류가 효과적으로 방지될 수 있다. 이하에서, 도면들을 참조하여 출력 회로(16)의 예시들이 설명될 것이다.
도 2a 내지 도 2c는 본 개시의 예시적 실시예들에 따른 출력 회로의 예시들을 나타내는 블록도들이다. 도 2a 내지 도 2c를 참조하면, 출력 회로들(20a, 20b, 20c) 각각은 제1 파워 컨트롤러(21), 제2 파워 컨트롤러(22), 제1 출력 드라이버(23), 제2 출력 드라이버(24), 제1 풀-다운 회로(25) 및 제2 풀-다운 회로(26)를 포함할 수 있다. 이하에서, 도 2a 내지 도 2c에 대한 설명 중 상호 중복되는 내용은 생략될 것이다.
도 2a를 참조하면, 제1 파워 컨트롤러(21)는 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2)을 수신할 수 있다. 제1 파워 컨트롤러(21)는, 제1 양의 공급 전압(VDD1)을 모니터링함으로써 제2 모니터 신호(MNT2)를 생성할 수 있고, 제2 양의 공급 전압(VDD2)을 모니터링함으로써 제3 모니터 신호(MNT3)를 생성할 수 있다. 예를 들면, 제1 파워 컨트롤러(21)는, 제1 양의 공급 전압(VDD1)에서 결함(예컨대, 전압 강하)이 발생하는 경우, 활성화된 제2 모니터 신호(MNT2)를 생성할 수 있고, 제2 양의 공급 전압(VDD2)에서 결함(예컨대, 전압 강하)이 발생하는 경우, 활성화된 제3 모니터 신호(MNT3)를 생성할 수 있다.
제1 파워 컨트롤러(21)는 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2)으로부터 제3 양의 공급 전압(VDD3)을 생성할 수 있다. 예를 들면, 제1 파워 컨트롤러(21)는 제2 모니터 신호(MNT2) 및/또는 제3 모니터 신호(MNT3)에 기초하여, 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2) 중 하나를 선택할 수 있고, 선택된 전압으로부터 제3 양의 공급 전압(VDD3)을 생성할 수 있다. 이에 따라, 도 9a 및 도 9b를 참조하여 후술되는 바와 같이, 제3 양의 공급 전압(VDD3)은 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2) 중 하나에서 결함이 발생하더라도 레벨을 유지할 수 있다. 제1 파워 컨트롤러(21)의 예시가 도 3을 참조하여 설명될 것이다.
제2 파워 컨트롤러(22)는 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2)을 수신할 수 있다. 제2 파워 컨트롤러(22)는, 제1 음의 공급 전압(VSS1)을 모니터링함으로써 제4 모니터 신호(MNT4)를 생성할 수 있고, 제2 음의 공급 전압(VSS2)을 모니터링함으로써 제5 모니터 신호(MNT5)를 생성할 수 있다. 예를 들면, 제2 파워 컨트롤러(22)는, 제1 음의 공급 전압(VSS1)에서 결함(예컨대, 전압 상승)이 발생하는 경우, 활성화된 제4 모니터 신호(MNT4)를 생성할 수 있고, 제2 음의 공급 전압(VSS2)에서 결함(예컨대, 전압 상승)이 발생하는 경우, 활성화된 제5 모니터 신호(MNT5)를 생성할 수 있다. 본 명세서에서, 제1 내지 제5 모니터 신호(MNT1 내지 MNT5)는 액티브-하이 신호들인 것으로 가정되고, 이에 따라 제1 내지 제5 모니터 신호(MNT1 내지 MNT5) 각각은 활성화시 하이-레벨을 가질 수 있다.
제2 파워 컨트롤러(22)는 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2)으로부터 제3 음의 공급 전압(VSS3)을 생성할 수 있다. 예를 들면, 제2 파워 컨트롤러(22)는 제4 모니터 신호(MNT4) 및/또는 제5 모니터 신호(MNT5)에 기초하여, 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2) 중 하나를 선택할 수 있고, 선택된 전압으로부터 제3 음의 공급 전압(VSS3)을 생성할 수 있다. 이에 따라, 도 10a 및 도 10b를 참조하여 후술되는 바와 같이, 제3 음의 공급 전압(VSS3)은 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2) 중 하나에서 결함이 발생하더라도 레벨을 유지할 수 있다. 제2 파워 컨트롤러(22)의 예시가 도 4a를 참조하여 후술될 것이다.
제1 출력 드라이버(23)는 제1 모니터 신호(MNT1), 제3 모니터 신호(MNT3) 및 제5 모니터 신호(MNT5)를 수신할 수 있고, 제1 구동 신호(DRV1)를 생성할 수 있다. 예를 들면, 제1 출력 드라이버(23)는 제1 모니터 신호(MNT1), 제3 모니터 신호(MNT3) 및 제5 모니터 신호(MNT5) 중 적어도 하나가 활성화되는 경우, 활성화된 제1 구동 신호(DRV1)를 생성할 수 있다. 이에 따라, 제1 구동 신호(DRV1)는, 도 1의 기능 회로(12)에서 이상 동작이 발생하거나, 제2 양의 공급 전압(VDD2) 및/또는 제2 음의 공급 전압(VSS2)에서 결함이 발생하는 경우, 활성화될 수 있다. 도 2a에 도시된 바와 같이, 제1 출력 드라이버(23)는 제3 양의 공급 전압(VDD3) 및 제3 음의 공급 전압(VSS3)에 의해서 제공되는 전력에 기초하여 동작할 수 있다. 이에 따라, 제1 출력 드라이버(23)는 전원에 발생하는 결함에도 불구하고 제1 구동 신호(DRV1)를 정확하게 생성할 수 있다. 제1 출력 드라이버(23)의 예시가 도 5a 및 도 5b를 참조하여 후술될 것이다.
제2 출력 드라이버(24)는 제1 모니터 신호(MNT1), 제2 모니터 신호(MNT2) 및 제4 모니터 신호(MNT4)를 수신할 수 있고, 제2 구동 신호(DRV2)를 생성할 수 있다. 예를 들면, 제2 출력 드라이버(24)는 제1 모니터 신호(MNT1), 제2 모니터 신호(MNT2) 및 제4 모니터 신호(MNT4) 중 적어도 하나가 활성화되는 경우, 활성화된 제2 구동 신호(DRV2)를 생성할 수 있다. 이에 따라, 제2 구동 신호(DRV2)는, 도 1의 기능 회로(12)에서 이상 동작이 발생하거나, 제1 양의 공급 전압(VDD1) 및/또는 제1 음의 공급 전압(VSS1)에서 결함이 발생하는 경우, 활성화될 수 있다. 도 2a에 도시된 바와 같이, 제2 출력 드라이버(24)는 제3 양의 공급 전압(VDD3) 및 제3 음의 공급 전압(VSS3)에 의해서 제공되는 전력에 기초하여 동작할 수 있다. 이에 따라, 제2 출력 드라이버(24)는 전원에 발생하는 결함에도 불구하고 제2 구동 신호(DRV2)를 정확하게 생성할 수 있다. 제2 출력 드라이버(24)의 예시가 도 5a 및 도 5b를 참조하여 후술될 것이다.
제1 풀-다운 회로(25)는 제1 출력 드라이버(23)로부터 제1 구동 신호(DRV1)를 수신할 수 있고, 제1 구동 신호(DRV1)에 기초하여 출력 핀(T)을 제1 음의 공급 전압(VSS1)으로 풀-다운할 수 있다. 예를 들면, 제1 풀-다운 회로(25)는, 비활성화된 제1 구동 신호(DRV1)에 응답하여 출력 핀(T)을 제1 음의 공급 전압(VSS1)으로부터 플로팅할 수 있는 한편, 활성화된 제1 구동 신호(DRV1)에 응답하여 출력 핀(T)에 제1 음의 공급 전압(VSS1)을 제공할 수 있다. 제1 풀-다운 회로(25)의 예시가 도 5a 및 도 5b를 참조하여 후술될 것이다.
제2 풀-다운 회로(26)는 제2 출력 드라이버(24)로부터 제2 구동 신호(DRV2)를 수신할 수 있고, 제2 구동 신호(DRV2)에 기초하여 출력 핀(T)을 제2 음의 공급 전압(VSS2)으로 풀-다운할 수 있다. 예를 들면, 제2 풀-다운 회로(26)는, 비활성화된 제2 구동 신호(DRV2)에 응답하여 출력 핀(T)을 제2 음의 공급 전압(VSS2)으로부터 플로팅할 수 있는 한편, 활성화된 제2 구동 신호(DRV2)에 응답하여 출력 핀(T)에 제2 음의 공급 전압(VSS2)을 제공할 수 있다. 제2 풀-다운 회로(26)의 예시가 도 5a 및 도 5b를 참조하여 후술될 것이다.
도 2b를 참조하면, 출력 회로(20b)는 제1 출력 핀(T1) 및 제2 출력 핀(T2)에 연결될 수 있다. 장치의 내부에서 출력 핀(T)에 공통으로 연결되는 도 2a의 제1 풀-다운 회로(25) 및 제2 풀-다운 회로(26)와 상이하게, 도 2b의 제1 풀-다운 회로(25) 및 제2 풀-다운 회로(26)는 제1 출력 핀(T1) 및 제2 출력 핀(T2)에 각각 연결될 수 있다. 일부 실시예들에서, 도 2b의 출력 회로(20b), 제1 출력 핀(T1) 및 제2 출력 핀(T2)을 포함하는 장치는 인쇄 회로 기판(printed circuit board; PCB)에 실장될(mounted) 수 있고, 제1 출력 핀(T1) 및 제2 출력 핀(T2)은 인쇄 회로 기판에 포함된 패턴에 의해서 상호 전기적으로 연결될 수 있다. 이하에서, 도 2a의 예시와 같이, 제1 풀-다운 회로(25) 및 제2 풀-다운 회로(26)가 하나의 출력 핀(T)에 연결되는 예시가 주로 설명될 것이나, 본 개시의 예시적 실시예들이 이에 제한되지 아니하는 점이 유의된다.
도 2c를 참조하면, 도 2a 및도 2b의 출력 회로들(20a, 20b)과 상이하게, 출력 회로(20c)에서 제3 음의 공급 전압(VSS3)이 생략될 수 있다. 예를 들면, 도 2c에 도시된 바와 같이, 도 2c의 제2 파워 컨트롤러(22)는, 제1 음의 공급 전압(VSS1)을 모니터링함으로써 제4 모니터 신호(MNT4)를 생성할 수 있고, 제2 음의 공급 전압(VSS2)을 모니터링함으로써 제5 모니터 신호(MNT5)를 생성할 수 있는 한편, 도 2a 및 도 2b의 제2 파워 컨트롤러들과 상이하게, 제3 음의 공급 전압(VSS3)을 생성하지 아니할 수 있다. 이에 따라, 도 2a 및 도 2b의 출력 회로들(20a, 20c)에서 제3 음의 공급 전압(VSS3)을 수신하는 제1 출력 드라이버(23) 및 제2 출력 드라이버(24)는, 도 2c에 도시된 바와 같이, 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2)을 각각 수신할 수 있다. 도 2c의 제2 파워 컨트롤러(22)의 예시가 도 4b를 참조하여 후술될 것이다.
도 3은 본 개시의 예시적 실시예에 따른 제1 파워 컨트롤러(30)를 나타내는 회로도이다. 도 2a 내지 도 2c를 참조하여 전술된 바와 같이, 제1 파워 컨트롤러(30)는 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2)을 수신할 수 있고, 제3 모니터 신호(MNT3), 제4 모니터 신호(MNT4) 및 제3 양의 공급 전압(VDD3)을 출력할 수 있다. 도 3에 도시된 바와 같이, 제1 파워 컨트롤러(30)는, 제1 전류원(CS31), 제2 전류원(CS32), 제1 저항(R31), 제2 저항(R32), 제1 비교기(C31), 제2 비교기(C32), 인버터(INV), 제1 트랜지스터(P31) 및 제2 트랜지스터(P32)를 포함할 수 있다.
도 3을 참조하면, 제1 전류원(CS31)은 제1 저항(R31)을 통해서 제1 양의 공급 전압(VDD1)으로부터 일정한 전류를 인출할 수 있다. 이에 따라, 제1 비교기(C31)의 비반전(non-inverting) 입력은 제1 양의 공급 전압(VDD1)보다 일정하게 낮은 전압을 가질 수 있다. 제2 양의 공급 전압(VDD2)이 제1 비교기(C31)의 반전(inverting) 입력에 인가될 수 있고, 제1 비교기(C31)는 제1 양의 공급 전압(VDD1)보다 일정하게 낮은 전압 및 제2 양의 공급 전압(VDD2)을 비교함으로써 제3 모니터 신호(MNT3)를 생성할 수 있다. 예를 들면, 제2 양의 공급 전압(VDD2)이 제1 양의 공급 전압(VDD1)과 유사한 레벨을 가지는 경우, 즉 제2 양의 공급 전압(VDD2)에서 결함이 발생하지 아니한 경우, 제1 비교기(C31)는 비활성화된 제3 모니터 신호(MNT3)를 생성할 수 있다. 다른 한편으로, 제2 양의 공급 전압(VDD2)에서 결함(예컨대, 전압 강하)이 발생하는 경우, 제1 비교기(C31)는 활성화된 제3 모니터 신호(MNT3)를 생성할 수 있다.
제2 전류원(CS32)은 제2 저항(R32)을 통해서 제2 양의 공급 전압(VDD2)으로부터 일정한 전류를 인출할 수 있다. 이에 따라, 제2 비교기(C32)의 비반전 입력은 제2 양의 공급 전압(VDD2)보다 일정하게 낮은 전압을 가질 수 있다. 제1 양의 공급 전압(VDD1)이 제2 비교기(C32)의 반전 입력에 인가될 수 있고, 제2 비교기(C32)는 제2 양의 공급 전압(VDD2)보다 일정하게 낮은 전압 및 제1 양의 공급 전압(VDD1)을 비교함으로써 제2 모니터 신호(MNT2)를 생성할 수 있다. 예를 들면, 제1 양의 공급 전압(VDD1)이 제2 양의 공급 전압(VDD2)과 유사한 레벨을 가지는 경우, 즉 제1 양의 공급 전압(VDD1)에서 결함이 발생하지 아니한 경우, 제2 비교기(C32)는 비활성화된 제2 모니터 신호(MNT2)를 생성할 수 있다. 다른 한편으로, 제1 양의 공급 전압(VDD1)에서 결함(예컨대, 전압 강하)이 발생하는 경우, 제2 비교기(C32)는 활성화된 제2 모니터 신호(MNT2)를 생성할 수 있다.
제1 트랜지스터(P31)는 제3 모니터 신호(MNT3)로부터 인버터(INV)에 의해서 반전된 신호를 수신할 수 있고, 제2 트랜지스터(P32)는 제3 모니터 신호(MNT3)를 수신할 수 있다. 예를 들면, 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2)에서 결함이 발생하지 아니한 경우, 제2 모니터 신호(MNT2) 및 제3 모니터 신호(MNT3) 각각은 로우-레벨을 가질 수 있다. 도 3에 도시된 바와 같이, 제1 트랜지스터(P31) 및 제2 트랜지스터(P32) 각각은 PFET(p-type field effect transistor)일 수 있고, 턴-온된 제2 트랜지스터(P32) 및 턴-오프된 제1 트랜지스터(P31)에 기인하여 제3 양의 공급 전압(VDD3)은 제2 양의 공급 전압(VDD2)에 대응할 수 있다. 다른 한편으로, 제2 양의 공급 전압(VDD2)에 결함이 발생하여 제3 모니터 신호(MNT3)가 활성화, 즉 하이-레벨로 천이하는 경우, 턴-온된 제1 트랜지스터(P31) 및 턴-오프된 제2 트랜지스터(P32)에 기인하여 제3 양의 공급 전압(VDD3)은 제1 양의 공급 전압(VDD1)에 대응할 수 있다. 도 3의 제1 트랜지스터(P31) 및 제2 트랜지스터(P32) 각각이, 스위치로 동작할 수 있는 임의의 소자로 대체될 수 있는 점은 이해될 것이다.
일부 실시예들에서, 도 3에 도시된 바와 상이하게, 제1 비교기(C31)는 제1 음의 공급 전압(VSS1) 대신 도 2a의 제2 파워 컨트롤러(22)에 의해서 생성된 제3 음의 공급 전압(VSS3)을 수신할 수 있고, 제2 비교기(C32)는 제2 음의 공급 전압(VSS2) 대신 제3 음의 공급 전압(VSS3)을 수신할 수 있다. 또한, 일부 실시예들에서, 도 3에 도시된 바와 상이하게, 제1 전류원(CS31)은 제2 음의 공급 전압(VSS2) 대신 제1 음의 공급 전압(VSS1) 또는 제3 음의 공급 전압(VSS3)으로 전류를 제공할 수 있고, 제2 전류원(CS32)은 제1 음의 공급 전압(VSS1) 대신 제2 음의 공급 전압(VSS2) 또는 제3 음의 공급 전압(VSS3)으로 전류를 제공할 수 있다.
도 4a 및 도 4b는 본 개시의 예시적 실시예들에 따른 제2 파워 컨트롤러의 예시들을 나타내는 회로도이다. 구체적으로, 도 4a의 회로도는 도 2a 및 도 2b의 제2 파워 컨트롤러들(22)의 예시를 나타내고, 도 4b의 회로도는 도 2c의 제2 파워 컨트롤러(22)의 예시를 나타낸다. 이하에서, 도 4a 및 도 4b에 대한 설명 중 상호 중복되는 내용은 생략될 것이다.
도 4a를 참조하면, 도 2a 및 도 2b를 참조하여 전술된 바와 같이, 제2 파워 컨트롤러(40a)는 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2)을 수신할 수 있고, 제4 모니터 신호(MNT4), 제5 모니터 신호(MNT5) 및 제3 음의 공급 전압(VSS3)을 출력할 수 있다. 도 4a에 도시된 바와 같이, 제2 파워 컨트롤러(40a)는, 제1 전류원(CS41), 제2 전류원(CS42), 제1 저항(R41), 제2 저항(R42), 제1 비교기(C41), 제2 비교기(C42), 인버터(INV), 제1 트랜지스터(N41) 및 제2 트랜지스터(N42)를 포함할 수 있다.
도 4a를 참조하면, 제1 전류원(CS41)은 제1 저항(R41)을 통해서 제1 음의 공급 전압(VSS1)에 일정한 전류를 제공할 수 있다. 이에 따라, 제1 비교기(C41)의 반전 입력은 제1 음의 공급 전압(VSS1)보다 일정하게 높은 전압을 가질 수 있다. 제2 음의 공급 전압(VSS2)이 제1 비교기(C41)의 비반전 입력에 인가될 수 있고, 제1 비교기(C41)는 제1 음의 공급 전압(VSS1)보다 일정하게 높은 전압 및 제2 음의 공급 전압(VSS2)을 비교함으로써 제5 모니터 신호(MNT5)를 생성할 수 있다. 예를 들면, 제2 음의 공급 전압(VSS2)이 제1 음의 공급 전압(VSS1)과 유사한 레벨을 가지는 경우, 즉 제2 음의 공급 전압(VSS2)에서 결함이 발생하지 아니한 경우, 제1 비교기(C41)는 비활성화된 제5 모니터 신호(MNT5)를 생성할 수 있다. 다른 한편으로, 제2 음의 공급 전압(VSS2)에서 결함(예컨대, 전압 상승)이 발생하는 경우, 제1 비교기(C41)는 활성화된 제5 모니터 신호(MNT5)를 생성할 수 있다.
제2 전류원(CS42)은 제2 저항(R42)을 통해서 제2 음의 공급 전압(VSS2)에 일정한 전류를 제공할 수 있다. 이에 따라, 제2 비교기(C42)의 반전 입력은 제2 음의 공급 전압(VSS2)보다 일정하게 높은 전압을 가질 수 있다. 제1 음의 공급 전압(VSS1)이 제2 비교기(C42)의 비반전 입력에 인가될 수 있고, 제2 비교기(C42)는 제2 음의 공급 전압(VSS2)보다 일정하게 높은 전압 및 제1 음의 공급 전압(VSS1)을 비교함으로써 제4 모니터 신호(MNT4)를 생성할 수 있다. 예를 들면, 제1 음의 공급 전압(VSS1)이 제2 음의 공급 전압(VSS2)과 유사한 레벨을 가지는 경우, 즉 제1 음의 공급 전압(VSS1)에서 결함이 발생하지 아니한 경우, 제2 비교기(C42)는 비활성화된 제4 모니터 신호(MNT4)를 생성할 수 있다. 다른 한편으로, 제1 음의 공급 전압(VSS1)에서 결함(예컨대, 전압 상승)이 발생하는 경우, 제2 비교기(C42)는 활성화된 제4 모니터 신호(MNT4)를 생성할 수 있다.
제1 트랜지스터(N41)는 제5 모니터 신호(MNT5)를 수신할 수 있고, 제2 트랜지스터(N42)는 제5 모니터 신호(MNT5)로부터 인버터(INV)에 의해서 반전된 신호를 수신할 수 있다. 예를 들면, 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2)에서 결함이 발생하지 아니한 경우, 제4 모니터 신호(MNT4) 및 제5 모니터 신호(MNT5) 각각은 로우-레벨을 가질 수 있다. 도 4a에 도시된 바와 같이, 제1 트랜지스터(N41) 및 제2 트랜지스터(N42) 각각은 NFET(n-type field effect transistor)일 수 있고, 턴-온된 제2 트랜지스터(N42) 및 턴-오프된 제1 트랜지스터(N41)에 기인하여 제3 음의 공급 전압(VSS3)은 제2 음의 공급 전압(VSS2)에 대응할 수 있다. 다른 한편으로, 제2 음의 공급 전압(VSS2)에 결함이 발생하여 제5 모니터 신호(MNT5)가 활성화, 즉 하이-레벨로 천이하는 경우, 턴-온된 제1 트랜지스터(N41) 및 턴-오프된 제2 트랜지스터(N42)에 기인하여 제3 음의 공급 전압(VSS3)은 제1 음의 공급 전압(VSS1)에 대응할 수 있다. 도 4a의 제1 트랜지스터(N41) 및 제2 트랜지스터(N42) 각각이, 스위치로 동작할 수 있는 임의의 소자로 대체될 수 있는 점은 이해될 것이다.
도 4a에 도시된 바와 같이, 제1 비교기(C41) 및 제2 비교기(C42)는 제3 양의 공급 전압(VDD3) 및 제3 음의 공급 전압(VSS3)에 의해 제공되는 전력에 기초하여 동작할 수 있다. 이에 따라, 전원에서 발생한 결함에도 불구하고, 제1 비교기(C41) 및 제2 비교기(C42)는 정상적으로 동작할 수 있고, 제4 모니터 신호(MNT4) 및 제5 모니터 신호(MNT5)가 정확하게 출력될 수 있다.
도 4b를 참조하면, 제2 파워 컨트롤러(40b)에서 제3 음의 공급 전압(VSS3)이 생성되지 아니할 수 있다. 즉, 도 4b의 제2 파워 컨트롤러(40b)는, 도 4a의 제2 파워 컨트롤러(40a)와 유사하게, 제1 전류원(CS41), 제2 전류원(CS42), 제1 저항(R41), 제2 저항(R42), 제1 비교기(C41) 및 제2 비교기(C42)를 포함할 수 있는 한편, 도 4a의 인버터(INV), 제1 트랜지스터(N41) 및 제2 트랜지스터(N42)는 도 4b의 제2 파워 컨트롤러(40b)에서 생략될 수 있다. 이에 따라, 도 4b에 도시된 바와 같이, 제1 비교기(C41)는 제3 음의 공급 전압(VSS3) 대신 제1 음의 공급 전압(VSS1)을 수신할 수 있고, 제2 비교기(C42)는 제3 음의 공급 전압(VSS3) 대신 제2 음의 공급 전압(VSS2)을 수신할 수 있다.도 5a 및 도 5b는 본 개시의 예시적 실시예들에 따른 출력 드라이버 및 풀-다운 회로의 예시들을 나타내는 회로도들이다. 이하에서, 도 5a 및 도 5b에 대한 설명 중 중복되는 내용은 생략될 것이다.
도 5a를 참조하면, 제1 출력 드라이버(51a)는 제1 OR 게이트(OR1) 및 제1 버퍼(BUF1)를 포함할 수 있다. 제1 OR 게이트(OR1)는 제1 모니터 신호(MNT1), 제3 모니터 신호(MNT3) 및 제5 모니터 신호(MNT5)를 수신할 수 있고, 제1 버퍼(BUF1)는 제1 OR 게이트(OR1)의 출력으로부터 제1 구동 신호(DRV1)를 생성할 수 있다. 이에 따라, 도 1의 기능 회로(12)에서 이상 동작이 발생하거나, 제2 양의 공급 전압(VDD2) 및/또는 제2 음의 공급 전압(VSS2)에서 결함이 발생하는 경우, 제1 구동 신호(DRV1)가 활성화, 즉 하이-레벨을 가질 수 있다.
제1 풀-다운 회로(53a)는 제1 트랜지스터(N51)를 포함할 수 있고, 제1 구동 신호(DRV1)에 기초하여 출력 핀(T)을 풀-다운할 수 있다. 예를 들면, 제1 트랜지스터(N51)는 비활성화된 제1 구동 신호(DRV1)에 응답하여 턴-오프될 수 있고, 출력 핀(T)을 제1 음의 공급 전압(VSS1)으로부터 플로팅할 수 있다. 또한, 제1 트랜지스터(N51)는 활성화된 제1 구동 신호(DRV1)에 응답하여 턴-온될 수 있고, 출력 핀(T)에 제1 음의 공급 전압(VSS1)을 인가할 수 있다.
제2 출력 드라이버(52a)는 제2 OR 게이트(OR2) 및 제2 버퍼(BUF2)를 포함할 수 있다. 제2 OR 게이트(OR2)는 제1 모니터 신호(MNT1), 제2 모니터 신호(MNT2) 및 제4 모니터 신호(MNT4)를 수신할 수 있고, 제2 버퍼(BUF2)는 제2 OR 게이트(OR2)의 출력으로부터 제2 구동 신호(DRV2)를 생성할 수 있다. 이에 따라, 도 1의 기능 회로(12)에서 이상 동작이 발생하거나, 제1 양의 공급 전압(VDD1) 및/또는 제1 음의 공급 전압(VSS1)에서 결함이 발생하는 경우, 제2 구동 신호(DRV2)가 활성화, 즉 하이-레벨을 가질 수 있다.
제2 풀-다운 회로(54a)는 제2 트랜지스터(N52)를 포함할 수 있고, 제2 구동 신호(DRV2)에 기초하여 출력 핀(T)을 풀-다운할 수 있다. 예를 들면, 제2 트랜지스터(N52)는 비활성화된 제2 구동 신호(DRV2)에 응답하여 턴-오프될 수 있고, 출력 핀(T)을 제2 음의 공급 전압(VSS2)으로부터 플로팅할 수 있다. 또한, 제2 트랜지스터(N52)는 활성화된 제2 구동 신호(DRV2)에 응답하여 턴-온될 수 있고, 출력 핀(T)에 제2 음의 공급 전압(VSS2)을 인가할 수 있다.
도 5a에 도시된 바와 같이, 제1 출력 드라이버(51a) 및 제2 출력 드라이버(52a)는 제3 양의 공급 전압(VDD3) 및 제3 음의 공급 전압(VSS3)에 의해 제공되는 전력에 기초하여 동작할 수 있다. 이에 따라, 전원에서 발생한 결함에도 불구하고, 제1 출력 드라이버(51a) 및 제2 출력 드라이버(52a)는 정상적으로 동작할 수 있고, 제1 구동 신호(DRV1) 및 제2 구동 신호(DRV2)가 정확하게 출력될 수 있다. 일부 실시예들에서, 도 2c 및 도 4b를 참조하여 전술된 바와 같이, 제3 음의 공급 전압(VSS3)이 생략되는 경우, 제1 출력 드라이버(51a)는 제3 음의 공급 전압(VSS3) 대신 제1 음의 공급 전압(VSS1)을 수신할 수 있고, 제2 출력 드라이버(52a)는 제3 음의 공급 전압(VSS3) 대신 제2 음의 공급 전압(VSS2)을 수신할 수 있다.
도 5b를 참조하면, 제1 출력 드라이버(51b)는 제1 OR 게이트(OR1) 및 제1 버퍼(BUF1)를 포함할 수 있고, 제2 출력 드라이버(52b)는 제2 OR 게이트(OR2) 및 제2 버퍼(BUF2)를 포함할 수 있다. 또한, 제1 풀-다운 회로(53b)는 제1 트랜지스터(N51)를 포함할 수 있고, 제2 풀-다운 회로(54b)는 제2 트랜지스터(N52)를 포함할 수 있다.
도 5a의 예시와 비교할 때, 도 5b의 제1 OR 게이트(OR1)는 제2 모니터 신호(MNT2)를 더 수신할 수 있고, 제2 OR 게이트(OR2)는 제3 모니터 신호(MNT3)를 더 수신할 수 있다. 이에 따라, 도 1의 기능 회로(12)에서 이상 동작이 발생하거나, 제1 양의 공급 전압(VDD1), 제2 양의 공급 전압(VDD2) 및/또는 제2 음의 공급 전압(VSS2)에서 결함이 발생하는 경우, 제1 구동 신호(DRV1)가 활성화, 즉 하이-레벨을 가질 수 있다. 또한, 도 1의 기능 회로(12)에서 이상 동작이 발생하거나, 제1 양의 공급 전압(VDD1), 제2 양의 공급 전압(VDD2) 및/또는 제1 음의 공급 전압(VSS1)에서 결함이 발생하는 경우, 제2 구동 신호(DRV1)가 활성화, 즉 하이-레벨을 가질 수 있다. 일부 실시예들에서, 도 2c 및 도 4b를 참조하여 전술된 바와 같이, 제3 음의 공급 전압(VSS3)이 생략되는 경우, 제1 출력 드라이버(51b)는 제3 음의 공급 전압(VSS3) 대신 제1 음의 공급 전압(VSS1)을 수신할 수 있고, 제2 출력 드라이버(52b)는 제3 음의 공급 전압(VSS3) 대신 제2 음의 공급 전압(VSS2)을 수신할 수 있다.
도 6은 본 개시의 예시적 실시예에 따른 출력 회로(60)를 나타내는 블록도이다. 도 6에 도시된 바와 같이, 출력 회로(60)는, 제1 파워 컨트롤러(61), 제2 파워 컨트롤러(62), 제1 출력 드라이버(63), 제2 출력 드라이버(64), 제1 풀-다운 회로(65), 제2 풀-다운 회로(66), 제1 스위치 회로(67) 및 제2 스위치 회로(68)를 포함할 수 있다. 이하에서, 도 6에 대한 설명 중 도 2a 내지 도 2c에 대한 설명과 중복되는 내용은 생략될 것이다.
도 6을 참조하면, 도 2a 내지 도 2c의 출력 회로들(20a, 20b, 20c)와 비교할 때, 도 6의 출력 회로(60)는 제1 스위치 회로(67) 및 제2 스위치 회로(68)를 더 포함할 수 있다. 또한, 제1 출력 드라이버(63) 및 제2 출력 드라이버(64) 각각은, 도 5b를 참조하여 전술된 바와 같이, 제2 모니터 신호(MNT2) 및 제3 모니터 신호(MNT3)를 모두 수신할 수 있다. 일부 실시예들에서, 도 2a, 도 2b, 도 2c 및 도 5a를 참조하여 전술된 바와 같이, 제1 출력 드라이버(63)가 제2 모니터 신호(MNT2)를 수신하지 아니할 수 있고, 제2 출력 드라이버(64)가 제3 모니터 신호(MNT3)를 수신하지 아니할 수도 있다.
제1 스위치 회로(67)는 제1 풀-다운 회로(65) 및 출력 핀(T) 사이에 연결될 수 있고, 제4 모니터 신호(MNT4)를 수신할 수 있다. 제1 스위치 회로(67)는 제4 모니터 신호(MNT4)에 기초하여 제1 풀-다운 회로(65)를 출력 핀(T)과 전기적으로 접속하거나 단선할 수 있다. 예를 들면, 제4 모니터 신호(MNT4)가 활성화되는 경우, 즉 제1 음의 공급 전압(VSS1)에서 결함이 발생한 경우, 제1 스위치 회로(67)는 제1 풀-다운 회로(65)를 출력 핀(T)과 전기적으로 단선할 수 있다. 이에 따라, 제1 음의 공급 전압(VSS1)이 상승함에 따라 발생할 수 있는 제1 풀-다운 회로(65)의 오류 및 손상이 방지될 수 있다. 제1 스위치 회로(67)의 예시가 도 7을 참조하여 후술될 것이다.
제2 스위치 회로(68)는 제2 풀-다운 회로(66) 및 출력 핀(T) 사이에 연결될 수 있고, 제5 모니터 신호(MNT5)를 수신할 수 있다. 제2 스위치 회로(68)는 제5 모니터 신호(MNT5)에 기초하여 제2 풀-다운 회로(66)를 출력 핀(T)과 전기적으로 접속하거나 단선할 수 있다. 예를 들면, 제5 모니터 신호(MNT5)가 활성화되는 경우, 즉 제2 음의 공급 전압(VSS2)에서 결함이 발생한 경우, 제2 스위치 회로(68)는 제2 풀-다운 회로(66)를 출력 핀(T)과 전기적으로 단선할 수 있다. 이에 따라, 제2 음의 공급 전압(VSS2)이 상승함에 따라 발생할 수 있는 제2 풀-다운 회로(66)의 오류 및 손상이 방지될 수 있다. 제2 스위치 회로(68)의 예시가 도 7을 참조하여 후술될 것이다.
도 7은 본 개시의 예시적 실시예에 따른 풀-다운 회로 및 스위치 회로의 예시들을 나타내는 회로도이다. 도 5a 및 도 5b를 참조하여 전술된 바와 같이, 제1 풀-다운 회로(71)는 제1 구동 신호(DRV1)를 수신하는 제1 트랜지스터(N71)를 포함할 수 있고, 제2 풀-다운 회로(72)는 제2 구동 신호(DRV2)를 수신하는 제2 트랜지스터(N72)를 포함할 수 있다.
제1 스위치 회로(73)는 제1 인버터(INV1) 및 제3 트랜지스터(N73)를 포함할 수 있다. 제1 인버터(INV1)는 제4 모니터 신호(MNT4)를 수신할 수 있고, 제4 모니터 신호(MNT4)로부터 반전된 신호를 제3 트랜지스터(N73)에 제공할 수 있다. 이에 따라, 제3 트랜지스터(N73)는 제1 음의 공급 전압(VSS1)에 결함이 발생하는 경우, 즉 제4 모니터 신호(MNT4)가 활성화되는 경우, 턴-오프될 수 있다. 제1 음의 공급 전압(VSS1)이 상승함에 따라 제1 양의 공급 전압(VDD1) 또는 제2 양의 공급 전압(VDD2)에 근사적으로 도달하는 경우, 제1 트랜지스터(N71)의 바디 다이오드를 통해서 역전류(reverse current)가 발생할 수 있다. 이에 따라, 출력 핀(T)을 통해서 출력되는 출력 신호(OUT)의 크기가 제1 음의 공급 전압(VSS1) 및 바디 다이오드의 빌트-인 전압 사이 차에 대응할 수 있고, 결과적으로 출력 핀(T)이 정상적으로 풀-다운되지 아니할 수 있다. 또한, 역전류에 기인하여 제1 트랜지스터(N71)가 손상될 수도 있다. 그러나, 전술된 바와 같이, 제1 스위치 회로(73)는 제1 음의 공급 전압(VSS1)에 결함이 발생하는 경우, 즉 제4 모니터 신호(MNT4)가 활성화되는 경우, 제1 풀-다운 회로(71)를 출력 핀(T)으로부터 전기적으로 단선할 수 있고, 이에 따라 제1 트랜지스터(N71)에 기인하는 오류 또는 제1 트랜지스터(N71)의 손상이 방지될 수 있다. 또한, 활성화된 제4 모니터 신호(MNT4)에 의해서 활성화되는 제2 구동 신호(DRV2)에 기인하여 출력 핀(T)은 풀-다운될 수 있고, 출력 신호(OUT)는 제1 음의 공급 전압(VSS1)의 결함을 나타낼 수 있다.
제2 스위치 회로(74)는 제2 인버터(INV2) 및 제4 트랜지스터(N74)를 포함할 수 있다. 제2 인버터(INV2)는 제5 모니터 신호(MNT5)를 수신할 수 있고, 제5 모니터 신호(MNT5)로부터 반전된 신호를 제4 트랜지스터(N74)에 제공할 수 있다. 이에 따라, 제4 트랜지스터(N74)는 제2 음의 공급 전압(VSS2)에 결함이 발생하는 경우, 즉 제5 모니터 신호(MNT5)가 활성화되는 경우, 턴-오프될 수 있다. 제2 음의 공급 전압(VSS2)이 상승함에 따라 제1 양의 공급 전압(VDD1) 또는 제2 양의 공급 전압(VDD2)에 근사적으로 도달하는 경우, 제2 트랜지스터(N72)의 바디 다이오드를 통해서 역전류가 발생할 수 있다. 이에 따라, 출력 핀(T)을 통해서 출력되는 출력 신호(OUT)의 크기가 제2 음의 공급 전압(VSS2) 및 바디 다이오드의 빌트-인 전압 사이 차에 대응할 수 있고, 결과적으로 출력 핀(T)이 정상적으로 풀-다운되지 아니할 수 있다. 또한, 역전류에 기인하여 제2 트랜지스터(N72)가 손상될 수도 있다. 그러나, 전술된 바와 같이, 제2 스위치 회로(74)는 제2 음의 공급 전압(VSS2)에 결함이 발생하는 경우, 즉 제5 모니터 신호(MNT5)가 활성화되는 경우, 제2 풀-다운 회로(72)를 출력 핀(T)으로부터 전기적으로 단선할 수 있고, 이에 따라 제2 트랜지스터(N72)에 기인하는 오류 또는 제2 트랜지스터(N72)의 손상이 방지될 수 있다. 또한, 활성화된 제5 모니터 신호(MNT5)에 의해서 활성화되는 제1 구동 신호(DRV1)에 기인하여 출력 핀(T)은 풀-다운될 수 있고, 출력 신호(OUT)는 제2 음의 공급 전압(VSS2)의 결함을 나타낼 수 있다.
도 8은 본 개시의 예시적 실시예에 따른 장치(80)를 나타내는 블록도이다. 도 8에 도시된 바와 같이, 장치(80)는 기능 회로(82), 모니터링 회로(84), 출력 회로(86) 및 BIST(built-in self-test) 회로(88)를 포함할 수 있다. 도 1의 장치(10)와 비교할 때, 도 8의 장치(80)는 BIST 회로(88)를 더 포함할 수 있다. 이하에서, 도 8에 대한 설명 중 도 1에 대한 설명과 중복되는 내용은 생략될 것이다.
ISO26262와 같은 국제 표준은, 기능 회로(82)의 모니터링을 위한 모니터링 회로(84)뿐만 아니라 모니터링 회로(84)의 정상 동작 여부를 검출하기 위한 추가적인 구성요소로서 BIST 회로(88)의 필수적인 포함을 규정할 수 있다. 예를 들면, 모니터링 회로(84)가 정상적으로 동작하지 아니하는 경우 기능 회로(82)의 비정상적인 동작이 검출되지 아니하거나, 기능 회로(82)의 정상적인 동작에도 불구하고 기능 회로(82)의 비정상적인 동작을 나타내는 제1 모니터 신호(MNT1)가 생성될 수 있다. 이러한 문제를 방지하기 위하여, BIST 회로(88)는 테스트 모드에서 모니터링 회로(84)를 테스트할 수 있고, 모니터링 회로(84)가 정상적으로 기능 회로(82)를 모니터링하는 것을 보장할 수 있다. 도 8에 도시된 바와 같이, BIST 회로(88)는 모니터링 회로(84)와 제1 테스트 신호(TST1)를 주고 받을 수 있고, 제1 테스트 신호(TST1)를 통해 모니터링 회로(84)를 테스트할 수 있다. 예를 들면, BIST 회로(88)는 테스트 모드에서 테스트 입력을 모니터링 회로(84)에 제공할 수 있고, 테스트 입력에 응답하여 모니터링 회로(84)가 출력하는 신호들을 감지함으로써 모니터링 회로(84)를 테스트할 수 있다.
도면들을 참조하여 전술된 바와 같이, 출력 회로(86)는 전원 전압들을 모니터링할 수 있고, 적어도 하나의 모니터 신호를 생성할 수 있다. 예를 들면, 도 8에 도시된 바와 같이, 출력 회로(86)는 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2)을 수신할 수 있고, 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2)의 결함을 검출할 수 있다. 또한, 출력 회로(86)는 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2)을 수신할 수 있고, 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2)의 결함을 검출할 수 있다. 모니터링 회로(84)와 유사하게, 출력 회로(86)의 모니터링 기능 역시 테스트가 요구될 수 있고, 이를 위하여 BIST 회로(88)는 제2 테스트 신호(TST2)를 통해서 출력 회로(86)를 테스트할 수 있다. 예를 들면, 도 6의 제1 파워 컨트롤러(61) 및 제2 파워 컨트롤러(62)가 테스트 모드에서 BIST 회로(88)에 의해서 테스트될 수 있다.
도 9a 및 도 9b는 본 개시의 예시적 실시예들에 따른 출력 회로의 동작의 예시들을 나타내는 타이밍도들이다. 구체적으로, 도 9a의 타이밍도는 제1 양의 공급 전압(VDD1)에서 결함이 발생하는 경우 출력 회로의 동작의 예시를 나타내고, 도 9b의 타이밍도는 제2 양의 공급 전압(VDD2)에서 결함이 발생하는 경우 출력 회로의 동작의 예시를 나타낸다. 도 9a 및 도 9b에서, 제2 모니터 신호(MNT2), 제3 모니터 신호(MNT3), 제1 구동 신호(DRV1) 및 제2 구동 신호(DRV2)는 액티브-하이 신호들이고, 출력 신호(OUT)는 액티브-로우 신호인 것으로 가정된다. 이하에서, 도 9a 및 도 9b는 도 6을 참조하여 설명될 것이다.
도 9a를 참조하면, 시간 t91에서 제1 양의 공급 전압(VDD1)이 하강을 시작할 수 있다. 예를 들면, 제1 양의 공급 전압(VDD1)을 제공하는 회로에서 오류가 발생하거나, 제1 양의 공급 전압(VDD1)이 전달되는 패턴에서 결함이 발생하는 경우, 제1 양의 공급 전압(VDD1)이 감소할 수 있다. 시간 t91까지 제1 양의 공급 전압(VDD1)이 정상적으로 제공되고 있었으므로, 제2 모니터 신호(MNT2)는 비활성화될 수 있고, 제1 구동 신호(DRV1) 및 제2 구동 신호(DRV2) 역시 비활성화될 수 있으며, 출력 신호(OUT) 역시 비활성화될 수 있다.
시간 t92에서, 제2 모니터 신호(MNT2)가 활성화될 수 있다. 예를 들면, 제1 양의 공급 전압(VDD1)이 제1 문턱값(THR1)과 교차할 수 있고, 제1 파워 컨트롤러(61)는 활성화된 제2 모니터 신호(MNT2)를 생성할 수 있다. 일부 실시예들에서, 도 3을 참조하여 전술된 바와 같이, 제1 문턱값(THR1)은 제2 양의 공급 전압(VDD2)보다 일정하게 낮은 전압에 대응할 수 있다. 제1 출력 드라이버(63)는, 활성화된 제2 모니터 신호(MNT2)에 응답하여, 활성화된 제1 구동 신호(DRV1)를 생성할 수 있고, 제2 출력 드라이버(64) 역시 활성화된 제2 모니터 신호(MNT2)에 응답하여 활성화된 제2 구동 신호(DRV2)를 생성할 수 있다. 제1 풀-다운 회로(65) 및 제2 풀-다운 회로(66)는 활성화된 제1 구동 신호(DRV1) 및 제2 구동 신호(DRV2)에 각각 응답하여, 출력 핀(T)을 풀-다운할 수 있고, 이에 따라 출력 신호(OUT)가 활성화될 수 있다. 제1 파워 컨트롤러(61)는 활성화된 제2 모니터 신호(MNT2) 및/또는 비활성화된 제3 모니터 신호(MNT3)에 응답하여, 제2 양의 공급 전압(VDD2)으로부터 제3 양의 공급 전압(VDD3)을 출력할 수 있다.
시간 t93에서, 제1 양의 공급 전압(VDD1)이 음의 공급 전압에 근사적으로 도달할 수 있다. 예를 들면, 제1 양의 공급 전압(VDD1)은 제1 음의 공급 전압(VSS1) 또는 제2 음의 공급 전압(VSS2)에 도달할 수 있다. 도 9a에 도시된 바와 같이, 제1 양의 공급 전압(VDD1)이 음의 공급 전압까지 감소하더라도, 제2 모니터 신호(MNT2), 제1 구동 신호(DRV1) 및 제2 구동 신호(DRV2)는 활성화 상태를 유지할 수 있고, 출력 신호(OUT) 역시 활성화 상태를 유지할 수 있다.
도 9b를 참조하면, 시간 t94에서 제2 양의 공급 전압(VDD2)이 하강을 시작할 수 있다. 예를 들면, 제2 양의 공급 전압(VDD2)을 제공하는 회로에서 오류가 발생하거나, 제2 양의 공급 전압(VDD2)이 전달되는 패턴에서 결함이 발생하는 경우, 제2 양의 공급 전압(VDD2)이 감소할 수 있다. 시간 t94까지 제2 양의 공급 전압(VD2)이 정상적으로 제공되고 있었으므로, 제3 모니터 신호(MNT3)는 비활성화될 수 있고, 제1 구동 신호(DRV1) 및 제2 구동 신호(DRV2) 역시 비활성화될 수 있으며, 출력 신호(OUT) 역시 비활성화될 수 있다.
시간 t95에서, 제3 모니터 신호(MNT3)가 활성화될 수 있다. 예를 들면, 제2 양의 공급 전압(VDD2)이 제2 문턱값(THR2)과 교차할 수 있고, 제1 파워 컨트롤러(61)는 활성화된 제3 모니터 신호(MNT3)를 생성할 수 있다. 일부 실시예들에서, 도 3을 참조하여 전술된 바와 같이, 제2 문턱값(THR2)은 제1 양의 공급 전압(VDD1)보다 일정하게 낮은 전압에 대응할 수 있다. 제1 출력 드라이버(63)는, 활성화된 제3 모니터 신호(MNT3)에 응답하여, 활성화된 제1 구동 신호(DRV1)를 생성할 수 있고, 제2 출력 드라이버(64) 역시 활성화된 제3 모니터 신호(MNT3)에 응답하여 활성화된 제2 구동 신호(DRV2)를 생성할 수 있다. 제1 풀-다운 회로(65) 및 제2 풀-다운 회로(66)는 활성화된 제1 구동 신호(DRV1) 및 제2 구동 신호(DRV2)에 각각 응답하여, 출력 핀(T)을 풀-다운할 수 있고, 이에 따라 출력 신호(OUT)가 활성화될 수 있다. 제1 파워 컨트롤러(61)는 비활성화된 제2 모니터 신호(MNT2) 및/또는 활성화된 제3 모니터 신호(MNT3)에 응답하여, 제2 양의 공급 전압(VDD2) 대신 제1 양의 공급 전압(VDD1)으로부터 제3 양의 공급 전압(VDD3)을 출력할 수 있다.
시간 t96에서, 제2 양의 공급 전압(VDD2)이 음의 공급 전압에 근사적으로 도달할 수 있다. 예를 들면, 제2 양의 공급 전압(VDD2)은 제1 음의 공급 전압(VSS1) 또는 제2 음의 공급 전압(VSS2)에 도달할 수 있다. 도 9b에 도시된 바와 같이, 제2 양의 공급 전압(VDD2)이 음의 공급 전압까지 감소하더라도, 제2 모니터 신호(MNT3), 제1 구동 신호(DRV1) 및 제2 구동 신호(DRV2)는 활성화 상태를 유지할 수 있고, 출력 신호(OUT) 역시 활성화 상태를 유지할 수 있다.
도 10a 및 도 10b는 본 개시의 예시적 실시예들에 따른 출력 회로의 동작의 예시들을 나타내는 타이밍도들이다. 구체적으로, 도 10a의 타이밍도는 제1 음의 공급 전압(VSS1)에서 결함이 발생하는 경우 출력 회로의 동작의 예시를 나타내고, 도 10b의 타이밍도는 제2 음의 공급 전압(VSS2)에서 결함이 발생하는 경우 출력 회로의 동작의 예시를 나타낸다. 도 10a 및 도 10b에서, 제2 모니터 신호(MNT2), 제3 모니터 신호(MNT3), 제1 구동 신호(DRV1) 및 제2 구동 신호(DRV2)는 액티브-하이 신호들이고, 출력 신호(OUT)는 액티브-로우 신호인 것으로 가정된다. 이하에서, 도 10a 및 도 10b는 도 6을 참조하여 설명될 것이다.
도 10a를 참조하면, 시간 t11에서 제1 음의 공급 전압(VSS1)이 상승을 시작할 수 있다. 예를 들면, 제1 음의 공급 전압(VSS1)을 제공하는 회로에서 오류가 발생하거나, 제1 음의 공급 전압(VSS1)이 전달되는 패턴에서 결함이 발생하는 경우, 제1 음의 공급 전압(VSS1)이 감소할 수 있다. 시간 t11까지 제1 음의 공급 전압(VSS1)이 정상적으로 제공되고 있었으므로, 제4 모니터 신호(MNT4)는 비활성화될 수 있고, 제1 구동 신호(DRV1) 및 제2 구동 신호(DRV2) 역시 비활성화될 수 있으며, 출력 신호(OUT) 역시 비활성화될 수 있다.
시간 t12에서, 제4 모니터 신호(MNT4)가 활성화될 수 있다. 예를 들면, 제1 음의 공급 전압(VSS1)이 제3 문턱값(THR3)과 교차할 수 있고, 제2 파워 컨트롤러(62)는 활성화된 제4 모니터 신호(MNT4)를 생성할 수 있다. 일부 실시예들에서, 도 4a 및 도 4b를 참조하여 전술된 바와 같이, 제3 문턱값(THR3)은 제2 음의 공급 전압(VSS2)보다 일정하게 높은 전압에 대응할 수 있다. 제2 출력 드라이버(64)는 활성화된 제4 모니터 신호(MNT4)에 응답하여, 활성화된 제2 구동 신호(DRV2)를 생성할 수 있다. 제2 스위치 회로(68)는 비활성화된 제5 모니터 신호(MNT5)에 응답하여, 제2 풀-다운 회로(66)를 출력 핀(T)에 전기적으로 연결할 수 있는 한편, 제1 스위치 회로(67)는 활성화된 제4 모니터 신호(MNT4)에 응답하여, 제1 풀-다운 회로(65)를 출력 핀(T)으로부터 전기적으로 단선할 수 있다. 이에 따라, 제2 풀-다운 회로(66)는 활성화된 제2 구동 신호(DRV2)에 응답하여, 출력 핀(T)을 풀-다운할 수 있고, 출력 신호(OUT)가 활성화될 수 있다. 제2 파워 컨트롤러(62)는 활성화된 제4 모니터 신호(MNT4) 및/또는 비활성화된 제5 모니터 신호(MNT5)에 응답하여, 제2 음의 공급 전압(VSS2)으로부터 제3 음의 공급 전압(VSS3)을 출력할 수 있다.
시간 t13에서, 제1 음의 공급 전압(VSS1)이 양의 공급 전압에 근사적으로 도달할 수 있다. 예를 들면, 제1 음의 공급 전압(VSS1)은 제1 양의 공급 전압(VDD1) 또는 제2 양의 공급 전압(VDD2)에 도달할 수 있다. 도 10a에 도시된 바와 같이, 제1 음의 공급 전압(VSS1)이 양의 공급 전압까지 증가하더라도, 제4 모니터 신호(MNT4) 및 제2 구동 신호(DRV2)는 활성화 상태를 유지할 수 있고, 출력 신호(OUT) 역시 활성화 상태를 유지할 수 있다.
도 10b를 참조하면, 시간 t14에서 제2 음의 공급 전압(VSS2)이 상승을 시작할 수 있다. 예를 들면, 제2 음의 공급 전압(VSS2)을 제공하는 회로에서 오류가 발생하거나, 제2 음의 공급 전압(VSS2)이 전달되는 패턴에서 결함이 발생하는 경우, 제2 음의 공급 전압(VSS2)이 감소할 수 있다. 시간 t14까지 제2 음의 공급 전압(VSS2)이 정상적으로 제공되고 있었으므로, 제5 모니터 신호(MNT5)는 비활성화될 수 있고, 제1 구동 신호(DRV1) 및 제2 구동 신호(DRV2) 역시 비활성화될 수 있으며, 출력 신호(OUT) 역시 비활성화될 수 있다.
시간 t15에서, 제5 모니터 신호(MNT5)가 활성화될 수 있다. 예를 들면, 제2 음의 공급 전압(VSS2)이 제4 문턱값(THR4)과 교차할 수 있고, 제2 파워 컨트롤러(62)는 활성화된 제5 모니터 신호(MNT5)를 생성할 수 있다. 일부 실시예들에서, 도 4a 및 도 4b를 참조하여 전술된 바와 같이, 제4 문턱값(THR4)은 제1 음의 공급 전압(VSS1)보다 일정하게 높은 전압에 대응할 수 있다. 제1 출력 드라이버(63)는 활성화된 제5 모니터 신호(MNT5)에 응답하여, 활성화된 제1 구동 신호(DRV1)를 생성할 수 있다. 제1 스위치 회로(67)는 비활성화된 제4 모니터 신호(MNT3)에 응답하여, 제1 풀-다운 회로(65)를 출력 핀(T)에 전기적으로 연결할 수 있는 한편, 제2 스위치 회로(68)는 활성화된 제5 모니터 신호(MNT5)에 응답하여, 제2 풀-다운 회로(66)를 출력 핀(T)으로부터 전기적으로 단선할 수 있다. 이에 따라, 제1 풀-다운 회로(65)는 활성화된 제1 구동 신호(DRV1)에 응답하여, 출력 핀(T)을 풀-다운할 수 있고, 출력 신호(OUT)가 활성화될 수 있다. 제2 파워 컨트롤러(62)는 비활성화된 제4 모니터 신호(MNT4) 및/또는 활성화된 제5 모니터 신호(MNT5)에 응답하여, 제2 음의 공급 전압(VSS2) 대신 제1 음의 공급 전압(VSS1)으로부터 제3 음의 공급 전압(VSS3)을 출력할 수 있다.
시간 t16에서, 제2 음의 공급 전압(VSS2)이 양의 공급 전압에 근사적으로 도달할 수 있다. 예를 들면, 제2 음의 공급 전압(VSS2)은 제1 양의 공급 전압(VDD1) 또는 제2 양의 공급 전압(VDD2)에 도달할 수 있다. 도 10b에 도시된 바와 같이, 제2 음의 공급 전압(VSS2)이 양의 공급 전압까지 증가하더라도, 제5 모니터 신호(MNT5) 및 제1 구동 신호(DRV1)는 활성화 상태를 유지할 수 있고, 출력 신호(OUT) 역시 활성화 상태를 유지할 수 있다.
도 11은 본 개시의 예시적 실시예에 따라 모니터링의 결과를 출력하기 위한 방법을 나타내는 순서도이다. 도 11에 도시된 바와 같이, 모니터링의 결과를 출력하기 위한 방법은 복수의 단계들(S20, S40, S60, S80)을 포함할 수 있다. 일부 실시예들에서, 도 11의 방법은 도 1의 장치(10)에 의해서 수행될 수 있다. 이하에서, 도 11에 대한 설명에서, 도 1의 출력 회로(16)는 도 2a의 출력 회로(20a)의 구성요소들을 포함하는 것으로 가정되고, 도 1은 도 1 및 도 2a를 참조하여 설명될 것이다.
도 11을 참조하면, 단계 S20에서 기능 회로(12)의 동작이 모니터링될 수 있다. 예를 들면, 모니터링 회로(14)는 기능 회로(12)로부터 제공되는 신호들(SIG)에 기초하여 기능 회로(12)가 정상적으로 동작하는지 여부를 검출할 수 있다. 모니터링 회로(14)는 기능 회로(12)를 모니터링함으로써 제1 모니터 신호(MNT1)를 생성할 수 있다. 도 1을 참조하여 전술된 바와 같이, 기능 회로(12)는 제1 양의 공급 전압(VDD1) 및 제1 음의 공급 전압(VSS1)에 의해서 제공되는 전력에 기초하여 동작하는 한편, 모니터링 회로(14)는 제2 양의 공급 전압(VDD2) 및 제2 음의 공급 전압(VSS2)에 의해서 제공되는 전력에 기초하여 동작할 수 있다.
단계 S40에서 제1 양의 공급 전압(VDD1)이 모니터링될 수 있고, 단계 S50에서 제2 양의 공급 전압(VDD2)이 모니터링될 수 있다. 예를 들면, 출력 회로(16)는 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2)을 수신할 수 있고, 출력 회로(16)에 포함된 제1 파워 컨트롤러(21)는, 제1 양의 공급 전압(VDD1)을 모니터링함으로써 제2 모니터 신호(MNT2)를 생성할 수 있고, 제2 양의 공급 전압(VDD2)을 모니터링함으로서 제3 모니터 신호(MNT3)를 생성할 수 있다.
단계 S80에서, 출력 신호(OUT)가 생성될 수 있다. 예를 들면, 출력 회로(16)는, 단계 S20에서 생성되어 모니터링 회로(14)로부터 수신된 제1 모니터 신호(MNT1), 단계 S40 및 단계 S60에서 각각에서 생성된 제2 모니터 신호(MNT2) 및 제3 모니터 신호(MNT3)에 기초하여, 출력 신호(OUT)를 생성할 수 있다. 이에 따라, 출력 신호(OUT)는 기능 회로(12)의 모니터링의 결과뿐만 아니라, 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2)에 대한 모니터링의 결과를 나타낼 수 있다. 단계 S80의 예시가 도 15를 참조하여 후술될 것이다.
도 12는 본 개시의 예시적 실시예에 따라 모니터링의 결과를 출력하기 위한 방법을 나타내는 순서도이다. 도 12에 도시된 바와 같이, 모니터링의 결과를 출력하기 위한 방법은 복수의 단계들(S42, S62, S72)을 포함할 수 있다. 일부 실시예들에서, 단계 S42는 도 11의 단계 S40에 포함될 수 있고, 단계 S62는 도 11의 단계 S60에 포함될 수 있다. 일부 실시예들에서, 도 12의 방법은 도 3의 제1 파워 컨트롤러(30)에 의해서 수행될 수 있다. 이하에서, 도 12는 도 3을 참조하여 설명될 것이다.
도 12를 참조하면, 단계 S42에서 제2 양의 공급 전압(VDD2)보다 일정하게 낮은 전압이 제1 양의 공급 전압(VDD1)과 비교될 수 있다. 예를 들면, 제2 전류원(CS32) 및 제2 저항(R32)에 의해서, 제2 비교기(C32)의 비반전 입력은 제2 양의 공급 전압(VDD2)보다 일정하게 낮은 전압을 가질 수 있다. 제2 비교기(C32)는 반전 입력에 인가된 제1 양의 공급 전압(VDD1) 및 비반전 입력의 전압을 비교함으로써 제2 모니터 신호(MNT2)를 생성할 수 있다. 이에 따라, 제2 모니터 신호(MNT2)는 제1 양의 공급 전압(VDD1)의 결함(예컨대, 전압 강하)을 나타낼 수 있다.
단계 S62에서, 제1 양의 공급 전압(VDD1)보다 일정하게 낮은 전압이 제2 양의 공급 전압(VDD2)과 비교될 수 있다. 예를 들면, 제1 전류원(CS31) 및 제1 저항(R31)에 의해서, 제1 비교기(C31)의 비반전 입력은 제1 양의 공급 전압(VDD1)보다 일정하게 낮은 전압을 가질 수 있다. 제1 비교기(C31)는 반전 입력에 인가된 제2 양의 공급 전압(VDD2) 및 비반전 입력의 전압을 비교함으로써 제3 모니터 신호(MNT3)를 생성할 수 있다. 이에 따라, 제3 모니터 신호(MNT3)는 제2 양의 공급 전압(VDD2)의 결함(예컨대, 전압 강하)을 나타낼 수 있다.
단계 S72에서, 제3 양의 공급 전압(VDD3)이 생성될 수 있다. 일부 실시예들에서, 제1 파워 컨트롤러(30)는 단계 S42의 비교 결과 및/또는 단계 S62의 비교 결과에 기초하여 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2) 중 하나로부터 제3 양의 공급 전압(VDD3)을 생성할 수 있다. 예를 들면, 도 3을 참조하여 전술된 바와 같이, 제3 모니터 신호(MNT3) 및 제3 모니터 신호(MNT3)로부터 반전된 신호가 제2 트랜지스터(P32) 및 제1 트랜지스터(P31)에 각각 제공될 수 있고, 이에 따라 제3 양의 공급 전압(VDD3)은 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2) 중 결함이 발생하지 아니한 전압에 대응할 수 있다.
도 13은 본 개시의 예시적 실시예에 따라 모니터링의 결과를 출력하기 위한 방법을 나타내는 순서도이다. 도 13에 도시된 바와 같이, 모니터링의 결과를 출력하기 위한 방법은 단계 S30 및 단계 S50을 포함할 수 있다. 일부 실시예들에서, 도 13의 방법은 도 2a의 출력 회로(20a)에 의해서 수행될 수 있다. 이하에서, 도 13은 도 2a를 참조하여 설명될 것이다.
도 13을 참조하면, 단계 S30에서 제1 음의 공급 전압(VSS1)이 모니터링될 수 있고, 단계 S50에서 제2 음의 공급 전압(VSS2)이 모니터링될 수 있다. 예를 들면, 출력 회로(20a)는 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2)을 수신할 수 있고, 제2 파워 컨트롤러(22)는, 제1 음의 공급 전압(VSS1)을 모니터링함으로써 제4 모니터 신호(MNT4)를 생성할 수 있고, 제2 음의 공급 전압(VSS2)을 모니터링함으로써 제5 모니터 신호(MNT5)를 생성할 수 있다.
출력 회로(20a)는, 도 11을 참조하여 전술된 바와 같이, 기능 회로를 모니터링함으로써 생성된 제1 모니터 신호(MNT1), 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2)을 모니터링함으로써 생성된 제2 모니터 신호(MNT2) 및 제3 모니터 신호(MNT3)뿐만 아니라, 단계 S30 및 단계 S50에서 생성된 제4 모니터 신호(MNT4) 및 제5 모니터 신호(MNT5)에 기초하여 출력 신호(OUT)를 생성할 수 있다. 이에 따라, 출력 신호(OUT)는, 기능 회로(12)의 모니터링의 결과, 제1 양의 공급 전압(VDD1) 및 제2 양의 공급 전압(VDD2)에 대한 모니터링의 결과 및 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2)에 대한 모니터링의 결과를 나타낼 수 있다.
도 14는 본 개시의 예시적 실시예에 따라 모니터링의 결과를 출력하기 위한 방법을 나타내는 순서도이다. 도 14에 도시된 바와 같이, 모니터링의 결과를 출력하기 위한 방법은 복수의 단계들(S32, S52, S74)을 포함할 수 있다. 일부 실시예들에서, 단계 S32는 도 13의 단계 S30에 포함될 수 있고, 단계 S52는 도 13의 단계 S50에 포함될 수 있다. 일부 실시예들에서, 도 14의 방법은 도 4a의 제2 파워 컨트롤러(40a)에 의해서 수행될 수 있다. 이하에서, 도 14는 도 4a를 참조하여 설명될 것이다.
도 14를 참조하면, 단계 S32에서 제2 음의 공급 전압(VSS2)보다 일정하게 높은 전압이 제1 음의 공급 전압(VSS1)과 비교될 수 있다. 예를 들면, 제2 전류원(CS42) 및 제2 저항(R42)에 의해서, 제2 비교기(C42)의 반전 입력은 제2 음의 공급 전압(VSS2)보다 일정하게 높은 전압을 가질 수 있다. 제2 비교기(C42)는 비반전 입력에 인가된 제1 음의 공급 전압(VSS1) 및 반전 입력의 전압을 비교함으로써 제4 모니터 신호(MNT4)를 생성할 수 있다. 이에 따라, 제4 모니터 신호(MNT4)는 제1 음의 공급 전압(VSS1)의 결함(예컨대, 전압 상승)을 나타낼 수 있다.
단계 S52에서, 제1 음의 공급 전압(VSS1)보다 일정하게 높은 전압이 제2 음의 공급 전압(VSS2)과 비교될 수 있다. 예를 들면, 제1 전류원(CS41) 및 제1 저항(R41)에 의해서, 제1 비교기(C41)의 반전 입력은 제1 음의 공급 전압(VSS1)보다 일정하게 높은 전압을 가질 수 있다. 제1 비교기(C41)는 비반전 입력에 인가된 제2 음의 공급 전압(VSS2) 및 반전 입력의 전압을 비교함으로써 제5 모니터 신호(MNT5)를 생성할 수 있다. 이에 따라, 제5 모니터 신호(MNT5)는 제2 음의 공급 전압(VSS2)의 결함(예컨대, 전압 상승)을 나타낼 수 있다.
단계 S74에서, 제3 음의 공급 전압(VSS3)이 생성될 수 있다. 일부 실시예뜰에서, 제2 파워 컨트롤러(40a)는 단계 S32의 비교 결과 및/또는 단계 S52의 비교 결과에 기초하여 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2) 중 하나로부터 제3 음의 공급 전압(VSS3)을 생성할 수 있다. 예를 들면, 도 4a를 참조하여 전술된 바와 같이, 제5 모니터 신호(MNT5) 및 제5 모니터 신호(MNT5)로부터 반전된 신호가 제1 트랜지스터(N41) 및 제2 트랜지스터(N42)에 각각 제공될 수 있고, 이에 따라 제3 음의 공급 전압(VSS3)은 제1 음의 공급 전압(VSS1) 및 제2 음의 공급 전압(VSS2) 중 결함이 발생하지 아니한 전압에 대응할 수 있다.
도 15는 본 개시의 예시적 실시예에 따라 모니터링의 결과를 출력하기 위한 방법을 나타내는 순서도이다. 구체적으로, 도 15의 순서도는 도 11의 단계 S80의 예시를 나타낸다. 도 11을 참조하여 전술된 바와 같이, 도 15의 단계 S80'에서 출력 신호(OUT)가 생성될 수 있다. 도 15에 도시된 바와 같이, 단계 S80'은 복수의 단계들(S82, S84, S86, S88)을 포함할 수 있다. 일부 실시예들에서, 단계 S80'은 도 6의 출력 회로(60)에 의해서 수행될 수 있다. 이하에서, 도 15는 도 6을 참조하여 설명될 것이다.
도 15를 참조하면, 단계 S82에서 제1 구동 신호(DRV1)가 생성될 수 있다. 예를 들면, 제1 출력 드라이버(63)는 제3 양의 공급 전압(VDD3) 및 제3 음의 공급 전압(VSS3)에 의한 전력에 기초하여, 적어도 하나의 모니터 신호로부터 제1 구동 신호(DRV1)를 생성할 수 있다. 일부 실시예들에서, 제1 출력 드라이버(63)는, 제1 모니터 신호(MNT1), 제3 모니터 신호(MNT3) 및 제5 모니터 신호(MNT5)를 수신할 수 있다. 일부 실시예들에서, 제1 출력 드라이버(63)는 제2 모니터 신호(MNT2)를 더 수신할 수도 있다. 제1 출력 드라이버(63)는 수신된 모니터 신호들 중 적어도 하나가 활성화되는 경우, 활성화된 제1 구동 신호(DRV1)를 생성할 수 있다. 제3 양의 공급 전압(VDD3) 및 제3 음의 공급 전압(VSS3)에 기인하여, 제1 출력 드라이버(63)는 전원에서 발생하는 결함에도 불구하고 제1 구동 신호(DRV1)를 정상적으로 출력할 수 있다.
단계 S84에서, 제2 구동 신호(DRV2)가 생성될 수 있다. 예를 들면, 제2 출력 드라이버(64)는 제3 양의 공급 전압(VDD3) 및 제3 음의 공급 전압(VSS3)에 의한 전력에 기초하여, 적어도 하나의 모니터 신호로부터 제2 구동 신호(DRV2)를 생성할 수 있다. 일부 실시예들에서, 제2 출력 드라이버(64)는, 제1 모니터 신호(MNT1), 제2 모니터 신호(MNT2) 및 제4 모니터 신호(MNT4)를 수신할 수 있다. 일부 실시예들에서, 제2 출력 드라이버(64)는 제3 모니터 신호(MNT3)를 더 수신할 수도 있다. 제2 출력 드라이버(64)는 수신된 모니터 신호들 중 적어도 하나가 활성화되는 경우, 활성화된 제2 구동 신호(DRV2)를 생성할 수 있다. 제3 양의 공급 전압(VDD3) 및 제3 음의 공급 전압(VSS3)에 기인하여, 제2 출력 드라이버(64)는 전원에서 발생하는 결함에도 불구하고 제2 구동 신호(DRV2)를 정상적으로 출력할 수 있다.
단계 S86에서 제1 출력 핀이 플로팅되거나 풀-다운될 수 있고, 단계 S88에서 제2 출력 핀이 플로팅되거나 풀-다운될 수 있다. 제1 출력 핀은 제1 스위치 회로(67)에 연결된 출력 핀일 수 있고, 제2 출력 핀은 제2 스위치 회로(68)에 연결된 출력 핀일 수 있다. 일부 실시예들에서, 도 6에 도시된 바와 같이, 제1 출력 핀 및 제2 출력 핀은 제1 스위치 회로(67) 및 제2 스위치 회로(68)가 공통으로 연결된 동일한 출력 핀(T)일 수 있다. 일부 실시예들에서, 도 2b를 참조하여 전술된 바와 유사하게, 제1 출력 핀 및 제2 출력 핀은 상호 독립적인 2개의 출력 핀들일 수도 있다.
제1 스위치 회로(67)는 제5 모니터 신호(MNT5)에 기초하여 제1 출력 핀을 플로팅하거나 제1 풀-다운 회로(65)에 연결할 수 있다. 또한, 제1 풀-다운 회로(65)는 제1 구동 신호(DRV1)에 기초하여, 제1 풀-다운 회로(65) 및 제1 스위치 회로(67)가 연결된 노드를 플로팅하거나 풀-다운할 수 있다. 이에 따라, 제5 모니터 신호(MNT5)가 비활성화되고 제1 구동 신호(DRV1)가 활성화되는 경우, 제1 출력 핀이 풀-다운될 수 있는 한편, 그렇지 아니한 경우 제1 출력 핀은 플로팅될 수 있다.
제2 스위치 회로(68)는 제4 모니터 신호(MNT4)에 기초하여 제2 출력 핀을 플로팅하거나 제2 풀-다운 회로(66)에 연결할 수 있다. 또한, 제2 풀-다운 회로(66)는 제2 구동 신호(DRV2)에 기초하여, 제2 풀-다운 회로(66) 및 제2 스위치 회로(68)가 연결된 노드를 플로팅하거나 풀-다운할 수 있다. 이에 따라, 제4 모니터 신호(MNT4)가 비활성화되고 제2 구동 신호(DRV2)가 활성화되는 경우, 제2 출력 핀이 풀-다운될 수 있는 한편, 그렇지 아니한 경우 제2 출력 핀은 플로팅될 수 있다.
도 16은 본 개시의 예시적 실시예에 따른 모니터링의 결과를 출력하기 위한 방법을 나타내는 순서도이다. 구체적으로, 도 16의 순서도는 BIST 동작이 수행되는 단계 S90을 나타낸다. 도 16에 도시된 바와 같이, 단계 S90은 단계 S92 및 단계 S94를 포함할 수 있다. 일부 실시예들에서, 단계 S90은 도 8의 BIST 회로(88)에 의해서 수행될 수 있다. 이하에서, 도 16은 단계 S90을 참조하여 설명될 것이다.
도 16을 참조하면, 단계 S92에서 동작 모드가 판정될 수 있다. 예를 들면, 장치(80)는 장치에 전력의 공급이 개시되거나 장치(80)의 외부로부터 제공된 제어에 의해서, 테스트 모드로 설정될 수 있다. 일부 실시예들에서, BIST 회로(88)는 테스트 모드에서 인에이블될 수 있고, 정상 모드에서 디스에이블될 수 있다. 도 16에 도시된 바와 같이, 테스트 모드로 설정된 경우, 단계 S94가 후속하여 수행될 수 있다.
단계 S92에서, 모니터링 동작들이 테스트될 수 있다. 예를 들면, BIST 회로(88)는 제1 테스트 신호(TST1)를 통해서, 모니터링 회로(84)의 모니터링 동작, 즉 기능 회로(82)에 대한 모니터링 동작을 테스트할 수 있다. 또한, BIST 회로(88)는 제2 테스트 신호(TST2)를 통해서, 출력 회로(86)의 모니터링 동작, 즉 공급 전압들에 대한 모니터링 동작을 테스트할 수 있다. BIST 회로(88)는, 모니터링 회로(84) 및 출력 회로(86)의 테스트가 성공하는 경우, 테스트 성공을 나타내는 신호를 장치(80)의 외부로 출력할 수 있는 한편, 모니터링 회로(84) 및/또는 출력 회로(86)의 테스트가 실패하는 경우, 테스트 실패를 나타내는 신호를 장치(80)의 외부로 출력할 수 있다.
도 17은 본 개시의 예시적 실시예에 따른 시스템(170)을 나타내는 블록도이다. 시스템(170)은 도면들을 참조하여 전술된 장치로서 PMIC(power management integrated circuit)(174)를 포함할 수 있다. 도 17에 도시된 바와 같이, 시스템(170)은 전원(172), PMIC(174), 부하들(176) 및 메인 컨트롤러(178)를 포함할 수 있다.
전원(172)은 PMIC(174)에 전력(PWR)을 공급할 수 있다. 예를 들면, 전원(172)은 외부로부터 시스템(170)에 제공되는 에너지로부터 전력(PWR)을 공급할 수도 있고, 배터리, 내연 기관 등과 같이 전원(172)에 포함된 에너지 원으로부터 전력(PWR)을 공급할 수도 있다.
PMIC(174)는 전원(172)으로부터 제공된 전력(PWR)으로부터 적어도 하나의 양의 공급 전압(VDDs) 및 적어도 하나의 음의 공급 전압(VSSs)을 부하들(176)에 제공할 수 있다. 예를 들면, PMIC(174)는 스위칭 컨버터, LDO(low dropout) 레귤레이터 등과 같은 적어도 하나의 전압 생성기를 포함할 수 있다. 도 17에 도시된 바와 같이, PMIC(174)는 메인 컨트롤러(178)로부터 제어 신호(CTR)를 수신할 수 있고, 제어 신호(CTR)에 기초하여 적어도 하나의 양의 공급 전압(VDDs) 및 적어도 하나의 음의 공급 전압(VSSs)을 생성할 수 있다. 또한, PMIC(174)는 적어도 하나의 양의 공급 전압(VDDs), 적어도 하나의 음의 공급 전압(VSSs) 또는 내부에서 생성되는 신호들을 감지할 수 있고, 감지된 정보를 메인 컨트롤러(178)에 제공할 수 있다.
PMIC(174)는 PMIC(174)의 동작들을 모니터링함으로써 출력 신호(OUT)를 생성할 수 있다. 예를 들면, PMIC(174)는 모니터링 회로를 포함할 수 있고, 모니터링 회로는 PMIC(174)의 기능 회로, 예컨대 전압 생성기의 동작을 모니터링할 수 있다. 또한, PMIC(174)는 출력 회로를 포함할 수 있고, 출력 회로는 모니터링 회로에 의한 모니터링의 결과뿐만 아니라 출력 신호(OUT)를 생성하는데 사용되는 공급 전압들을 모니터링한 결과에 기초하여 출력 신호(OUT)를 생성할 수 있다. 또한, 출력 신호(OUT)는 공급 전압에 발생한 결함에도 불구하고 정상적으로 생성될 수 있다.
메인 컨트롤러(178)는 시스템(170)을 제어할 수 있다. 도 17에 도시된 바와 같이, 메인 컨트롤러(178)는 PMIC(174)에 제어 신호(CTR)를 제공할 수 있고, PMIC(174)로부터 출력 신호(OUT)를 수신할 수 있다. 메인 컨트롤러(178)는 출력 신호(OUT)에 기초하여 PMIC(174)가 정상적으로 동작하는지 여부를 판정할 수 있다. 예를 들면, PMIC(174)가 정상적으로 동작하지 아니하는 경우, 즉 출력 신호(OUT)가 활성화되는 경우, 메인 컨트롤러(178)는 시스템(170)의 사용자에 신호를 출력하거나 부하들(176)에 의해서 수행되는 기능들 중 적어도 하나를 중단하는 등의 적합한 후속 동작들을 수행할 수 있다. 메인 컨트롤러(178)는, CPU(central processing unit) 등과 같이 프로그램가능(programmable) 구성요소를 포함할 수도 있고, FPGA(field programmable gate array) 등과 같이 재구성가능(reconfigurable) 구성요소를 포함할 수도 있으며, IP(intellectual property) 코어 등과 같이 고정된 기능을 수행하도록 설계된 구성요소를 포함할 수도 있다.
부하들(176)은 PMIC(174)로부터 적어도 하나의 양의 공급 전압(VDDs) 및 적어도 하나의 음의 공급 전압(VSSs)을 수신할 수 있고, 적어도 하나의 양의 공급 전압(VDDs) 및 적어도 하나의 음의 공급 전압(VSSs)에 의해서 제공된 전력에 기초하여 동작할 수 있고, 설계된 기능들을 수행할 수 있다. 일부 실시예들에서, 메인 컨트롤러(178)는 부하들(176)에 포함될 수도 있다.
본 개시는 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 제1 양의 공급 전압 및 제1 음의 공급 전압에 의해 제공되는 전력에 기초하여 동작하도록 구성된 기능 회로;
    제2 양의 공급 전압 및 제2 음의 공급 전압에 의해 제공되는 전력에 기초하여 동작하고, 상기 기능 회로의 동작을 모니터링함으로써 제1 모니터 신호를 생성하도록 구성된 모니터링 회로; 및
    상기 제1 양의 공급 전압을 모니터링함으로써 제2 모니터 신호를 생성하고, 상기 제2 양의 공급 전압을 모니터링함으로써 제3 모니터 신호를 생성하고, 적어도 하나의 출력 핀을 통해서 출력되는 출력 신호를 상기 제1 모니터 신호, 상기 제2 모니터 신호 및 상기 제3 모니터 신호에 기초하여 생성하도록 구성된 출력 회로를 포함하는 장치.
  2. 청구항 1에 있어서,
    상기 출력 회로는, 상기 제2 모니터 신호 및 상기 제3 모니터 신호를 생성하고, 상기 제2 모니터 신호 및 상기 제3 모니터 신호 중 적어도 하나에 기초하여 상기 제1 양의 공급 전압 및 상기 제2 양의 공급 전압 중 하나로부터 제3 양의 공급 전압을 생성하도록 구성된 제1 파워 컨트롤러를 포함하는 것을 특징으로 하는 장치.
  3. 청구항 2에 있어서,
    상기 제1 파워 컨트롤러는,
    상기 제3 양의 공급 전압 및 상기 제2 음의 공급 전압에 의해 제공되는 전력에 기초하여 동작하고, 상기 제1 양의 공급 전압보다 일정하게 낮은 전압을 상기 제2 양의 공급 전압과 비교함으로써 상기 제3 모니터 신호를 생성하도록 구성된 제1 비교기; 및
    상기 제3 양의 공급 전압 및 상기 제1 음의 공급 전압에 의해 제공되는 전력에 기초하여 동작하고, 상기 제2 양의 공급 전압보다 일정하게 낮은 전압을 상기 제1 양의 공급 전압과 비교함으로써 상기 제2 모니터 신호를 생성하도록 구성된 제2 비교기를 포함하는 것을 특징으로 하는 장치.
  4. 청구항 2에 있어서,
    상기 출력 회로는,
    상기 제1 음의 공급 전압을 모니터링함으로써 제4 모니터 신호를 생성하고, 상기 제2 음의 공급 전압을 모니터링함으로써 제5 모니터 신호를 생성하고, 상기 제4 모니터 신호 및 상기 제5 모니터 신호 중 적어도 하나에 기초하여 상기 제1 음의 공급 전압 및 상기 제2 음의 공급 전압 중 하나로부터 제3 음의 공급 전압을 생성하도록 구성된 제2 파워 컨트롤러를 더 포함하고,
    상기 제1 모니터 신호, 상기 제2 모니터 신호, 상기 제3 모니터 신호, 상기 제4 모니터 신호 및 상기 제5 모니터 신호에 기초하여, 상기 출력 신호를 외부로 출력하도록 구성된 것을 특징으로 하는 장치.
  5. 청구항 4에 있어서,
    상기 제2 파워 컨트롤러는,
    상기 제3 양의 공급 전압 및 상기 제3 음의 공급 전압에 의해 제공되는 전력에 기초하여 동작하고, 상기 제1 음의 공급 전압보다 일정하게 높은 전압을 상기 제2 음의 공급 전압과 비교함으로써 상기 제5 모니터 신호를 생성하도록 구성된 제3 비교기; 및
    상기 제3 양의 공급 전압 및 상기 제3 음의 공급 전압에 의해 제공되는 전력에 기초하여 동작하고, 상기 제2 음의 공급 전압보다 일정하게 높은 전압을 상기 제1 음의 공급 전압과 비교함으로써 상기 제4 모니터 신호를 생성하도록 구성된 제4 비교기를 포함하는 것을 특징으로 하는 장치.
  6. 청구항 4에 있어서,
    상기 출력 회로는,
    상기 제3 양의 공급 전압 및 상기 제3 음의 공급 전압에 의해 제공되는 전력에 기초하여 동작하고, 상기 제1 모니터 신호, 상기 제3 모니터 신호 및 상기 제5 모니터 신호에 기초하여 제1 구동 신호를 생성하도록 구성된 제1 출력 드라이버;
    상기 제3 양의 공급 전압 및 상기 제3 음의 공급 전압에 의해 제공되는 전력에 기초하여 동작하고, 상기 제1 모니터 신호, 상기 제2 모니터 신호 및 상기 제4 모니터 신호에 기초하여 제2 구동 신호를 생성하도록 구성된 제2 출력 드라이버;
    상기 제1 구동 신호에 기초하여, 상기 적어도 하나의 출력 핀 중 제1 출력 핀을 상기 제1 음의 공급 전압으로 풀-다운하도록 구성된 제1 풀-다운 회로; 및
    상기 제2 구동 신호에 기초하여, 상기 적어도 하나의 출력 핀 중 제2 출력 핀을 상기 제2 음의 공급 전압으로 풀-다운하도록 구성된 제2 풀-다운 회로를 더 포함하는 것을 특징으로 하는 장치.
  7. 청구항 6에 있어서,
    상기 출력 회로는,
    상기 제4 모니터 신호에 기초하여, 상기 제1 풀-다운 회로를 상기 제1 출력 핀과 전기적으로 접속하거나 단선하도록 구성된 제1 스위치 회로; 및
    상기 제5 모니터 신호에 기초하여, 상기 제2 풀-다운 회로를 상기 제2 출력 핀과 전기적으로 접속하거나 단선하도록 구성된 제2 스위치 회로를 더 포함하는 것을 특징으로 하는 장치.
  8. 청구항 7에 있어서,
    상기 제1 출력 핀 및 상기 제2 출력 핀은, 동일한 것을 특징으로 하는 장치.
  9. 청구항 1에 있어서,
    상기 제1 양의 공급 전압에 의해 제공되는 전력에 기초하여 동작하고, 테스트 모드에서 상기 모니터링 회로 및 상기 출력 회로를 테스트하도록 구성된 BIST(built-in self-test) 회로를 더 포함하는 장치.
  10. 제1 양의 공급 전압 및 제1 음의 공급 전압에 의해 제공되는 전력에 기초하여 동작하도록 구성된 기능 회로;
    제2 양의 공급 전압 및 제2 음의 공급 전압에 의해 제공되는 전력에 기초하여 동작하고, 상기 기능 회로의 동작을 모니터링함으로써 제1 모니터 신호를 생성하도록 구성된 모니터링 회로; 및
    상기 제1 양의 공급 전압 및 상기 제2 양의 공급 전압 중 하나로부터 제3 양의 공급 전압을 생성하고, 적어도 하나의 출력 핀을 통해서 출력되는 출력 신호를 상기 제3 양의 공급 전압에 의해 제공되는 전력에 기초하여 상기 제1 모니터 신호로부터 생성하도록 구성된 출력 회로를 포함하는 장치.
  11. 청구항 10에 있어서,
    상기 출력 회로는, 상기 제1 음의 공급 전압 및 상기 제2 음의 공급 전압 중 하나로부터 제3 음의 공급 전압을 생성하고, 상기 출력 신호를 상기 제3 양의 공급 전압 및 상기 제3 음의 공급 전압에 의해 제공되는 전력에 기초하여 상기 제1 모니터 신호로부터 생성하도록 구성된 것을 특징으로 하는 장치.
  12. 청구항 11에 있어서,
    상기 출력 회로는,
    상기 제3 양의 공급 전압 및 상기 제3 음의 공급 전압에 의해 제공되는 전력에 기초하여 동작하고, 상기 제1 모니터 신호에 기초하여 제1 구동 신호를 생성하도록 구성된 제1 출력 드라이버;
    상기 제3 양의 공급 전압 및 상기 제3 음의 공급 전압에 의해 제공되는 전력에 기초하여 동작하고, 상기 제1 모니터 신호에 기초하여 제2 구동 신호를 생성하도록 구성된 제2 출력 드라이버;
    상기 제1 구동 신호에 기초하여, 상기 적어도 하나의 출력 핀 중 제1 출력 핀을 상기 제1 음의 공급 전압으로 풀-다운하도록 구성된 제1 풀-다운 회로; 및
    상기 제2 구동 신호에 기초하여, 상기 적어도 하나의 출력 핀 중 제2 출력 핀을 상기 제2 음의 공급 전압으로 풀-다운 하도록 구성된 제2 풀-다운 회로를 포함하는 것을 특징으로 하는 장치.
  13. 청구항 12에 있어서,
    상기 제1 출력 핀 및 상기 제2 출력 핀은, 동일한 것을 특징으로 하는 장치.
  14. 모니터링 회로에 의해서 기능 회로의 동작을 모니터링함으로써 제1 모니터 신호를 생성하는 단계;
    상기 기능 회로에 공급되는 제1 양의 공급 전압을 모니터링함으로써 제2 모니터 신호를 생성하는 단계;
    상기 모니터링 회로에 공급되는 제2 양의 공급 전압을 모니터링함으로써 제3 모니터 신호를 생성하는 단계; 및
    적어도 하나의 출력 핀을 통해서 출력되는 출력 신호를 상기 제1 모니터 신호, 상기 제2 모니터 신호 및 상기 제3 모니터 신호에 기초하여 생성하는 단계를 포함하는 방법.
  15. 청구항 14에 있어서,
    상기 제2 모니터 신호 및 상기 제3 모니터 신호 중 적어도 하나에 기초하여 제3 양의 공급 전압을 생성하는 단계를 더 포함하고,
    상기 제2 모니터 신호를 생성하는 단계는, 상기 제3 양의 공급 전압에 의해 제공되는 전력에 기초하여, 상기 제2 양의 공급 전압보다 일정하게 낮은 전압을 상기 제1 양의 공급 전압과 비교하는 단계를 포함하고,
    상기 제3 모니터 신호를 생성하는 단계는, 상기 제3 양의 공급 전압에 의해 제공되는 전력에 기초하여, 상기 제1 양의 공급 전압보다 일정하게 낮은 전압을 상기 제2 양의 공급 전압과 비교하는 단계를 포함하는 것을 특징으로 하는 방법.
  16. 청구항 15에 있어서,
    상기 기능 회로에 공급되는 제1 음의 공급 전압을 모니터링함으로써 제4 모니터 신호를 생성하는 단계; 및
    상기 모니터링 회로에 공급되는 제2 음의 공급 전압을 모니터링함으로써 제5 모니터 신호를 생성하는 단계를 더 포함하고,
    상기 출력 신호를 생성하는 단계는, 상기 제1 모니터 신호, 상기 제2 모니터 신호, 상시 제3 모니터 신호, 상기 제4 모니터 신호 및 상기 제5 모니터 신호에 기초하여 상기 출력 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 청구항 16에 있어서,
    상기 제4 모니터 신호 및 상기 제5 모니터 신호 중 적어도 하나에 기초하여 제3 음의 공급 전압을 생성하는 단계를 더 포함하고,
    상기 제4 모니터 신호를 생성하는 단계는, 상기 제3 양의 공급 전압 및 상기 제3 음의 공급 전압에 의해 제공되는 전력에 기초하여, 상기 제2 음의 공급 전압보다 일정하게 높은 전압을 상기 제1 음의 공급 전압과 비교하는 단계를 포함하고,
    상기 제5 모니터 신호를 생성하는 단계는, 상기 제3 양의 공급 전압 및 상기 제3 음의 공급 전압에 의해 제공되는 전력에 기초하여, 상기 제1 음의 공급 전압보다 일정하게 높은 전압을 상기 제2 음의 공급 전압과 비교하는 단계를 포함하는 것을 특징으로 하는 방법.
  18. 청구항 17에 있어서,
    상기 출력 신호를 생성하는 단계는,
    상기 제3 양의 공급 전압 및 상기 제3 음의 공급 전압에 의해 제공되는 전력에 기초하여, 상기 제1 모니터 신호, 상기 제3 모니터 신호 및 상기 제5 모니터 신호로부터 제1 구동 신호를 생성하는 단계;
    상기 제3 양의 공급 전압 및 상기 제3 음의 공급 전압에 의해 제공되는 전력에 기초하여, 상기 제1 모니터 신호, 상기 제2 모니터 신호 및 상기 제4 모니터 신호로부터 제2 구동 신호를 생성하는 단계;
    상기 제1 구동 신호에 기초하여, 상기 적어도 하나의 출력 핀 중 제1 출력 핀을 상기 제1 음의 공급 전압으로 풀-다운하는 단계; 및
    상기 제2 구동 신호에 기초하여, 상기 적어도 하나의 출력 핀 중 제2 출력 핀을 상기 제2 음의 공급 전압으로 풀-다운하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  19. 청구항 18에 있어서,
    상기 출력 신호를 생성하는 단계는,
    상기 제4 모니터 신호에 기초하여, 상기 제1 출력 핀을 플로팅하는 단계; 및
    상기 제5 모니터 신호에 기초하여, 상기 제2 출력 핀을 플로팅하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  20. 청구항 18에 있어서,
    상기 제1 출력 핀 및 상기 제2 출력 핀은, 동일한 것을 특징으로 하는 방법.
KR1020220004296A 2022-01-11 2022-01-11 모니터링의 결과를 출력하기 위한 장치 및 방법 KR20230108635A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220004296A KR20230108635A (ko) 2022-01-11 2022-01-11 모니터링의 결과를 출력하기 위한 장치 및 방법
CN202310037642.8A CN116430266A (zh) 2022-01-11 2023-01-09 用于输出监视的结果的设备和方法
US18/094,860 US20230221364A1 (en) 2022-01-11 2023-01-09 Device and method for outputting result of monitoring
EP23150856.5A EP4209789A1 (en) 2022-01-11 2023-01-10 Device and method for outputting result of monitoring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220004296A KR20230108635A (ko) 2022-01-11 2022-01-11 모니터링의 결과를 출력하기 위한 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20230108635A true KR20230108635A (ko) 2023-07-18

Family

ID=84901280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220004296A KR20230108635A (ko) 2022-01-11 2022-01-11 모니터링의 결과를 출력하기 위한 장치 및 방법

Country Status (4)

Country Link
US (1) US20230221364A1 (ko)
EP (1) EP4209789A1 (ko)
KR (1) KR20230108635A (ko)
CN (1) CN116430266A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11892520B2 (en) * 2022-03-28 2024-02-06 Changxin Memory Technologies, Inc. Method and device for power supply mapping detection, electronic device, and medium

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0588793A (ja) * 1991-09-30 1993-04-09 Toshiba Corp 拡張システム
CN105365712B (zh) * 2015-11-05 2017-11-28 东风汽车公司 一种用于车身控制系统的功能安全电路及控制方法
KR102568234B1 (ko) * 2018-10-08 2023-08-17 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
US11112455B2 (en) * 2019-02-26 2021-09-07 Texas Instruments Incorporated Built-in self-test circuits and related methods
KR20210072526A (ko) * 2019-12-09 2021-06-17 삼성전자주식회사 모니터링 회로의 시험을 위한 회로 및 그것의 동작 방법

Also Published As

Publication number Publication date
EP4209789A1 (en) 2023-07-12
CN116430266A (zh) 2023-07-14
US20230221364A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
US7567098B2 (en) Multi-threshold reset circuit
US8908748B2 (en) Interface circuit and method for enabling an output driver of the interface circuit
US8996943B2 (en) Voltage regulator with by-pass capability for test purposes
WO2007032795A2 (en) Circuit and method for monitoring the integrity of a power supply
EP3432119B1 (en) Devices and methods for power sequence detection
KR20210097532A (ko) 구동 전압 감지 회로, 이를 포함하는 전자 장치 및 전자 시스템
US20210209051A1 (en) Bus subscriber and method for operating a bus subscriber
EP4209789A1 (en) Device and method for outputting result of monitoring
JP5157313B2 (ja) 半導体装置
US7893735B2 (en) Reset circuit and system having reset circuit
JP5435081B2 (ja) 半導体装置
US11257548B2 (en) Memory system
US9312850B2 (en) Testable power-on-reset circuit
US20140184239A1 (en) Semiconductor device with fuse sensing circuit
US6563353B2 (en) Circuit to eliminate bus contention at chip power up
US20100327964A1 (en) Semiconductor device and method of removing semiconductor device noise
US10838016B2 (en) Short detect scheme for an output pin
US20030169551A1 (en) Semiconductor integrated circuit with voltage-detecting circuit and signal transmitting and receiving system
US11563430B2 (en) Transistor diagnostic circuit
WO2023007975A1 (ja) 半導体装置、車載機器、民生機器
CN219535888U (zh) 放电保护装置
JP5321343B2 (ja) コネクタ検出回路
CN105259491A (zh) 具有自适应功率调整的测试装置与测试方法
JP2004048341A (ja) 半導体集積回路
JPH11186888A (ja) 漏電防止装置