CN101751300A - 电脑重置系统及系统重置方法 - Google Patents

电脑重置系统及系统重置方法 Download PDF

Info

Publication number
CN101751300A
CN101751300A CN200810201319A CN200810201319A CN101751300A CN 101751300 A CN101751300 A CN 101751300A CN 200810201319 A CN200810201319 A CN 200810201319A CN 200810201319 A CN200810201319 A CN 200810201319A CN 101751300 A CN101751300 A CN 101751300A
Authority
CN
China
Prior art keywords
reset
cpu
signal
central processing
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200810201319A
Other languages
English (en)
Inventor
王文宏
黄建华
李玠融
何文凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUANXU ELECTRONICS CO Ltd
Original Assignee
HUANXU ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUANXU ELECTRONICS CO Ltd filed Critical HUANXU ELECTRONICS CO Ltd
Priority to CN200810201319A priority Critical patent/CN101751300A/zh
Publication of CN101751300A publication Critical patent/CN101751300A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)
  • Debugging And Monitoring (AREA)
  • Retry When Errors Occur (AREA)

Abstract

本发明公开了一种电脑重置系统及系统重置方法,其中该电脑重置系统包括一重置电路、一中央处理单元及一信号产生单元。中央处理单元耦接于该重置电路,从该重置电路接收一系统重置信号,并且在异常发生时,输出一硬体重置信号。信号产生单元耦接于该中央处理单元与该重置电路,接收该硬体重置信号,重置该中央处理单元。该系统重置方法包括:侦测一中央处理单元所送出的一硬体重置信号;根据该硬体重置信号,判断该中央处理单元是否发生异常;当异常未发生时,继续侦测该硬体重置信号;当异常发生时,根据该硬体重置信号以重置该中央处理单元。本发明可对中央处理单元进行重置,使系统回复正常。

Description

电脑重置系统及系统重置方法
技术领域
本发明涉及一种电脑重置系统及系统重置方法,尤其涉及一种于中央处理单元发生程序异常时,可对中央处理单元重置的电脑重置系统及方法。
背景技术
参考图1与图2。图1为传统的电脑重置系统的电路功能方块示意图。图2为传统电脑重置系统的信号示意图。电脑重置系统1包括一重置电路10、一中央处理单元12及一周边装置14。当电脑(未标示)开机时,重置电路10接收到一致能的开机电源Vcc,并开始启动。重置电路10于接收到致能的开机电源Vcc后,经过第一延迟时间Td1,即输出一高准位的系统重置信号SR给中央处理单元12,用以启动中央处理单元12,此时中央处理单元12开始执行重置程序,以进行启始化(Initialization)操作。
接着,中央处理单元12在接收到高准位的系统重置信号SR后,经过第二延迟时间Td2,随即输出一高准位的硬体重置信号HR给周边装置14,用以启动周边装置14,以进行周边装置14的启始化(Initialization)操作。其中,周边装置14可以为一记忆体单元。
另外,由于重置电路10仅能对中央处理单元12提供单一脉冲的系统重置信号SR,因此,当中央处理单元12执行重置程序时发生时序错误而重置失败时,因为没有再次触发的系统重置信号SR,而无法再次执行重置程序,使得整个系统无法操作。此时,可以利用一手动开关SW1控制重置电路10再次产生系统重置信号SR。
请参考图1与图2,一般在中央处理单元12内部设置一看门狗计时器(WATCH DOG TIMER),当中央处理单元12发生错误事件如执行悬停或看门狗计时器的内含计时值未被规律清除时,将发生溢位,使得中央处理单元12的硬体重置脚位发出的硬体重置信号HR由高准位短暂的变成低准位,形成一脉冲讯号,用以重置连接于中央处理单元12的硬体重置脚位的周边装置14。然而,如此作法却无法在系统异常发生时,对中央处理单元12进行重置。
发明内容
鉴于此,本发明的电脑重置系统及系统重置方法,可以在看门狗计时器溢位时,根据中央处理单元产生的硬体重置信号HR的低准位脉冲讯号的负缘,而触发一重置电路,以对中央处理单元再次的进行重置操作,而周边装置也可以在中央处理单元重新启动后,再次被中央处理单元重置。
本发明较佳实施例的电脑重置系统包括一重置电路、一中央处理单元及一信号产生单元。其中,中央处理单元耦接于该重置电路,为从该重置电路接收一系统重置信号,并且,中央处理单元于异常发生时,为输出一硬体重置信号。信号产生单元耦接于该中央处理单元与该重置电路,该信号产生单元在中央处理单元发生异常时,接收该硬体重置信号,以及根据该硬体重置信号以输出一控制信号给该重置电路,用以控制该重置电路重置该中央处理单元。
较佳地,该硬体重置信号为一低准位脉冲讯号。
较佳地,上述信号产生单元根据该低准位脉冲讯号的负缘所触发,用以输出除能的该控制信号给该重置电路,用以截止该重置电路,并且经过一设定时间,该信号产生单元输出致能的该控制信号给该重置电路,用以重启该重置电路。
较佳地,上述中央处理单元包含一看门狗计时器,该中央处理单元在该看门狗计时器溢位时,输出该低准位脉冲讯号。
较佳地,上述信号产生单元可为一硬体电路或一可程式逻辑电路。
较佳地,上述的电脑重置系统还包括一周边装置,该周边装置耦接于该中央处理单元,用以接收该硬体重置信号。
本发明还提供一种较佳实施例的系统重置方法,其步骤包括:首先,侦测中央处理单元所送出的一硬体重置信号。然后,根据该硬体重置信号,用以判断该中央处理单元是否发生异常,在此可以根据硬体重置信号有无负缘产生来进行判断。当异常未发生时,继续侦测该硬体重置信号。另外,当异常发生时,根据该硬体重置信号的负缘触发一信号产生单元,以对该中央处理单元进行重置操作。
较佳地,在上述的步骤a中,该中央处理单元送出该硬体重置信号给一周边装置。
较佳地,在上述的步骤b中,当该硬体重置信号发生低准位脉冲讯号时,即表示该中央处理单元发生异常。
较佳地,在上述的步骤d中,利用一信号产生单元根据该硬体重置信号所发生的低准位脉冲讯号的负缘,为产生一除能的控制信号以截止一重置电路。
较佳地,在上述重置电路截止后,该信号产生单元先经过一设定时间,接着产生一致能的控制信号以重启该重置电路。
较佳地,上述信号产生单元可为一硬体电路或一可程式逻辑电路。
因此,本发明可以有效解决中央处理单元因为程式当机,却无法获得重置而导致整个系统失效的问题。同时,当周边装置如记忆体,其读/写操作发生异常时,本发明也可以有效对中央处理单元进行重置,使整个系统可以回复正常。
以上的概述与接下来的详细说明均为示范性质,是为了进一步说明本发明的申请专利范围。而有关本发明的其它目的与优点,将在后续的说明与图示加以阐述。
附图说明
图1为传统的电脑重置系统的电路功能方块示意图.
图2为传统电脑重置系统的信号示意图。
图3为本发明较佳实施例的电脑重置系统的电路功能方块示意图。
图4为本发明较佳实施例的电脑重置系统的信号示意图。
图5为本发明较佳实施例的的流程示意图。
【主要元件图号说明:】
公知部分:
电脑重置系统1
重置电路10
中央处理单元12
周边装置14
开机电源Vcc
第一延迟时间Td1
第二延迟时间Td2
系统重置信号SR
硬体重置信号HR
手动开关SW1
本发明:
电脑重置系统2
重置电路20
信号产生单元24
中央处理单元22
周边装置26
系统重置信号SR
硬体重置信号HR
控制信号MC
开机电源Vcc
第一延迟时间Td1
第二延迟时间Td2
第三延迟时间Td3
第四延迟时间Td4
设定时间Tdm
手动重置脚位MR
具体实施方式
请参考图3与图4所示。图3为本发明较佳实施例的电脑重置系统的电路功能方块示意图。图4为本发明较佳实施例的电脑重置系统的信号示意图。本发明电脑重置系统2包括一重置电路20、一中央处理单元22及一信号产生单元24。
中央处理单元22耦接于重置电路20,为从重置电路20接收一系统重置信号SR,并且,中央处理单元22在异常发生时,输出一硬体重置信号HR。信号产生单元24耦接于该中央处理单元22与该重置电路20,该信号产生单元24在中央处理单元22发生异常时,接收该硬体重置信号HR,以及根据该硬体重置信号HR输出一控制信号MC给该重置电路20,用以控制该重置电路20重置该中央处理单元22。
再请参考图3与图4,当电脑(未标示)开机时,重置电路20接收到一致能的开机电源Vcc,并开始启动。重置电路20在接收到致能的开机电源Vcc后,经过第一延迟时间Td1,即输出系统重置信号SR给中央处理单元22,用以启动中央处理单元22,此时中央处理单元22开始执行重置程序,以进行启始化(Initialization)操作。中央处理单元22在接收到系统重置信号SR后,经过第二延迟时间Td2,随即输出硬体重置信号HR给周边装置26,用以启动周边装置26,以进行周边装置26的启始化(Initialization)操作。
在中央处理单元22程式执行过程中,如果发生异常,将使得看门狗计时器(WATCH DOG TIMER)发生溢位,因而导致中央处理单元22发出的硬体重置信号HR产生一低准位脉冲讯号。此低准位脉冲讯号可用以重置连接中央处理单元22的周边装置26。另外,当信号产生单元24接收到硬体重置信号HR的低准位脉冲讯号,将会由该低准位脉冲讯号的负缘触发输出除能的该控制信号MC至该重置电路20的一手动重置脚位MR,用以截止该重置电路20的动作。前述的信号产生单元24可以由一硬体电路或一可程式逻辑电路所实施。
重置电路20接收除能的该控制信号MC后,经过一第三延迟时间Td3,即停止输出系统重置信号SR至该中央处理单元22。再经过一第四延迟时间Td4,该中央处理单元22也停止硬体重置信号HR的输出。此时,中央处理单元22与周边装置26将进入停滞的状态。
同时,信号产生单元24根据硬体重置信号HR的低准位脉冲讯号的负缘所触发,输出除能的该控制信号MC一段设定时间Tdm,并于该段设定时间Tdm到达时,信号产生单元24的输出将由除能的该控制信号MC转换为致能的该控制信号MC,此时,致能的该控制信号MC用以重新启动该重置电路20。
前述中,信号产生单元24可以调整设定时间Tdm的长短,且设定时间Tdm必须长于重置电路20可接受的最短触发时间。因为每一家所生产的重置电路20,其可接受的最短触发时间规格都不相同,因此,前述的信号产生单元24所调整的设定时间Tdm至少需大于重置电路20所要求的最短触发时间。同时,为确保重置电路20可被信号产生单元24送出的控制信号MC所触发,而可调整该设定时间Tdm略长一些。
在信号产生单元24送出的致能的控制信号MC重新启动该重置电路20后,同样的,经过第一延迟时间Td1,重置电路20再次输出系统重置信号SR给中央处理单元22,以再次启始化中央处理单元22。而中央处理单元22再次接收到系统重置信号SR后,为经过第二延迟时间Td2,也再次输出硬体重置信号HR给周边装置26,以再次启动化周边装置26。
综上所述,本发明的电脑重置系统2可以在看门狗计时器溢位时,根据中央处理单元22产生的硬体重置信号HR的低准位脉冲讯号的负缘所触发,用以控制重置电路20,以对中央处理单元22再次的进行重置操作。而周边装置26也可以在中央处理单元22重新启动后,再次被中央处理单元22重置。
因此,本发明的电脑重置系统2可以有效解决中央处理单元22因为程式当机,却无法获得重置而导致整个系统失效的问题。同时,当周边装置26如记忆体,其读/写操作发生异常时,本发明的电脑重置系统2也可以有效对中央处理单元22进行重置,使整个系统可以回复正常。
请配合图4,参考图5所示。图5为本发明的流程示意图。本发明的系统重置方法步骤如下:首先,在系统开机后,先对中央处理单元22所送出的硬体重置信号HR进行侦测,而该中央处理单元22送出该硬体重置信号HR也会传送给周边装置26(S10)。然后,根据硬体重置信号HR,用以判断中央处理单元22是否发生异常(S12)。在此步骤S12中,乃是根据硬体重置信号HR的低准位脉冲讯号发生与否,来进行中央处理单元22异常发生的判断。当硬体重置信号HR的低准位脉冲讯号尚未发生时,即表示硬体重置信号HR保持致能状态,中央处理单元22尚未发生异常。相反的,当硬体重置信号HR的低准位脉冲讯号发生时,即表示硬体重置信号HR从致能状态变为除能状态,中央处理单元22发生异常。
在步骤S12后,当判断结果是中央处理单元22并未发生异常,则回到步骤S10,继续侦测硬体重置信号HR。另外,若是判断结果是中央处理单元22发生异常,则信号产生单元24将根据硬体重置信号HR的低准位脉冲讯号所触发,以产生除能的控制信号MC给重置电路20,用以截止重置电路20。在该重置电路20截止后,该信号产生单元24为经过一设定时间Tdm,如图4所示,接着产生致能的控制信号MC以重新启动重置电路20。此时,致能的控制信号MC用以控制重置电路20重置该中央处理单元22(S14)。而周边装置26也可以在中央处理单元22重新启动后,再次被中央处理单元22重置。
综上所述,采用本发明的系统重置方法,可以有效解决中央处理单元22因为程式当机,却无法获得重置而导致整个系统失效的问题。同时,当周边装置26,比如记忆体,其读/写操作发生异常时,本发明的系统重置方法也可以有效对中央处理单元22进行重置,使整个系统可以回复正常。
以上所述,仅为本发明较佳的具体实施例,本发明的特征并不局限于此,在本发明的领域内任何熟悉该项技艺者,可轻易思及的变化或修饰,均涵盖在本发明的专利范围之内。

Claims (12)

1.一种电脑重置系统,其特征在于,其包括:
(1)、一重置电路,输出一系统重置信号;
(2)、一中央处理单元,耦接于该重置电路,该中央处理单元接收该系统重置信号,并且输出一硬体重置信号;及
(3)、一信号产生单元,耦接于该中央处理单元与该重置电路,该信号产生单元接收该硬体重置信号,以及根据该硬体重置信号用以判断该中央处理单元是否发生异常,并且在该中央处理单元发生异常时,输出一控制信号给该重置电路,用以控制该重置电路重置该中央处理单元。
2.如权利要求1所述的电脑重置系统,其特征在于,该硬体重置信号为一低准位脉冲讯号。
3.如权利要求2所述的电脑重置系统,其特征在于,该信号产生单元根据该低准位脉冲讯号的负缘所触发,用以输出除能的该控制信号给该重置电路,用以截止该重置电路,并且经过一设定时间,该信号产生单元输出致能的该控制信号给该重置电路,用以重启该重置电路。
4.如权利要求3所述的电脑重置系统,其特征在于,该中央处理单元包含一看门狗计时器,该中央处理单元在该看门狗计时器溢位时,输出该低准位脉冲讯号。
5.如权利要求3所述的电脑重置系统,其特征在于,该信号产生单元可为一硬体电路或一可程式逻辑电路。
6.如权利要求1所述的电脑重置系统,其特征在于,还包括一周边装置,该周边装置耦接于该中央处理单元,用以接收该硬体重置信号。
7.一种系统重置方法,其特征在于,步骤包括:
a、侦测一中央处理单元所送出的一硬体重置信号;
b、根据该硬体重置信号,以判断该中央处理单元是否发生异常;
c、当异常未发生时,继续侦测该硬体重置信号;及
d、当异常发生时,根据该硬体重置信号,以重置该中央处理单元。
8.如权利要求7所述的系统重置方法,其特征在于,在步骤a中,该中央处理单元送出该硬体重置信号给一周边装置。
9.如权利要求7所述的系统重置方法,其特征在于,在步骤b中,当该硬体重置信号发生低准位脉冲讯号时,即表示该中央处理单元发生异常。
10.如权利要求9所述的系统重置方法,其特征在于,在步骤d中,利用一信号产生单元根据该硬体重置信号所发生的低准位脉冲讯号的负缘,为产生一除能的控制信号以截止一重置电路。
11.如权利要求10所述的系统重置方法,其特征在于,在该重置电路截止后,该信号产生单元先经过一设定时间,接着产生一致能的控制信号以重启该重置电路。
12.如权利要求11所述的系统重置方法,其特征在于,该信号产生单元可为一硬体电路或一可程式逻辑电路。
CN200810201319A 2008-10-17 2008-10-17 电脑重置系统及系统重置方法 Pending CN101751300A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810201319A CN101751300A (zh) 2008-10-17 2008-10-17 电脑重置系统及系统重置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810201319A CN101751300A (zh) 2008-10-17 2008-10-17 电脑重置系统及系统重置方法

Publications (1)

Publication Number Publication Date
CN101751300A true CN101751300A (zh) 2010-06-23

Family

ID=42478312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810201319A Pending CN101751300A (zh) 2008-10-17 2008-10-17 电脑重置系统及系统重置方法

Country Status (1)

Country Link
CN (1) CN101751300A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693389A (zh) * 2011-03-22 2012-09-26 联想(北京)有限公司 一种对cpu进行控制的方法、装置及cpu
CN104246711A (zh) * 2012-04-20 2014-12-24 丰田自动车株式会社 信息处理装置、信息处理方法和存储有用于执行该信息处理方法的程序的存储介质
CN105183574A (zh) * 2015-08-17 2015-12-23 中磊电子(苏州)有限公司 电子装置及其远端重启方法
TWI791876B (zh) * 2018-10-08 2023-02-11 南韓商三星電子股份有限公司 半導體裝置及半導體系統

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693389A (zh) * 2011-03-22 2012-09-26 联想(北京)有限公司 一种对cpu进行控制的方法、装置及cpu
CN102693389B (zh) * 2011-03-22 2016-03-30 联想(北京)有限公司 一种对cpu进行控制的方法、装置及cpu
CN104246711A (zh) * 2012-04-20 2014-12-24 丰田自动车株式会社 信息处理装置、信息处理方法和存储有用于执行该信息处理方法的程序的存储介质
CN105183574A (zh) * 2015-08-17 2015-12-23 中磊电子(苏州)有限公司 电子装置及其远端重启方法
CN105183574B (zh) * 2015-08-17 2018-10-19 中磊电子(苏州)有限公司 电子装置及其远端重启方法
TWI791876B (zh) * 2018-10-08 2023-02-11 南韓商三星電子股份有限公司 半導體裝置及半導體系統

Similar Documents

Publication Publication Date Title
US10089164B2 (en) Watchdog timer
CN107591171A (zh) 具有非易失性双列直插存储器模块的异步dram刷新的正常关机
JP2595314B2 (ja) 誤書き込み防止機能を備えたicカ―ド
CN101751300A (zh) 电脑重置系统及系统重置方法
CN102354259A (zh) 唤醒复位电路
CN102656568A (zh) 微计算机及其动作方法
US20180329721A1 (en) Stand-by mode of an electronic circuit
CN101335514B (zh) 片上系统的安全开关机装置及开关机方法
CA1210827A (en) Debounce circuit providing synchronously clocked digital signals
JPH01297735A (ja) マイクロプロセッサ
CN100373328C (zh) 一种嵌入式系统的复位电路及控制方法
KR19990007309A (ko) 시스템 리셋 방법
CN106776091B (zh) 看门狗电路
CN113835510A (zh) 一种电源供电控制方法及系统
CN103713960B (zh) 用于嵌入式系统的看门狗电路
WO2004003714A2 (en) Circuit for detection of internal microprocessor watchdog device execution and method for resetting microprocessor system
CN210924552U (zh) 用于芯片硬件看门狗功能测试的防死循环电路
CN106557138B (zh) 伺服系统及随机启动装置
CN100367147C (zh) 具检测基本输入输出系统状态的工作时钟设定方法及装置
US6237090B1 (en) Synchronous or asynchronous resetting circuit
JP2007272943A (ja) 不揮発性半導体記憶装置
US5944835A (en) Method and programmable device for generating variable width pulses
CN110727216B (zh) 一种编码器的数据读取方法、装置和读取数据的装置
CN203191966U (zh) 一种看门狗控制电路
US20220264001A1 (en) Image system on chip, image capturing system including the same, and image capturing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100623