CN104246711A - 信息处理装置、信息处理方法和存储有用于执行该信息处理方法的程序的存储介质 - Google Patents

信息处理装置、信息处理方法和存储有用于执行该信息处理方法的程序的存储介质 Download PDF

Info

Publication number
CN104246711A
CN104246711A CN201380020689.8A CN201380020689A CN104246711A CN 104246711 A CN104246711 A CN 104246711A CN 201380020689 A CN201380020689 A CN 201380020689A CN 104246711 A CN104246711 A CN 104246711A
Authority
CN
China
Prior art keywords
processing unit
abnormal
judged
software component
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380020689.8A
Other languages
English (en)
Inventor
平野幹児
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN104246711A publication Critical patent/CN104246711A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/142—Reconfiguring to eliminate the error
    • G06F11/143—Reconfiguring to eliminate the error with loss of software functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/85—Active fault masking without idle spares

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)
  • Stored Programmes (AREA)

Abstract

信息处理装置，包括：多个处理单元，其被配置为执行各自具有优先级的软件构件；异常判断单元，其被配置为判断所述多个处理单元中的任何一个处理单元是否具有异常；以及改变单元，其被配置为当所述异常判断单元判断出任何一个处理单元具有异常时，执行控制，以使得未被判断为具有异常的处理单元处理本应由被判断为具有异常的处理单元执行的软件构件。所述改变单元被配置为处理本应由被判断为具有异常的处理单元执行的软件构件中优先级高于或等于参考等级的软件构件。

Description

信息处理装置、信息处理方法和存储有用于执行该信息处理方法的程序的存储介质
技术领域
本发明涉及一种包括多个处理单元的信息处理装置、信息处理方法、以及存储有用于执行该信息处理方法的程序的存储介质。
背景技术
在现有技术中，已知的信息处理装置包括多个处理单元。例如，已知的有多核处理器，其中多个处理单元（处理器核，CPU核）被封装在单一包中，于是处理器核能够彼此并列地独立执行处理，还有多处理器，程序存储器或主存储器设置所在每个处理器中，以及类似等。
同时，信息处理装置需要精确的处理结果，所述信息处理装置用作为例如移动体如车辆、工厂、机械设备、各种电子设备的控制装置。因此，这样的信息处理装置本身可执行验证软件构件是否正常操作的处理。
关于以上，公开了具有多个处理器、所述多个处理器各负责指定控制的多处理器系统的发明（例如，参见公开号2008-305317为的日本专利申请(JP 2008-305317 A)）。所述多处理器系统包括异常检测单元，其检测多个处理器中一特定处理器的异常，以及指令单元，其基于所述异常检测单元检测的结果，使得多个处理器中除所述一特定处理器外的其它处理器中的任何一个执行原本分配给所述特定处理器的控制，以作为对所述特定处理器的替代。
在JP 2008-305317 A描述的多处理器系统中，位于看门狗处理器中的核通过核间通信检测其它核的异常。更具体地，所述看门狗处理器通过借助通信而周期性地检查其它核，监控每个核和由该核处理的程序是否在正常操作。
此外，在JP 2008-3053 17 A描述的多处理器系统中，当分配了最高优先级控制的车辆控制的核1出现异常时，基于对该异常的检测，看门狗处理器通过重写注册表或设置文件来改变信息控制OS的配置，从而使在三个核1,2,3中操作的信息控制OS在其中两个核2,3中操作。所述看门狗处理器更换作为核1的OS的信息控制OS，代之以车辆控制OS，以使核1继续处理由已检测到异常的核处理的车辆控制应用。
然而，在根据现有技术的多处理器系统中，其它核被致使处理原本由具有异常的核处理的全部处理，因此，由于例如更换OS等导致的切换处理负荷将会很大。此外，当由具有异常的核原本处理的处理包括低优先级处理时，所述低优先级处理将仍由其它核操作，这样，操作负荷增大了，可能会耽误原本必要的高优先级处理。因此，异常发生时处理效率可能会降低。
发明内容
本发明提供了信息处理装置和信息处理方法，当任意一个处理单元具有异常时，另一处理单元能够迅速地作为具有异常的那个处理单元的替代而执行必要的处理。
本发明的第一方面提供了一种信息处理装置。该信息处理装置包括：多个处理单元，其被配置为执行各自具有优先级的软件构件；异常判断单元，其被配置为判断所述多个处理单元中的任何一个处理单元是否具有异常；以及改变单元，其被配置为当所述异常判断单元判断出任何一个处理单元具有异常时，执行控制，以使得未被判断为具有异常的处理单元处理本应由被判断为具有异常的处理单元执行的软件构件，所述改变单元被配置为处理本应由被判断为具有异常的处理单元执行的软件构件中优先级高于或等于参考等级的软件构件。
在上述方面中，所述信息处理装置可进一步包括非易失性存储单元，其配置为保存由所述多个处理单元在启动时加载的信息片断，这些信息片断包括异常信息和存储器保护信息，所述异常信息让被所述异常判断单元判断为具有异常的处理单元被识别出来，所述存储器保护信息界定了由所述多个处理单元分别使用的存储器区域，其中，当所述异常判断单元判断出所述处理单元中的任何一个处理单元具有异常时，所述改变单元可被配置为基于该判断结果重写所述异常信息，且配置为重写所述存储器保护信息，以使得对应于本应由所述被判断为具有异常的处理单元执行的软件构件中优先级高于或等于参考等级的软件构件的存储器区域被分配给处理本应由所述被判断为具有异常的处理单元执行的软件构件的处理单元。
在上述方面中，所述改变单元可包括在每个所述处理单元中，所述异常判断单元可被配置为当所述异常判断单元判断出所述处理单元中的任何一个处理单元具有异常时，向无异常的处理单元的改变单元提供关于所述处理单元中的所述任何一个处理单元具有异常的通知。
在上述方面中，所述改变单元可包括在所述异常判断单元中，且所述异常判断单元可被配置为当所述异常判断单元判断出所述处理单元中的任何一个处理单元具有异常时，重写所述异常信息和所述存储器保护信息。
在上述方面中，当所述异常判断单元判断出所述处理单元中的任何一个处理单元具有异常时，所述信息处理装置可被配置为在所述改变单元重写所述异常信息和所述存储器保护信息之后重新启动。
在上述方面中，优先级高于或等于所述参考等级的软件构件可包括预定为在所述多个处理单元之间分享的软件构件。
本发明的另一方面提供了一种信息处理方法。该信息处理方法包括：判断执行各自具有优先级的软件构件的多个处理单元中的任何一个处理单元是否具有异常；并且，当判断出所述处理单元中的任何一个处理单元具有异常时，利用未被判断为具有异常的处理单元，处理本应由被判断为具有异常的处理单元执行的软件构件中优先级高于参考等级的软件构件。
本发明的进一步的方面提供了一种非暂态性计算机可读存储介质，其存储有用于使计算机执行一种方法的程序。该方法包括：判断执行各自具有优先级的软件构件的多个处理单元中的任何一个处理单元是否具有异常；并且，当判断出所述多个处理单元中的任何一个处理单元具有异常时，利用未被判断为具有异常的处理单元，处理本应由被判断为具有异常的处理单元执行的软件构件中优先级高于参考等级的软件构件。
根据上述方面，当任何一个处理单元具有异常时，能够迅速地使另一处理单元作为对具有异常的那个处理单元的替代而执行必要的处理。
根据本发明的上述方面，能够提供信息处理装置、信息处理方法和程序，通过这些，当任何一个一个处理单元具有异常时，另一处理单元能够作为对具有异常的那个处理单元的替代而迅速地执行必要的处理。
附图说明
以下将结合附图描述本发明示例性实施例的特征、优点、技术及工业意义，附图中相似的标记指代相似部件，其中：
图1为根据本发明一个实施例的信息处理装置的系统配置例；
图2为一个流程图例子，其展示了由所述信息处理装置执行的特征处理的流程；
图3为当一个CPU发生异常时，已被其它CPU重写了的异常信息表和存储器映射表的例子；
图4为展示通过执行图2的流程图、在其中一个CPU发生异常的情形中每个CPU的操作状态改变的例子的时序图；
图5为展示针对各软件水平和硬件水平的信息处理装置的逻辑配置的图示；
图6为信息处理装置具有图5所示的逻辑配置的情形中，存储在非暂态性存储器中的初始信息的例子；
图7为当执行ADC物理设备的一个CPU发生异常时、非暂态性存储器中的数据被其它CPU重写的例子。
具体实施方式
图1是根据本发明一个实施例的信息处理装置1的系统配置例。所述信息处理装置1为例如多核处理器，其包括CPU（核）10#0, 10#1, 主存储器20、异常检测机构30和非暂态性存储器40。此处，CPU的数量为两个，这仅是示例，CPU的数量只需要为两个或两个以上。
除上述部件外，信息处理装置1可包括通常包括在微处理器中的基本输入/输出系统（BIOS）ROM、直接存储器存取（DMA）控制器、中断控制器和外设I/O等。
CPU10#0, 10#1每个都包括例如处理单元、内部存储器、程序计数器等。所述处理单元包括取指令单元、算术逻辑单元（ALU）、乘法器（MUL）、分频器（DIV）、负载存储单元（LSU）等。所述内部存储器包括内部寄存器、高速缓冲存储器等。CPU10#0, 10#1分别包括改变单元11#0, 1 1#1。
主存储器20为ROM。所述CPU10#0, 10#1执行存储在主存储器20中的程序。在所述主存储器20中不仅设置有本应当由CPU10#0执行的应用程序J（以下称应用J）存储所在的区域（0×1000到0×3FFFF），以及本应当由CUP10#1执行的应用程序K（以下称应用K）存储所在的区域（0×4000到0×6FFFF），还设置有初始设置存储区域、初始化程序存储区域等。
如以下稍后将描述的，这些区域设置写在非暂态性存储器40中。每个CPU加载这些区域设置，在例如信息处理装置1启动时将所述设置存储在内部寄存器中，并将所述区域设置并入操作中。
所述主存储器20可以是非暂态性存储器，或是随机存取存储器（RAM），程序从ROM或非暂态性存储器扩展（加载）至该RAM。
异常检测机构30是例如类似于CPU10#0, 10#1的微计算机。该异常检测机构30通过，例如利用通信周期性地检查CPU10#0, 10#1来判断CPU 10#0, 10#1中的任意一个是否有异常。当异常检测机构30确定任何一个CPU具有异常时，所述异常检测机构30向不具有异常的CPU（改变单元）提供该效应的通知。所述异常检测机构30中使用的异常检测方法不作特别限制，任何方法都可以使用。所述异常检测机构30可以是CPU10#0, 10#1的任何功能。
所述非暂态性存储器40是例如电可擦除和可编程只读存储器（EEPROM）、闪速存储器、硬盘驱动器（HDD）或类似等。所述非暂态性存储器40存储有优先级设置表42、异常信息表44和存储器映射表46，这些都是在启动时由CPU10#0, 10#1查阅的信息片段。
由CPU10#0, 10# 1执行的应用程序和任务的优先级设定在优先级设定表42中。在本实施例中，每个应用程序可包括多个任务。所述优先级设定表42在例如装运所述信息处理装置1时便预设了，且应当不被CPU10#0, 10# 1重写（因此，可存储在ROM中）。
异常信息表44是这样的信息，其包括指示每个CPU是否具有异常的异常标志，以及指示是否应当执行替代处理的替代处理标志。这些标志中的每一个标志，例如配置为使得“0”（Lo）表示没有异常或替代处理应当被执行的状态，“1”表示有异常或替代处理应当被执行的状态。所述异常信息表44例如由CPU10#0, 10#1的改变单元11 #0, 11 #1重写，以下将描述这一点。
存储器映射表46是表示来自各CPU的主存储器20的可访问的地址范围的信息。每个CPU在启动等时刻查询存储器映射表46，并将主存储器20的、该CPU可访问的地址范围复制到相应的内部寄存器或类似中。于是，实现了信息处理装置1中的存储器保护。所述存储器映射表46例如由CPU10#0, 10#1的改变单元11 #0, 11 #1重写，以下将描述这一点。
以下将描述根据本实施例的信息处理装置1执行的处理的流程。图2是展示根据本实施例的信息处理装置1执行的处理的流程的流程图例子。所述流程图在信息处理装置1启动时开始，并有每个CPU执行。
首先，每个CPU对硬件构件进行初始化（S100）。具体地，每个CPU例如对触发器和存储器进行重置。
接着，每个CPU查询异常信息表44，并判断其它CPU是否具有异常（S102）。
当所述其它CPU具有异常时，不具有异常的CPU使具有异常的其它CPU停止（S104）。
在这之后，不具有异常的CPU使软件构件的设置初始化（S106）。具体地，不具有异常的CPU执行例如加载存储器映射表46、并将存储器映射表46写在内部寄存器中的处理。
于是，不具有异常的CPU再次判断其它CPU是否具有异常（S108）。当其它CPU具有异常时，不具有异常的CPU等待，直到CPU之间的同步完成（S110）。CPU之间的同步的完成是由例如彼此对标志进行检查来确认的。
不具有异常的CPU着手到正常操作的处理，并执行应用程序或任务（S112）。
在正常操作中，包括在不具有异常的CPU中的改变单元判断异常检测机构30是否确定其他CPU具有异常（S114）。
当异常检测机构30确定其他CPU具有异常时，包括在不具有异常的CPU中的改变单元重写异常信息表44和存储器映射表46（S116）。在这之后，重启信息处理装置1。之后，信息处理装置1启动，执行S100的处理。
在S11的处理中，在下一次启动之后，包括在不具有异常的CPU中的改变单元基于改变单元处理本应当由被判断为具有异常的CPU执行的、且优先级高于或等于参考等级（例如，高于或等于“HIGH”）的应用程序或任务的这一假定，重写异常信息表44和存储器映射表46。
图3是在CUP10#1具有异常的情形中，已被CPU10#0的改变单元11#0重写的异常信息表44和存储器映射表46的例子。
如图所示，改变单元11#0将CPU10#1的异常标志重写为“1”。所述改变单元11#0仅处理本应当由CPU10#1执行的应用程序或任务中优先级为“高”的任务1，因此，所述改变单元11#0将CPU10#0的地址范围从0×1000到0×3FFF范围重写为0×1000到0×4FFF范围，该0×1000到0×4FFF范围包括对应于任务1的0×4000到0×4FFF地址范围，以使CUP10#0能够访问对应于任务1的存储区。
通过以这种方式重写异常信息表44和存储器映射表46，当下一次启动信息处理装置1时，所述CPU10#0能够识别出CPU10#1具有异常，作为对CPU10#1的替代，需要处理任务1。所述存储器映射表46已包括用于替代处理的地址范围，因此CPU10#0能够访问替代处理所需的地址范围。于是，在维持适当的存储器保护的同时，信息处理装置1能够迅速地执行所需的替代处理。
在本实施例中，CPU的数量是两个，因此CPU能够自动识别其应当执行替代处理。在例如三个或三个以上CPU的情形中，可将一标志添加到异常信息表44或类似中，该标志指示当CPU10#0具有异常时，CPU10#1、10#2中的任意一个应当执行替代处理。作为例如用于选择执行替代处理的CPU的规则，可以基于例如要执行的应用程序或任务的优先级来作出选择，或考虑例如要执行应用所需的处理能力（处理负荷）来作出选择。
图4为展示通过执行图2的流程图、在其中一个CPU发生异常的情形中每个CPU的操作状态改变的例子的时序图。
从t1时刻开始，CPU10#0, 10#1初始化硬件构件。在这之后，CPU10#0, 10#1查询异常信息表44。由于在这一时刻点没有异常，因此没有CPU被停止。从t2时刻开始，CPU10#0, 10#1初始化软件构件的设置。
从t3时刻开始，CPU10#0, 10#1等待，直到相互同步完成。在这之后，从t4时刻开始，CPU10#0, 10#1执行正常操作。
在此，当在t5时刻CPU10#1发生异常时，异常检测机构30为CPU10#0的改变单元11 #0提供了该效应的通知。在这之后，改变单元11#0查询优先级设定表42，并识别用于替代处理的应用程序或任务。接着，改变单元11#0重写异常信息表44和存储器映射表46。
在完成重写之后，在t6时刻，重启信息处理装置1。随后，从t7时刻开始，CPU初始化硬件构件。在这之后，在t8时刻，CPU10#0查询异常信息表44。于是，CPU10#0判断CPU10#1具有异常。相应地，CPU10#0从t9开始执行使CPU10#1停止的处理。
在这之后，从t10时刻开始，CPU10#0加载存储器映射表46并初始化软件构件的设置，在t11时刻，开始进行到正常操作的处理（执行应用J，还作为对CPU10#1的替代而执行任务1）。
由信息处理装置1执行的替代处理不限于一项应用程序或任务，其也适用于共享软件构件，例如设备驱动器。
图5为展示针对每一软件等级和硬件等级的信息处理装置1的逻辑配置的图示。
当信息处理装置1例如包括作为硬件配置的AD转换器（ADC）35时，由CPU10#0执行的应用J例如通过ADC虚拟设备（J）22访问ADC物理设备26，且该ADC物理设备26控制所述ADC35。
在该例中，ADC物理设备26不为每个CPU而操作，而是假定在CPU之间进行共享。即，由CPU10#1执行的应用通过ADC虚拟设备（K）24访问ADC物理设备26（例如，在CPU之间进行通信），且ADC物理设备26控制ADC35。
图6为在信息处理装置1具有图5所示的逻辑配置的情形中、存储在非暂态性存储器中的初始信息的例子。在该例中，非暂态性存储器40除优先级设定表42、异常信息表44和存储器映射表46之外还存储了共享的软件信息48。
当正在执行一共享软件的CPU发生异常时，该共享的软件构件、例如ADC物理设备26，可能不能被另一CPU所使用。因此，信息处理装置1处理如在上述实施例中具有“高”优先级的应用程序或任务那样的共享软件构件。
图7为在执行ADC物理装置26的CPU10#0发生异常时、非暂态性存储器中的数据被CPU10#1的改变单元11 #1重写的例子。在这一例子中，由于已被CPU10#0执行的应用J具有优先级“中”，因此，不会执行替代处理；然而，为作为共享的软件构件的ADC物理设备26执行替代处理。
如图7所示，在通过重写异常信息表44、存储器映射表46和共享软件信息48而重启信息处理装置1之后，CPU10#1能够迅速地操作ADC物理设备26。
利用根据本发明的上述信息处理装置1，在接收到关于一个CPU中发生异常的通知时，另一CPU在重写异常信息表44和存储器映射表46的同时、查询应用程序或任务的优先级，从而在能够迅速地执行必要替代处理的同时维持适当的存储器保护。
对于在CPU之间共享的共享软件构件而言，通过将共享的软件构件当做具有高优先级来处理，有可能降低要操作每个CPU所需的共享软件构件停止的可能性。
以上结合实施例描述了实施本发明的一个模式；然而，本发明并不限于上述实施例，在不脱离本发明范围的前提下可以增加各种变形和替换。
例如，异常信息表44和存储器映射表46是由已接收了关于另一CPU中发生异常的通知的一个CPU的改变单元11#0或改变单元11#1来重写的；相反，改变单元11#0或11#1可包括在所述异常检测机构30中。即，包括在异常检测机构30中的改变单元可实施重写。
所述信息处理装置1不仅适用于多核处理器，还适用于包括多个处理单元（CPU或类似等）的任何计算机，例如微处理器。

Claims (8)

1.信息处理装置，包括：
多个处理单元，其被配置为执行各自具有优先级的软件构件；
异常判断单元，其被配置为判断所述多个处理单元中的任何一个处理单元是否具有异常；以及
改变单元，其被配置为当所述异常判断单元判断出任何一个处理单元具有异常时，执行控制，以使得未被判断为具有异常的处理单元处理本应由被判断为具有异常的处理单元执行的软件构件，所述改变单元被配置为处理本应由被判断为具有异常的处理单元执行的软件构件中优先级高于或等于参考等级的软件构件。
2.根据权利要求1所述的信息处理装置，进一步包括：
非易失性存储单元，其配置为保存由所述多个处理单元在启动时加载的信息片断，这些信息片断包括异常信息和存储器保护信息，所述异常信息让被所述异常判断单元判断为具有异常的处理单元被识别出来，所述存储器保护信息界定了由所述多个处理单元分别使用的存储器区域，其特征在于，
当所述异常判断单元判断出所述处理单元中的任何一个处理单元具有异常时，所述改变单元被配置为基于该判断结果重写所述异常信息，且配置为重写所述存储器保护信息，以使得对应于本应由所述被判断为具有异常的处理单元执行的软件构件中优先级高于或等于参考等级的软件构件的存储器区域被分配给处理本应由所述被判断为具有异常的处理单元执行的软件构件的处理单元。
3.根据权利要求2所述的信息处理装置，其特征在于，
所述改变单元包括在每个所述处理单元中，所述异常判断单元被配置为当所述异常判断单元判断出所述处理单元中的任何一个处理单元具有异常时，向无异常的处理单元的改变单元提供关于所述处理单元中的所述任何一个处理单元具有异常的通知。
4.根据权利要求2所述的信息处理装置，其特征在于，
所述改变单元包括在所述异常判断单元中，且所述异常判断单元被配置为当所述异常判断单元判断出所述处理单元中的任何一个处理单元具有异常时，重写所述异常信息和所述存储器保护信息。
5.根据权利要求2到4中任一项所述的信息处理装置，其特征在于，
当所述异常判断单元判断出所述处理单元中的任何一个处理单元具有异常时，所述信息处理装置被配置为在所述改变单元重写所述异常信息和所述存储器保护信息之后重新启动。
6.根据权利要求1到5中任一项所述的信息处理装置，其特征在于，
优先级高于或等于所述参考等级的软件构件包括预定为在所述多个处理单元之间分享的软件构件。
7.信息处理方法，包括：
判断执行各自具有优先级的软件构件的多个处理单元中的任何一个处理单元是否具有异常；并且
当判断出所述处理单元中的任何一个处理单元具有异常时，利用未被判断为具有异常的处理单元，处理本应由被判断为具有异常的处理单元执行的软件构件中优先级高于参考等级的软件构件。
8.非暂态性计算机可读存储介质，其存储有用于使计算机执行一种方法的程序，该方法包括：
判断执行各自具有优先级的软件构件的多个处理单元中的任何一个处理单元是否具有异常；并且
当判断出所述多个处理单元中的任何一个处理单元具有异常时，利用未被判断为具有异常的处理单元，处理本应由被判断为具有异常的处理单元执行的软件构件中优先级高于参考等级的软件构件。
CN201380020689.8A 2012-04-20 2013-04-18 信息处理装置、信息处理方法和存储有用于执行该信息处理方法的程序的存储介质 Pending CN104246711A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-096801 2012-04-20
JP2012096801A JP2013225208A (ja) 2012-04-20 2012-04-20 情報処理装置、情報処理方法、及びプログラム
PCT/IB2013/000717 WO2013156844A1 (en) 2012-04-20 2013-04-18 Information processing device, information processing method, and storage medium storing program for executing information processing method

Publications (1)

Publication Number Publication Date
CN104246711A true CN104246711A (zh) 2014-12-24

Family

ID=48576461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380020689.8A Pending CN104246711A (zh) 2012-04-20 2013-04-18 信息处理装置、信息处理方法和存储有用于执行该信息处理方法的程序的存储介质

Country Status (5)

Country Link
US (1) US20150082082A1 (zh)
EP (1) EP2839374B8 (zh)
JP (1) JP2013225208A (zh)
CN (1) CN104246711A (zh)
WO (1) WO2013156844A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107105992A (zh) * 2015-08-04 2017-08-29 奥林巴斯株式会社 异常监视方法以及异常监视装置
CN108415044A (zh) * 2018-02-09 2018-08-17 广州吉欧电子科技有限公司 一种处理系统、处理方法和gnss接收设备
CN109995441A (zh) * 2019-04-10 2019-07-09 惠州Tcl移动通信有限公司 通讯信息处理的方法、装置及存储介质
CN110209433A (zh) * 2019-04-15 2019-09-06 杭州丰锐智能电气研究院有限公司 一种识别不同型号集中器的方法
CN111195105A (zh) * 2018-11-16 2020-05-26 北京奇虎科技有限公司 扫地机器人异常处理方法、装置、设备及可读存储介质

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018025983A (ja) * 2016-08-10 2018-02-15 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法
JP6998434B2 (ja) * 2020-09-04 2022-01-18 日立Astemo株式会社 自動車用電子制御装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0409604A2 (en) * 1989-07-20 1991-01-23 Fujitsu Limited Processing method by which continuous operation of communication control program is obtained
US5386544A (en) * 1991-06-03 1995-01-31 Fujitsu, Ltd. Data processing system with a standby process mechanism for saving and restoring operations
US6789214B1 (en) * 1999-06-10 2004-09-07 Bull, S.A. Process for reconfiguring an information processing system upon detection of a component failure
US20050228947A1 (en) * 2004-04-07 2005-10-13 Hidehiro Morita Storage device
CN1801670A (zh) * 2005-01-05 2006-07-12 中兴通讯股份有限公司 一种光通讯链路的备份方法和装置
JP2008015704A (ja) * 2006-07-04 2008-01-24 Fujitsu Ltd マルチプロセッサシステム
CN101751300A (zh) * 2008-10-17 2010-06-23 环旭电子股份有限公司 电脑重置系统及系统重置方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3279004B2 (ja) * 1993-10-15 2002-04-30 株式会社日立製作所 冗長資源の管理方法及びそれを用いた分散型フォールトトレラントコンピュータシステム
JPH08235132A (ja) * 1995-02-22 1996-09-13 Hitachi Ltd マルチサーバシステムのホットスタンバイ制御方法
US5957985A (en) * 1996-12-16 1999-09-28 Microsoft Corporation Fault-resilient automobile control system
JP3710649B2 (ja) * 1999-06-28 2005-10-26 富士通株式会社 マルチプロセッサシステム
US7222268B2 (en) * 2000-09-18 2007-05-22 Enterasys Networks, Inc. System resource availability manager
JP2002049405A (ja) * 2001-06-01 2002-02-15 Hitachi Ltd 分散制御装置、システム及びコントローラ
WO2006134691A1 (ja) * 2005-06-17 2006-12-21 Nec Corporation 情報処理装置、復旧装置、プログラム及び復旧方法
JP2006031731A (ja) * 2005-08-22 2006-02-02 Hitachi Ltd 分散制御システム及びコントローラ
JP4818793B2 (ja) * 2006-04-20 2011-11-16 ルネサスエレクトロニクス株式会社 マイクロコンピュータ及びメモリアクセスの制御方法
US7934121B2 (en) * 2006-11-21 2011-04-26 Microsoft Corporation Transparent replacement of a system processor
WO2008107934A1 (ja) * 2007-03-07 2008-09-12 Fujitsu Limited マルチプロセッサシステム
JP2007257657A (ja) * 2007-05-07 2007-10-04 Hitachi Ltd 分散制御装置、システム及びコントローラ
JP4458119B2 (ja) * 2007-06-11 2010-04-28 トヨタ自動車株式会社 マルチプロセッサシステム及びその制御方法
JP2009069963A (ja) * 2007-09-11 2009-04-02 Fujitsu Ltd マルチプロセッサシステム
JP4572250B2 (ja) * 2008-09-11 2010-11-04 株式会社日立製作所 計算機切り替え方法、計算機切り替えプログラム及び計算機システム
FR2936068B1 (fr) * 2008-09-15 2013-01-11 Airbus France Procede et dispositif d'encapsulation d'applications dans un systeme informatique pour aeronef.
EP2236082B1 (de) * 2009-04-03 2011-11-30 Roche Diagnostics GmbH Gerät zur Gewinnung und Analyse einer Blutprobe

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0409604A2 (en) * 1989-07-20 1991-01-23 Fujitsu Limited Processing method by which continuous operation of communication control program is obtained
US5386544A (en) * 1991-06-03 1995-01-31 Fujitsu, Ltd. Data processing system with a standby process mechanism for saving and restoring operations
US6789214B1 (en) * 1999-06-10 2004-09-07 Bull, S.A. Process for reconfiguring an information processing system upon detection of a component failure
US20050228947A1 (en) * 2004-04-07 2005-10-13 Hidehiro Morita Storage device
CN1801670A (zh) * 2005-01-05 2006-07-12 中兴通讯股份有限公司 一种光通讯链路的备份方法和装置
JP2008015704A (ja) * 2006-07-04 2008-01-24 Fujitsu Ltd マルチプロセッサシステム
CN101751300A (zh) * 2008-10-17 2010-06-23 环旭电子股份有限公司 电脑重置系统及系统重置方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107105992A (zh) * 2015-08-04 2017-08-29 奥林巴斯株式会社 异常监视方法以及异常监视装置
CN107105992B (zh) * 2015-08-04 2018-09-11 奥林巴斯株式会社 视频处理器
CN108415044A (zh) * 2018-02-09 2018-08-17 广州吉欧电子科技有限公司 一种处理系统、处理方法和gnss接收设备
CN108415044B (zh) * 2018-02-09 2020-09-15 广州吉欧电子科技有限公司 一种处理系统、处理方法和gnss接收设备
CN111195105A (zh) * 2018-11-16 2020-05-26 北京奇虎科技有限公司 扫地机器人异常处理方法、装置、设备及可读存储介质
CN109995441A (zh) * 2019-04-10 2019-07-09 惠州Tcl移动通信有限公司 通讯信息处理的方法、装置及存储介质
CN109995441B (zh) * 2019-04-10 2022-03-25 惠州Tcl移动通信有限公司 通讯信息处理的方法、装置及存储介质
CN110209433A (zh) * 2019-04-15 2019-09-06 杭州丰锐智能电气研究院有限公司 一种识别不同型号集中器的方法
CN110209433B (zh) * 2019-04-15 2022-07-01 杭州丰锐智能电气研究院有限公司 一种识别不同型号集中器的方法

Also Published As

Publication number Publication date
WO2013156844A1 (en) 2013-10-24
JP2013225208A (ja) 2013-10-31
US20150082082A1 (en) 2015-03-19
EP2839374A1 (en) 2015-02-25
EP2839374B8 (en) 2016-12-07
EP2839374B1 (en) 2016-04-13

Similar Documents

Publication Publication Date Title
CN104246711A (zh) 信息处理装置、信息处理方法和存储有用于执行该信息处理方法的程序的存储介质
US9092023B2 (en) Industrial controller using shared memory multicore architecture
US9355014B2 (en) Debug instruction set allocation according to processor operating state
US10108249B2 (en) Memory control circuit
US8756474B2 (en) Method for initiating a refresh operation in a solid-state nonvolatile memory device
TWI651652B (zh) 汽車用的控制裝置
KR20150129692A (ko) 멀티 부트 디바이스들용 부트 시퀀싱
EP2847668B1 (en) Execution using multiple page tables
US8819680B2 (en) Computer system for controlling the execution of virtual machines
US20160342252A1 (en) Computer device with a touch controller and method for updating the touch controller
CN104932914A (zh) 多cpu启动电路和多cpu启动方法
US9223697B2 (en) Computer reprogramming method, data storage medium and motor vehicle computer
CN114428694A (zh) 一种错误检测方法及相关装置
US20140137126A1 (en) Technique for Task Sequence Execution
US8464040B2 (en) Systems and methods to control multiple peripherals with a single-peripheral application code
WO2021117445A1 (ja) 情報処理装置、移動体および情報処理方法
WO2013136457A1 (ja) 仮想計算機システム、情報保存処理プログラム及び情報保存処理方法
JP2013061783A (ja) マルチコア・プロセッサ
CN104166633A (zh) 用于存储器访问保护的方法和系统
US20230289085A1 (en) Computer-implemented method for optimizing the memory of a partitioned system
JP2021060871A (ja) マイクロコンピュータ
JP5206091B2 (ja) プログラマブルコントローラのデータアクセス方式
KR101397911B1 (ko) 역부팅시스템을 통한 단말기의 역부팅 방법
CN115993994A (zh) 系统加速方法、装置、电子设备及存储介质
JP2013140491A5 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141224