KR102550006B1 - Light emitting diode - Google Patents
Light emitting diode Download PDFInfo
- Publication number
- KR102550006B1 KR102550006B1 KR1020220088948A KR20220088948A KR102550006B1 KR 102550006 B1 KR102550006 B1 KR 102550006B1 KR 1020220088948 A KR1020220088948 A KR 1020220088948A KR 20220088948 A KR20220088948 A KR 20220088948A KR 102550006 B1 KR102550006 B1 KR 102550006B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- light emitting
- emitting diode
- electrode
- disposed
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Abstract
일 실시예에 따른 발광 다이오드는 기판, 기판 상에 배치된 하부 반도체층, 하부 반도체층의 일 영역 상에 상에 배치된 제1 상부 반도체층 및 하부 반도체층과 제1 상부 반도체층 사이에 배치된 활성층을 포함하는 발광셀, 하부 반도체층의 다른 영역 상에 배치된 제2 상부 반도체층 및 하부 반도체층과 제2 상부 반도체층 사이에 배치된 활성층을 포함하는 제1 전류 분산부, 발광셀과 제1 전류 분산부 사이에 배치되며, 하부 반도체층 상에 배치된 제3 상부 반도체층 및 하부 반도체층과 제3 상부 반도체층 사이에 배치된 활성층을 포함하는 제2 전류 분산부, 제1 상부 반도체층과 전기적으로 연결된 제1 전극, 및 하부 반도체층과 전기적으로 연결된 제2 전극을 포함하되, 제2 전극은 연장되어 제2 전류 분산부의 적어도 일부를 덮고, 제2 전류 분산부는 복수의 분산체를 포함하며, 복수의 분산체들은 동일한 형상을 가지고 일정한 간격으로 배치된다.A light emitting diode according to an embodiment includes a substrate, a lower semiconductor layer disposed on the substrate, a first upper semiconductor layer disposed on a region of the lower semiconductor layer, and disposed between the lower semiconductor layer and the first upper semiconductor layer. A light emitting cell including an active layer, a first current spreading unit including a second upper semiconductor layer disposed on another region of the lower semiconductor layer and an active layer disposed between the lower semiconductor layer and the second upper semiconductor layer, the light emitting cell and the second upper semiconductor layer. 1 disposed between the current distributing unit and including a third upper semiconductor layer disposed on the lower semiconductor layer and an active layer disposed between the lower semiconductor layer and the third upper semiconductor layer, the second current distributing unit, the first upper semiconductor layer and a first electrode electrically connected to the lower semiconductor layer, and a second electrode electrically connected to the lower semiconductor layer, wherein the second electrode extends to cover at least a portion of the second current distributing unit, and the second current distributing unit includes a plurality of dispersions. In addition, a plurality of dispersions have the same shape and are arranged at regular intervals.
Description
본 발명은 발광 다이오드에 대한 것이다. 더욱 상세하게는, 본 발명은 전류 분산부를 포함하는 발광 다이오드에 대한 것이다.The present invention relates to a light emitting diode. More specifically, the present invention relates to a light emitting diode including a current spreading unit.
발광 다이오드는 전자와 정공의 재결합으로 발생하는 광을 발하는 무기 반도체로서, 최근, 디스플레이, 자동차 램프, 일반 조명 등의 여러 분야에서 사용되고 있다.A light emitting diode is an inorganic semiconductor that emits light generated by recombination of electrons and holes, and has recently been used in various fields such as displays, automobile lamps, and general lighting.
발광소자는 전극이 배치되는 위치, 또는 상기 전극이 외부 리드와 연결되는 방식 등에 따라서 수평형 발광소자, 수직형 발광소자 또는 플립칩(flip-chip)형 발광소자 등으로 분류될 수 있다.The light emitting device may be classified into a horizontal type light emitting device, a vertical type light emitting device, or a flip-chip type light emitting device, etc. according to a position where an electrode is disposed or a method in which the electrode is connected to an external lead.
수평형 발광소자는 제조 방법이 비교적 간단하여 가장 폭넓게 사용된다. 이러한 수평형 발광소자는 성장기판이 하부에 그대로 형성되어 있다. 상기 발광소자의 성장 기판으로서 사파이어 기판이 가장 폭 넓게 사용되는데, 사파이어 기판은 열전도성이 낮아서 발광소자의 열방출이 어렵다. 이에 따라, 발광소자의 접합 온도가 높아지며, 내부 양자 효율이 저하된다.The horizontal type light emitting device is most widely used because of its relatively simple manufacturing method. In such a horizontal type light emitting device, the growth substrate is formed as it is at the bottom. As a growth substrate for the light emitting device, a sapphire substrate is most widely used. However, since the sapphire substrate has low thermal conductivity, it is difficult to dissipate heat from the light emitting device. Accordingly, the junction temperature of the light emitting device is increased and the internal quantum efficiency is lowered.
상술한 수평형 발광소자의 문제점을 해결하고자, 수직형 발광소자 또는 플립칩형 발광소자가 개발되고 있다.In order to solve the problems of the horizontal type light emitting device described above, a vertical type light emitting device or a flip chip type light emitting device is being developed.
도 1은 종래의 플립칩형 발광 다이오드를 도시한다. 도 1에 따른 종래의 발광 다이오드(100)는 성장 기판(11), 제1 도전형 반도체층(13), 활성층(15), 제2 도전형 반도체층(17), 제1 전극(19), 제2 전극(20), 제1 패드(30a), 제2 패드(30b) 및 절연층(31)을 포함할 수 있다. 제1 도전형 반도체층(13), 활성층(15) 및 제2 도전형 반도체층(17)을 통해 발광셀이 형성될 수 있다. 제1 도전형 반도체층(13)과 제2 도전형 반도체층(17)은 각각 제1 패드(30a) 및 제2 패드(30b)에 전기적으로 연결될 수 있다.1 shows a conventional flip-chip type light emitting diode. The conventional
종래 기술에 따른 발광 다이오드는 전극(19, 20)들의 수평 배치로 인하여 고전류 구동 시에 전류쏠림현상이 발생하는 문제점이 있다. 이에 따라, 발광 강도의 편차가 발생할 뿐 만 아니라, 광효율이 감소되는 문제점이 생긴다. 따라서, 발광 다이오드 내의 전류를 분산시켜 전류를 확산시킬 수 있는 발광 다이오드의 개발이 요구된다. The light emitting diode according to the prior art has a problem in that a current drift occurs when the
본 발명이 해결하고자 하는 과제는, 광효율이 향상되고, 활성층 내의 영역에 따른 발광강도의 편차가 해소된 발광 다이오드를 제공하는 것이다.An object to be solved by the present invention is to provide a light emitting diode in which light efficiency is improved and variation in emission intensity according to regions in an active layer is eliminated.
본 발명이 해결하고자 하는 다른 과제는, 발광 다이오드 내의 전류 확산을 향상시킬 수 있는 구조체를 포함하고, 상기 구조체를 통한 광반사를 이용하여 광 추출 효율이 향상된 발광 다이오드를 제공하는 것이다. Another problem to be solved by the present invention is to provide a light emitting diode that includes a structure capable of improving current diffusion in a light emitting diode and has improved light extraction efficiency by using light reflection through the structure.
본 발명의 일 실시예에 따른 발광 다이오드는 기판; 상기 기판 상에 배치된 하부 반도체층; 상기 하부 반도체층의 일 영역 상에 상에 배치된 제1 상부 반도체층 및 상기 하부 반도체층과 상기 제1 상부 반도체층 사이에 배치된 활성층을 포함하는 발광셀; 상기 하부 반도체층의 다른 영역 상에 배치된 제3 상부 반도체층 및 상기 하부 반도체층과 상기 제3 상부 반도체층 사이에 배치된 활성층을 포함하는 제2 전류 분산부; 상기 발광셀 상에 배치되어, 상기 제1 상부 반도체층과 전기적으로 연결된 제1 전극; 및 상기 발광셀과 이격되어 배치되어, 상기 하부 반도체층과 전기적으로 연결된 제2 전극을 포함하되, 상기 제2 전극은 연장되어 상기 제2 전류 분산부의 적어도 일부를 덮고, 상기 발광셀의 적어도 일부를 둘러싸되, 상기 제2 전극과 상기 제3 상부 반도체층과의 접촉저항은 상기 제2 전극과 상기 하부 반도체층과의 접촉저항보다 클 수 있다.A light emitting diode according to an embodiment of the present invention includes a substrate; a lower semiconductor layer disposed on the substrate; a light emitting cell including a first upper semiconductor layer disposed on one region of the lower semiconductor layer and an active layer disposed between the lower semiconductor layer and the first upper semiconductor layer; a second current spreading unit including a third upper semiconductor layer disposed on another region of the lower semiconductor layer and an active layer disposed between the lower semiconductor layer and the third upper semiconductor layer; a first electrode disposed on the light emitting cell and electrically connected to the first upper semiconductor layer; and a second electrode disposed spaced apart from the light emitting cell and electrically connected to the lower semiconductor layer, wherein the second electrode extends to cover at least a portion of the second current distributing portion and to cover at least a portion of the light emitting cell. However, contact resistance between the second electrode and the third upper semiconductor layer may be greater than that between the second electrode and the lower semiconductor layer.
상기 하부 반도체층의 다른 영역을 중심으로, 상기 하부 반도체층의 일 영역과 대향되는 상기 하부 반도체층의 또 다른 영역 내에 배치되는 제1 전류 분산부를 더 포함하되, 상기 제1 전류 분산부는 상기 하부 반도체층의 또 다른 영역 상에 배치되는 제2 상부 반도체층 및 상기 하부 반도체층과 상기 제2 상부 반도체층 사이에 배치된 활성층을 포함할 수 있다.A first current distributing part disposed in another area of the lower semiconductor layer opposite to one area of the lower semiconductor layer with the other area of the lower semiconductor layer as a center, wherein the first current distributing part is disposed in the lower semiconductor layer. A second upper semiconductor layer disposed on another region of the layer and an active layer disposed between the lower semiconductor layer and the second upper semiconductor layer may be included.
상기 제2 전극과 상기 제2 상부 반도체층과의 접촉저항은 상기 제2 전극과 상기 하부 반도체층과의 접촉저항보다 클 수 있다.A contact resistance between the second electrode and the second upper semiconductor layer may be greater than a contact resistance between the second electrode and the lower semiconductor layer.
상기 제2 전극은 상기 제1 전류 분산부 상에 배치될 수 있다.The second electrode may be disposed on the first current spreading part.
상기 제2 전류 분산부는 상기 발광셀보다 상기 제1 전류 분산부와 인접하게 배치될 수 있다.The second current spreading part may be disposed adjacent to the first current spreading part rather than the light emitting cell.
상기 제1 전류 분산부는 상기 발광셀과 동일한 높이를 가질 수 있다.The first current spreading part may have the same height as the light emitting cell.
상기 제1 전류 분산부 및 상기 제2 전류 분산부 각각의 상부면 면적의 합은 제2 전극 면적의 10 내지 40%일 수 있다.A sum of upper surface areas of each of the first current spreading part and the second current spreading part may be 10 to 40% of an area of the second electrode.
상기 제2 전류 분산부는 복수개의 분산체들을 포함하고, 상기 분산체들은 서로 균일한 간격을 가지고 이격될 수 있다.The second current spreading unit may include a plurality of dispersion elements, and the dispersion elements may be spaced apart from each other at uniform intervals.
상기 제1 전극 및 상기 제2 전극 상에 배치되어, 상기 제1 전극을 노출시키는 제1 개방영역 및 상기 제2 전극을 노출시키는 제2 개방영역을 포함하는 절연층을 더 포함할 수 있다.An insulating layer disposed on the first electrode and the second electrode and including a first open area exposing the first electrode and a second open area exposing the second electrode may be further included.
상기 절연층은 실리콘 질화물층 및 실리콘 산화물층 중 적어도 하나를 포함할 수 있다.The insulating layer may include at least one of a silicon nitride layer and a silicon oxide layer.
상기 절연층은 분포 브래그 반사기를 포함할 수 있다.The insulating layer may include a distributed Bragg reflector.
상기 제1 개방 영역을 통해 제1 전극과 전기적으로 연결되는 제1 범프; 및 상기 제2 개방 영역을 통해 제2 전극과 전기적으로 연결되는 제2 범프를 더 포함할 수 있다.a first bump electrically connected to a first electrode through the first open area; and a second bump electrically connected to the second electrode through the second open area.
상기 제1 범프는 상부에 제1 오목부와 제1 볼록부를 포함하고, 상기 제1 범프는 상면에 상기 제1 오목부의 바닥면을 포함하는 제1 영역과 상면에 상기 제1 볼록부의 상면을 포함하는 제2 영역으로 형성되고, 상기 제1 영역의 적어도 일부 영역은 상기 제1 개방 영역 상에 배치되고, 상기 제2 영역의 적어도 일부는 절연층 상에 배치될 수 있다.The first bump includes a first concave portion and a first convex portion at an upper portion, and the first bump includes a first region including a bottom surface of the first concave portion on an upper surface and a top surface of the first convex portion on an upper surface thereof. It may be formed of a second region, at least a portion of the first region may be disposed on the first open region, and at least a portion of the second region may be disposed on an insulating layer.
상기 제1 오목부의 바닥면의 면적은 상기 제1 개방 영역을 통해 노출된 상기 제1 전극의 면적과 비례할 수 있다.An area of a bottom surface of the first concave portion may be proportional to an area of the first electrode exposed through the first open area.
상기 제1 오목부의 깊이는 상기 제1 전극 상에 배치된 절연층의 두께에 비례할 수 있다.A depth of the first concave portion may be proportional to a thickness of an insulating layer disposed on the first electrode.
상기 제1 볼록부의 상면의 면적 및 상기 제1 오목부의 바닥면 면적의 합은 적어도 상기 제1 개방 영역을 통해 노출된 상기 제1 전극의 면적보다 클 수 있다.A sum of an area of a top surface of the first convex portion and an area of a bottom surface of the first concave portion may be greater than an area of the first electrode exposed through at least the first open area.
상기 제1 볼록부는 상기 제1 오목부를 둘러쌀 수 있다.The first convex portion may surround the first concave portion.
상기 제1 전극과 상기 제1 범프 사이 및 상기 제2 전극과 상기 제2 범프 사이에 절연층의 일부가 배치될 수 있다.A portion of an insulating layer may be disposed between the first electrode and the first bump and between the second electrode and the second bump.
상기 제1 개방 영역을 둘러싸는 상기 절연층의 측면과 상기 제1 범프의 측면의 적어도 일부는 맞닿아 있을 수 있다.At least a portion of a side surface of the insulating layer surrounding the first open area and a side surface of the first bump may be in contact with each other.
상기 제2 전극은 상기 발광셀의 활성층에서 방출되는 광을 반사시키는 반사층을 포함할 수 있다.The second electrode may include a reflective layer that reflects light emitted from the active layer of the light emitting cell.
본 발명에 따른 발광 다이오드는 전류 분산 구조체의 역할을 하는 전류 분산부를 포함한다. 따라서, 전극 금속 위주의 전류 흐름을 유도함과 동시에, 전류를 분산 시킴으로 발광 다이오드 내의 전류 확산을 향상시킬 수 있다. 그러므로, 발광 다이오드의 광 효율을 향상시킬 수 있으며, 발광강도의 편차를 감소시킬 수 있다. 또한, 상기 전류 분산부는 별도의 추가 공정 없이, 종래의 제조 공정을 통하여 제조될 수 있으므로, 제조 비용 및 시간을 절감할 수 있다.A light emitting diode according to the present invention includes a current dissipation unit serving as a current dissipation structure. Accordingly, current diffusion in the light emitting diode can be improved by inducing a current flow mainly on the electrode metal and simultaneously dispersing the current. Therefore, it is possible to improve the light efficiency of the light emitting diode and reduce the variation in light emission intensity. In addition, since the current spreading unit can be manufactured through a conventional manufacturing process without a separate additional process, manufacturing cost and time can be reduced.
도 1은 종래 기술에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도이다.
도 4는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 발광 다이오드 패키지를 설명하기 위한 사시도이다.1 is a schematic cross-sectional view for explaining a light emitting diode according to the prior art.
2 is a plan view and a cross-sectional view for explaining a light emitting diode according to an embodiment of the present invention.
3 is a plan view and a cross-sectional view for explaining a light emitting diode according to another embodiment of the present invention.
4 is a cross-sectional view for explaining a light emitting device according to an embodiment of the present invention.
5 is a perspective view for explaining a light emitting diode package according to an embodiment of the present invention.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments introduced below are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art. Accordingly, the present invention may be embodied in other forms without being limited to the embodiments described below. And, in the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. Also, when an element is described as being “on top of” or “on” another element, each part is “immediately on” or “directly on” the other element, as well as each element and other elements. It also includes the case where there is another component in between. Like reference numbers indicate like elements throughout the specification.
도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도이다.2 is a plan view and a cross-sectional view for explaining a light emitting diode according to an embodiment of the present invention.
도 2의 (a)는 상기 발광 다이오드의 평면도이며, 도 2의 (b)는 도 2의 (a)의 선 A-A선에 따라 바라본 단면도이다.FIG. 2(a) is a plan view of the light emitting diode, and FIG. 2(b) is a cross-sectional view taken along the line A-A of FIG. 2(a).
도 2를 참조하면, 본 발명의 일 실시예에 따른 발광 다이오드는 성장 기판(100) 및 발광셀(110)을 포함하며, 발광셀(110)은 하부 반도체층(115), 활성층(113) 및 제1 상부 반도체층(111)을 포함한다. 하부 반도체층(115) 상에는 하부 반도체층(115)의 일부를 포함하는 제1 전류 분산부(120) 및 제2 전류 분산부(130)가 배치된다. 또한, 하부 반도체층(115) 상에는 제2 전극(140)이 배치되며, 제2 전극(140)은 제2 컨택층(141) 및 제2 패드층(143)을 포함한다. 또한, 제2 전극(140) 상에 제2 범프(170)가 배치된다.Referring to FIG. 2 , a light emitting diode according to an embodiment of the present invention includes a
제1 상부 반도체층(111) 상에 제1 전극(150)이 배치되며, 제1 전극(150)은 제1 컨택층(151) 및 제1 패드층(153)을 포함한다. 제1 전극(150) 상에는 제1 범프(180)이 배치된다. 또한, 제1 및 제2 범프(170, 180)의 배치를 위한 제1 및 제2 개방영역(150a, 140a)을 제외한, 발광 다이오드의 전면은 절연층(160)이 배치된다.A
도 2를 다시 참조하면, 성장 기판(100)은 육방정계 결정 구조를 갖는 기판으로서, 질화갈륨계 에피층을 성장시키기 위한 성장 기판, 예컨대, 사파이어, 탄화 실리콘, 질화갈륨 기판일 수 있다. 성장 기판(100)은 일면, 상기 일면의 반대면인 타면 및 상기 일면과 타면을 연결하는 측면을 포함할 수 있다. 상기 일면은 반도체층들이 성장되는 면일 수 있으며, 이와 달리, 상기 타면은 활성층(113)에서 생성된 광이 외부로 방출되는 면이다. 성장 기판(100)의 측면은 상기 일면 및 타면과 수직한 면일 수 있으나, 경사진 면을 포함할 수 있다. 성장 기판(100)의 일면에 하부 반도체층(115)을 형성하기 전에 이종 기판과의 격자 부정합을 줄이기 위하여, AlN 또는 GaN을 포함하는 버퍼층(미도시)을 형성할 수 있다. 또한, 성장 기판(100)은 전체적으로 사각형 형상일 수 있으나, 성장 기판(100)의 형상은 이에 한정되는 것은 아니다.Referring back to FIG. 2 , the
한편, 본 실시예에 있어서, 성장 기판(100)의 두께는 100㎛를 초과할 수 있으며, 특히 150 내지 400㎛ 범위 내의 값을 가질 수 있다. 성장 기판(100)이 두꺼울수록 광 추출 효율의 향상될 수 있다. 한편, 성장 기판(100)의 측면은 브레이킹면을 포함할 수 있다.Meanwhile, in this embodiment, the thickness of the
하부 반도체층(115)은 성장 기판(100)의 일면 상에 배치된다. 하부 반도체층(115)은 성장 기판(100)의 일면의 전면을 덮을 수 있으나, 이에 한정되는 것은 아니며, 성장 기판(100)의 가장자리를 따라 일면이 노출되도록 하부 반도체층(115)이 성장 기판(100)의 상부 영역 내에 한정되어 위치할 수 있다.The
제1 상부 반도체층(111)은 하부 반도체층(115)의 일 영역 상부에 위치하며, 하부 반도체층(115)과 상부 반도체층(111) 사이에 활성층(113)이 위치한다. 나아가, 제2 및 제3 상부 반도체층(131, 121)들은 하부 반도체층(115)의 다른 영역들 상부에 위치할 수 있으며, 제2 및 제3 상부 반도체층(131, 121)들 각각과 하부 반도체층(115) 사이에 활성층(113)이 위치할 수 있다.The first
제1 상부 반도체층(111)은 H 형상 또는 좁은 허리를 가지는 아령 형상을 가질 수 있으며, 이에 따라, 높은 전류밀도 조건에서 우수한 광 출력 특성을 구현할 수 있다. The first
하부 반도체층(115)과 상부 반도체층들(111, 121, 131)은 Ⅲ-Ⅴ 계열 화합물 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 하부 반도체층(115)은 n형 불순물 (예를 들어, Si)이 도핑된 n형 반도체층을 포함할 수 있고, 상부 반도체층들(111, 121, 131)은 p형 불순물 (예를 들어, Mg)이 도핑된 p형 반도체층을 포함할 수 있다. 또한, 그 반대일 수도 있다. 나아가, 하부 반도체층(115) 및/또는 상부 반도체층들(111, 121, 131)은 단일층일 수 있고, 또한 다중층을 포함할 수도 있다. 예를 들어, 하부 반도체층(115) 및/또는 상부 반도체층들(111, 121, 131)은 클래드층 및 컨택층을 포함할 수 있고, 초격자층을 포함할 수도 있다.The
활성층(113)은 다중양자우물 구조(MQW)를 포함할 수 있으며, 상기 다중양자우물구조에서 원하는 피크 파장의 광을 방출하도록, 상기 다중양자우물 구조를 이루는 원소 및 그 조성이 조절될 수 있다. 예를 들어, 활성층(113)의 우물층은 InxGa(1-x)N (0≤x≤1)과 같은 삼성분계 반도체층일 수 있고, 또는 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)과 같은 사성분계 반도체층일 수 있으며, 이때, x 또는 y의 값을 조정하여 원하는 피크 파장의 광을 방출하도록 할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The
상술한 반도체층들(111, 113, 115, 121, 131)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성될 수 있다.The above-described
이하, Ⅲ-Ⅴ 계열 화합물 반도체를 포함하는 반도체층들(111, 113, 115, 121, 131)과 관련된 주지 기술내용의 설명은 생략한다.Hereinafter, a description of well-known technical contents related to the semiconductor layers 111, 113, 115, 121, and 131 including III-V series compound semiconductors will be omitted.
한편, 하부 반도체층(115)의 일 영역 상에 제1 전류 분산부(120) 및 제2 전류 분산부(130)가 배치될 수 있다. 제1 전류 분산부(120)는 제2 범프(170)가 형성될 영역에 배치될 수 있다. 제1 전류 분산부(120)는 하부 반도체층(115)의 일부를 포함한 반도체층들(115, 123, 121)을 포함할 수 있다. 즉, 제1 전류 분산부(120)는 하부 반도체층(115)의 다른 영역 상에 배치된 제2 상부 반도체층(121)과 상기 하부 반도체층(115)와 제2 상부 반도체층(121) 사이에 배치된 활성층(123)을 포함할 수 있다. 제1 전류 분산부(120)는 제2 범프(170)를 통해 전류가 주입될 때, 전류를 확산시키는 기능을 수행할 수 있다. 즉, 제1 전류 분산부(120)는 전류가 하부 반도체층(115)을 향해 직선적으로 흐르는 것을 차단하고, 이를 통해 전류를 분산 시켜, 전류의 확산을 향상시킬 수 있다. 제1 전류 분산부(120)는 발광셀(110) 나란한 높이를 가질 수 있다. 즉, 제1 전류 분산부(120)는 발광셀(110)과 동일한 높이를 가지므로, 제1 전류 분산부(120) 상에 배치되는 제2 범프(170)와 발광셀(110) 상에 배치되는 제1 범프(180) 간의 단차를 극복할 수 있다.Meanwhile, the first current spreading
제2 전류 분산부(130)는 제1 전류 분산부(120)와 발광셀(110) 사이에 배치될 수 있다. 제2 전류 분산부(130)는 하부 반도체층(115)의 일부를 포함한 반도체층들(131, 133, 115)을 포함할 수 있다. 즉, 제2 전류 분산부(130)는 하부 반도체층(115)의 또 다른 영역 상에 배치된 제3 상부 반도체층(131)과 상기 하부 반도체층(115)와 상부 반도체층(131) 사이에 배치된 활성층(133)을 포함할 수 있다.The second current spreading
제2 전류 분산부(130)는 제2 범프(170)을 통해 주입된 전류가 발광셀(110)을 향해 흐를 때, 상기 전류를 분산시킴으로써, 전류 확산을 향상시킬 수 있다. 제2 전류 분산부(130)는 발광셀(110)과 나란한 높이를 가질 수 있다. 본 실시예에 있어서, 제2 전류 분산부(130)의 형태 및 배치는 도시된 형태로 제한되는 것은 아니다. 따라서, 발명의 목적에 따라 제2 전류 분산부(130)는 다양한 형태로 배치될 수 있다. 또한, 제2 전류 분산부(130)은 제1 전류 분산부(120)보다 발광셀(110)에 보다 가까이 멀리 배치될 수 있다. 제2 전류 분산부(130)를 통해, 제2 전극(140)과 하부 반도체층(115)와의 컨택 영역의 면적 및 배치를 제어할 수 있다.When the current injected through the
제1 전류 분산부(120) 및 제2 전류 분산부(130)가 포함하는 반도체층들은 상술한 발광셀(110)이 포함하는 반도체층과 동일한 공정을 통해 형성될 수 있다. 또한, 본 실시예에 있어서, 제1 전류 분산부(120) 및 제2 전류 분산부(130)는 경사진 측면을 포함하는 형태로 도시되었지만, 제1 및 제2 전류 분산부(120, 130)의 형태는 이에 제한되는 것은 아니다. 다만, 본 실시예에 있어서 제1 및 제2 전류 분산부(120, 130)은 평평한 상부면을 포함할 수 있다.The semiconductor layers included in the first current spreading
한편, 발광셀(110)이 배치된 영역을 제외한 하부 반도체(115), 제1 및 제2 전류 분산부(120, 130) 상에 제2 전극(140)이 배치될 수 있다. 제2 전극(140)은 제2 컨택층(141) 및 제2 패드층(143)을 포함할 수 있다. 제2 전극(140)은 발광셀(110)이 포함하는 제1 상부 반도체층(111)의 주위를 둘러쌀 수 있다. 도 2에 있어서, 제2 전극(140)이 제1 상부 반도체층(111)의 주위 전체를 둘러싸는 것으로 도시하였으나, 반드시 이에 한정되는 것은 아니다. 제2 전극(140)은 제2 범프(170)가 위치한 곳으로부터 제1 상부 반도체층(111)의 양측으로 연장하여 제1 상부 반도체층(111)의 약 50% 이상을 둘러쌀 수 있다. 제2 컨택층(141)은 Cr, Ti, Al 및 Au 중 적어도 하나를 포함할 수 있으며, 또는, Cr/Ti/Al/Ti/Au 다층구조일 수도 있다. 제2 컨택층(141)이 상술한 다층구조인 경우에, 상기 기재 순서에 따라, Cr은 약 100Å, Ti는 약 200Å, Al는 약 600Å, Ti는 약 200Å, Au는 약 1000Å의 두께를 가질 수 있으나, 이에 제한되는 것은 아니다. 제2 패드층(123)은 Ti 또는 Au를 포함할 수 있으며, 또는, Ti/Au 다층구조일 수 있다. Meanwhile, the
한편, 제2 전극(140)은 반사층을 더 포함할 수 있다. 상기 반사층은 Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함할 수 있으며, 상술한 원소들 중 적어도 하나를 포함하는 다중층으로 형성될 수도 있다. 다만, 이에 제한되는 것은 아니다.Meanwhile, the
제2 전극(140)은 상기 반사층을 통해 상기 발광셀(110)이 포함하는 활성층(113)에서 방출되는 광을 반사시킬 수 있다. 구체적으로, 본 발명에 따른 발광 다이오드는 전류 분산부(120, 130)을 포함하며, 상기 전류 분산부(120, 130)들로 인하여, 활성층(113)에서 제2 전극(140)으로 입사되는 광의 임계각이 달라질 수 있다. 따라서, 제2 전극(140)으로 입사되는 광의 산란이 많이 일어 날 수 있다. 제2 전극(140)은 반사층을 포함할 수 있으므로, 상기 입사되는 광을 광 추출면으로 반사시킬 수 있으며, 이에 따라 발광 다이오드의 광 추출 효율을 향상시킬 수 있다.The
제2 전극(140)과 제1 전류 분산부(120)이 포함하는 제2 상부 반도체층(121)과의 접촉저항은 제2 전극(140)과 하부 반도체층(115)과의 접촉저항보다 높을 수 있다. 제2 전극(140)과 제2 전류 분산부(130)이 포함하는 제3 상부 반도체층(131)과의 접촉저항은 제2 전극(140)과 하부 반도체층(115)과의 접촉저항보다 높을 수 있다. 본 실시예에 있어서, 하부 반도체층(115)는 n형으로 도핑된 반도체층일 수 있으며, 상부 반도체층(111, 121, 131)들은 p형으로 도핑된 반도체층들일 수 있다. 따라서, 금속을 포함하는 제2 전극(140)과 하부 반도체층(115)과의 접촉저항은, 상부 반도체층(111, 121, 131)들과의 접촉저항과 비교하여 낮을 수 있다. 이에 따라, 상부 반도체층(111, 121, 131)들은 발광 다이오드 내에서 일종의 저항 역할을 할 수 있다.The contact resistance between the
종래 기술에 따른 발광 다이오드에 있어서, 금속 전극을 통한 전류 주입 시에, 상기 금속 전극과 접촉하는 반도체층은 전도성을 가지므로, 상기 전류는 상기 금속 전극과 상기 반도체층 모두를 통해 흐른다. 본 실시예에 있어서, 제1 및 제2 전류 분산부(120, 130)가 포함하는 상부 반도체층(121, 131)들은 상술한 바와 같이 일종의 저항 역할을 하므로, 하부 반도체층(115)층과 제2 전극(140)의 컨택 영역의 면적을 제어할 수 있다. 그러므로, 본 실시예에 따른 발광 다이오드는 발광셀(110)의 적어도 일부를 둘러싸는 제2 전극(140) 위주로 전류가 흐르도록 유도할 수 있으므로, 전류의 확산을 향상시킬 수 있다.In the light emitting diode according to the prior art, when current is injected through the metal electrode, since the semiconductor layer in contact with the metal electrode has conductivity, the current flows through both the metal electrode and the semiconductor layer. In this embodiment, since the upper semiconductor layers 121 and 131 included in the first and second current spreading
본 실시예에 있어서, 제2 전류 분산부(130) 및 제1 전류 분산부(120)이 형성된 영역은 제2 전극(140)과 하부 반도체층(115)와의 접촉이 차단되므로, 제2 전극(140)과 하부 반도체층(115)과의 컨택 영역이 감소될 수 있다. 따라서, 상기 컨택 영역이 감소될 경우, 발광 다이오드의 구동 전압이 증가될 수 있으므로, 적절한 구동 전압을 유지하기 위하여, 제2 전극(140)의 전체 면적에 대하여, 제2 전류 분산부(130) 및 제1 전류 분산부(120)의 상부면 면적의 합이 차지하는 면적은 10 내지 40% 일 수 있다. 제2 전류 분산부(130) 및 제1 전류 분산부(120)의 상부면 면적의 합이 제2 전극(140) 면적의 10% 미만인 경우에는, 본 발명이 구현하고자 하는 전류 확산의 향상 등의 효과가 발현되기 어려울 수 있으며, 40% 초과인 경우에는 발광 다이오드의 구동전압이 상승될 수 있다. 따라서, 본 발명에 따른 발광 다이오드는 상술한 범위 내에서 제1 및 제2 전류 분산부(130, 120)를 배치하므로, 발광 다이오드 내의 전류 확산을 향상시킴과 동시에, 필요한 구동전압을 만족시킬 수 있다.In this embodiment, since contact between the
또한, 본 실시예는 제2 전극(140)이 제2 전류 분산부(130)을 덮는 형태로 도시되어 있지만, 본 발명은 이에 제한되는 것은 아니다. 따라서, 본 발명에 따른 제2 전극(140)은 제2 전극의 일부만을 덮을 수도 있다.In addition, in this embodiment, the
한편, 발광셀(110) 상에 제1 전극(150)이 배치될 수 있다. 제1 전극(150)은 제1 컨택층(151) 및 제1 패드층(153)을 포함할 수 있다. 제1 전극(150)은 상부 반도체층(111) 상에 위치하여 제1 상부 반도체층(111)에 전기적으로 연결될 수 있다. 제1 컨택층(151)은 Ni, Au 및 Al 중 적어도 하나를 포함할 수 있으며, 또는, Ni/Au 다층구조일 수 있다. 제1 컨택층(151)이 상술한 다층구조인 경우에, Ni는 약 150Å, Au는 약 300Å의 두께를 가지고 형성될 수 있다. 제2 패드층(153)은 Ti, Au 및 Cr 증 적어도 하나를 포함할 수 있으며, Ti/Au/Cr/Au 다층구조일 수 있다. 제2 패드층(153)이 상술한 다층구조인 경우에, 상기 기재 순서대로, Ti는 약 300Å, Au는 약 2㎛, Cr는 약 200Å, Au는 약 2.5㎛의 두께를 가지고 형성될 수 있다. 제1 전극(150)은 높은 반사도를 가지면서, 제1 상부 반도체층(111)과 오믹 컨택을 형성할 수 있다.Meanwhile, the
제1 범프(180)는 제1 전극(150) 상에 배치된다. 제2 범프(170)는 제2 전극(160) 상에 배치된다. 제1 범프(180)는 제1 영역(A1)과 제2 영역(A2)을 포함할 수 있다. 제1 범프(180)는 상부에 제1 오목부 및 제1 볼록부를 포함할 수 있다. 상기 제1 영역(A1)은 상기 제1 오목부를 포함할 수 있으며, 따라서, 제1 영역(A1)의 상면은 제1 오목부의 바닥면과 대응될 수 있다. 상기 제2 영역(A2)는 상기 제1 볼록부를 포함할 수 있으며, 따라서, 제2 영역(A2)의 상면은 제1 볼록부의 상면과 대응될 수 있다.The
제2 범프(170)는 제3 영역(A3)과 제4 영역(A4)을 포함할 수 있다. 제2 범프(170)는 상부에 제2 오목부 및 제2 볼록부를 포함할 수 있다. 제3 영역(A3)은 상기 제2 오목부를 포함할 수 있으며, 따라서, 제3 영역(A3)의 상면은 제2 오목부의 바닥면과 대응될 수 있다. 상기 제4 영역(A4)는 상기 제2 볼록부를 포함할 수 있으며, 따라서, 제4 영역(A4)의 상면은 제2 볼록부의 상면과 대응될 수 있다.The
제2 범프(170) 및 제1 범프(180)는 동일한 금속 재료로 형성될 수 있다. 또한, 상기 제1 및 제2 범프(170, 180)는 다층 구조로 형성될 수 있으며, 예컨대 접착층, 확산방지층 및 본딩층을 포함할 수 있다. 상기 접착층은 예를 들어, Ti, Cr 또는 Ni을 포함할 수 있으며, 확산방지층은 Cr, Ni, Ti, W, TiW, Mo, Pt 또는 이들의 복합층으로 형성될 수 있고, 본딩층은 Au 또는 AuSn을 포함할 수 있다. 제1 및 제2 범프(170, 180)는 Ti/Au/Cr/Au 다층구조일 수 있으며, 이 경우, Ti는 약 300Å, Au는 약 2㎛, Cr는 약 200Å, Au는 약 2.5㎛의 두께로 형성될 수 있다.The
한편, 절연층(160)이 제1 범프(180) 및 제2 범프(170)가 배치된 영역을 제외하고, 상기 하부 반도체층(115), 제1 및 제2 전류 분산부(120, 130), 제1 및 제2 전극(140, 150)을 덮어 보호한다. 절연층(160)은 실리콘 산화물층 및/또는 실리콘 질화물층을 포함할 수 있다. 나아가, 절연층(160)은 굴절률이 서로 다른 산화물층들을 적층한 분포 브래그 반사기(DBR)로 형성될 수도 있다. 이 경우, 절연층(160)은 상부 반도체층(111)과 하부 반도체층(115) 사이 경사면 및 하부 반도체층(115) 노출부의 광을 반사시킬 수 있어, 발광 다이오드의 광 추출 효율을 더욱 향상시킬 수 있다. 본 실시예에 있어서, 절연층(160)은 실리콘 산화물층과 실리콘 질화물층의 다중층 또는 실리콘 산화물층의 단일층으로 형성될 수 있으며, 절연층(160)이 다중층인 경우에, 실리콘 산화물층은 약 2400Å, 실리콘 질화물층은 약 5000Å의 두께를 가질 수 있으며, 절연층(160)이 실리콘 산화물층의 단일층인 경우에는, 실리콘 산화물층은 약 6000Å의 두께를 가질 수 있다. 다만, 이에 제한되는 것은 아니다.Meanwhile, the
실리콘 질화물층은 실리콘 산화물층과 비교하여, 방습특성이 상대적으로 우수하므로, 절연층(160)이 다중층인 경우에 발광 다이오드의 방습특성을 보다 향상시킬 수 있다.Since the silicon nitride layer has relatively excellent moisture barrier properties compared to the silicon oxide layer, moisture barrier characteristics of the light emitting diode can be further improved when the insulating
본 발명에 있어서, 제1 범프 및 제2 범프(170, 180)는 도시된 바와 같이 절연층(160)의 일부를 덮도록 형성될 수 있다. 따라서, 제1 범프(180)의 제2 영역(A2)의 적어도 일부는 절연층(160) 상에 배치될 수 있다. 나아가, 제2 범프(170)의 제4 영역(A4)의 적어도 일부는 절연층(160) 상에 배치될 수 있다. 즉, 절연층(160)의 일부는 제1 범프(180)과 제1 전극(150) 사이 및/또는 제2 범프(170)와 제2 전극(140) 사이에 배치될 수 있다.In the present invention, the first and
도 2를 다시 참조하면, 절연층(160)은 제1 전극(150)을 노출시키는 제1 개방영역(150a) 및 제2 전극(140)을 노출시키는 제2 개방영역(140a)을 포함할 수 있다. 제1 및 제2 개방영역(150a, 140a)을 각각 둘러싸는 절연층(160)의 측면이 노출될 수 있으며, 상기 노출된 측면은 제1 범프(180) 및/또는 제2 범프(170)와 맞닿아 있을 수 있다.Referring back to FIG. 2 , the insulating
또한, 도 2의 (a) 평면도를 다시 검토하면, 제1 개방영역(150a)의 면적은 제1 범프(180)의 제1 오목부의 바닥면 및 제1 볼록부의 상면의 합보다 작음을 알 수 있다. 또한, 제2 개방영역(140a)의 면적은 제2 범프(170)의 제2 오목부의 바닥면 및 제2 볼록부의 상면의 합보다 작음을 알 수 있다. 즉, 본 실시예에 있어서 제1 및 제2 범프(180, 170)는 각각 제1 개방영역(150a) 및 제2 개방영역(140a)을 완전히 덮을 수 있다.In addition, reviewing the plan view (a) of FIG. 2 again, it can be seen that the area of the first
본 발명에 따른 제1 및 제2 범프(180, 170)은 절연층(160)과 함께, 제1 및 제2 전극(150, 140)을 감쌀 수 있다. 이에 따라, 외부 습기 등이 발광 다이오드 내부로 침투하는 것을 방지할 수 있으므로, 발광 다이오드의 신뢰성을 향상시킬 수 있다. 또한, 본 발명에 따른 제1 및 제2 범프(180, 170) 각각의 상부에 배치된 오목부 및 볼록부로 인하여, 종래 기술과 비교하여, 인쇄회로기판 또는 서브 마운트 기판 상에 보다 강한 결합력을 가지고 실장될 수 있다.The first and
도 3은 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다. 본 실시예에 따른 발광 다이오드는 상술한 일 실시예에 따른 발광 다이오드와 비교하여, 제2 전류 분산부(130)의 형상 및 배치를 제외하고는 동일하다. 따라서, 동일한 구성요소에 대한 중복되는 설명은 생략한다.3 is a cross-sectional view for explaining a light emitting diode according to another embodiment of the present invention. The light emitting diode according to the present embodiment is identical to the light emitting diode according to the above-described embodiment except for the shape and arrangement of the second current spreading
도 3을 참조하면, 제2 전류 분산부(130)는 적어도 하나 이상의 분산체를 포함하며, 상기 분산체는 상하방향으로 긴 면을 가지는 직사각형 형태를 가진다. 이에 따라 발광 다이오드 내의 전류는 제2 전류 분산부(130) 형성 영역에서 분산되므로, 전류 확산을 향상시킬 수 있다.Referring to FIG. 3 , the second current spreading
제2 전류 분산부(130)가 포함하는 분산체들은 도시된 바와 같이, 동일한 형상을 가지고 일정한 간격으로 배치될 수 있을 뿐 아니라, 서로 다른 형상과 간격을 가지고 배치될 수도 있다. 제2 전류 분산부(130)가 포함하는 분산체들은 발광셀(110)보다 제1 전류 분산부(120)와 가깝게 배치될 수 있다. 즉, 제2 전류 분산부(130)가 포함하는 분산체들 중 발광셀(110)과 가장 인접한 분산체와 발광셀(110)과의 간격은, 제2 전류 분산부(130)가 포함하는 분산체들 중 제1 전류 분산부(120)과 가장 인접한 분산체와 제1 전류 분산부(120)와의 간격보다 넓을 수 있다.As illustrated, the dispersing elements included in the second current spreading
도 4는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.4 is a cross-sectional view for explaining a light emitting device according to an embodiment of the present invention.
도 4를 참조하면, 발광 다이오드는 상술한 본 발명의 실시예들에 따른 발광 다이오드이며, 발광 다이오드는 서브 마운트 기판(200) 상에 실장된다.Referring to FIG. 4 , the light emitting diode is a light emitting diode according to the above-described embodiments of the present invention, and the light emitting diode is mounted on the
서브 마운트 기판(200)은 기판(230) 및 기판(230) 상에 배치된 전극 패턴(220)을 포함한다. 기판(230)은 열전도성이 우수한 BeO, SiC, Si, Ge, SiGe, AlN 및 세라믹 기판 중 어느 하나일 수 있다. 그러나, 이에 한정되지 않고, 열전도율이 높은 절연 물질은 물론, 열전도율이 높을 뿐 아니라 전기 전도성이 우수한 금속성 물질을 포함하는 기판일 수 있다. The
전극 패턴(220)은 제2 범프(170) 및 제1 범프(180)의 형상에 대응하도록 형성되며, 전극 패턴(220) 각각에 제2 범프(170) 및 제1 범프(180)가 각각 본딩된다. 이때, 열 또는 초음파(ultrasonic)를 이용하거나, 열과 초음파를 동시에 사용하여 본딩할 수 있다. 그 밖에, 전극 패턴(220) 각각과 제1 범프(180) 또는 제2 범프(170)은 솔더 페이스트를 사용하여 본딩될 수 있다.The
다만 이에 제한되는 것은 아니며, 제1 및 제2 범프(180, 170)와 전극 패턴(220)은 본딩 영역(210)에서 상술한 본딩 방법을 포함한 다양한 방법을 통하여 본딩될 수 있다.However, it is not limited thereto, and the first and
도 5는 본 발명의 일 실시예에 따른 발광 다이오드 패키지를 설명하기 위한 사시도이다.5 is a perspective view for explaining a light emitting diode package according to an embodiment of the present invention.
도 5를 참조하면, 상기 발광 다이오드 패키지는 제1 프레임(311), 제2 프레임(313) 및 상기 제1 및 제2 프레임(311, 313) 사이에 위치하는 절연층(315)을 포함하는 기판(300), 상기 기판(300)의 상면에 형성된 캐비티(317) 내에 실장된 발광 다이오드(400) 및 서브 마운트 기판(200) 및 와이어(30)을 포함한다. 발광 다이오드(400)는 상술하여 설명한 본 발명의 실시예들에 따른 발광 다이오드이다.Referring to FIG. 5 , the light emitting diode package includes a substrate including a
제1 및 제2 프레임(311, 313)은 금속 프레임 또는 세라믹 프레임일 수 있다. 제1 및 제2 프레임(311, 313)이 금속 프레임인 경우에는, 전기적 특성과 방열에 우수한 성능을 가지는 Al, Ag, Cu 및 Ni 등을 포함하는 단일 금속 또는 합금을 포함할 수 있다.The first and
절연층(315)는 접착부를 포함할 수 있으며, 제1 및 제2 프레임(311, 313)을 양측에 고정시키는 기능을 갖는다. 와이어(330)를 통해, 패드들과 전원을 연결하여 발광 다이오드(400)에 전원이 공급될 수 있다.The insulating
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely an example of the technical idea of the present invention, and those skilled in the art can make various modifications, changes, and substitutions without departing from the essential characteristics of the present invention. will be. Therefore, the embodiments disclosed in the present invention and the accompanying drawings are not intended to limit the technical idea of the present invention, but to explain, and the scope of the technical idea of the present invention is not limited by these embodiments and the accompanying drawings. . The protection scope of the present invention should be construed according to the claims below, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.
100: 성장 기판
110: 발광셀
111: 상부 반도체층
113: 활성층
115: 하부 반도체층
120: 제1 전류 분산부
130: 제2 전류 분산부
121, 123, 131, 133: 반도체층
140: 제2 전극
140a: 제2 개방영역
141: 제2 컨택층
143: 제2 패드층
150: 제1 전극
150: 제1 개방영역
151: 제1 컨택층
153: 제1 패드층
160: 절연층
170: 제2 범프
180: 제1 범프
200: 서브 마운트 기판
210: 본딩 영역
220: 전극 패턴
311: 제1 프레임
313: 제2 프레임
315: 절연층
317: 캐비티
330: 와이어
400: 발광 다이오드100: growth substrate
110: light emitting cell
111: upper semiconductor layer
113: active layer
115: lower semiconductor layer
120: first current distribution unit
130: second current distribution unit
121, 123, 131, 133: semiconductor layer
140: second electrode
140a: second open area
141: second contact layer
143: second pad layer
150: first electrode
150: first open area
151: first contact layer
153: first pad layer
160: insulating layer
170: second bump
180: first bump
200: submount substrate
210: bonding area
220: electrode pattern
311: first frame
313: second frame
315: insulating layer
317: cavity
330: wire
400: light emitting diode
Claims (20)
상기 기판 상에 배치된 하부 반도체층;
상기 하부 반도체층의 일 영역 상에 상에 배치된 제1 상부 반도체층 및 상기 하부 반도체층과 상기 제1 상부 반도체층 사이에 배치된 활성층을 포함하는 발광셀;
상기 하부 반도체층의 다른 영역 상에 배치된 제2 상부 반도체층 및 상기 하부 반도체층과 상기 제2 상부 반도체층 사이에 배치된 활성층을 포함하는 제1 전류 분산부;
상기 발광셀과 상기 제1 전류 분산부 사이에 배치되며, 상기 하부 반도체층 상에 배치된 제3 상부 반도체층 및 상기 하부 반도체층과 상기 제3 상부 반도체층 사이에 배치된 활성층을 포함하는 제2 전류 분산부;
상기 제1 상부 반도체층과 전기적으로 연결된 제1 전극; 및
상기 하부 반도체층과 전기적으로 연결된 제2 전극을 포함하되,
상기 제2 전극의 일부는 상기 제1 전류 분산부 상에 배치되고,
상기 제2 전류 분산부는 복수의 분산체를 포함하며,
상기 제2 전극은 연장되어 상기 제2 전류 분산부의 복수의 분산체 각각의 적어도 일부를 덮고,
상기 복수의 분산체들은 동일한 형상을 가지고 일정한 간격으로 배치된 발광 다이오드.Board;
a lower semiconductor layer disposed on the substrate;
a light emitting cell including a first upper semiconductor layer disposed on one region of the lower semiconductor layer and an active layer disposed between the lower semiconductor layer and the first upper semiconductor layer;
a first current spreading unit including a second upper semiconductor layer disposed on another region of the lower semiconductor layer and an active layer disposed between the lower semiconductor layer and the second upper semiconductor layer;
It is disposed between the light emitting cell and the first current spreading part, and includes a third upper semiconductor layer disposed on the lower semiconductor layer and an active layer disposed between the lower semiconductor layer and the third upper semiconductor layer. current distribution unit;
a first electrode electrically connected to the first upper semiconductor layer; and
Including a second electrode electrically connected to the lower semiconductor layer,
A portion of the second electrode is disposed on the first current distributing part;
The second current spreading unit includes a plurality of dispersing elements,
The second electrode extends to cover at least a portion of each of the plurality of dispersion bodies of the second current spreading unit,
The plurality of dispersions have the same shape and are arranged at regular intervals.
상기 분산체는 평면도에서 보아, 상기 발광셀과 제1 전류 분산부가 정렬된 좌우 방향에 수직한 상하 방향으로 긴 면을 가지는 발광 다이오드.The method of claim 1,
The light emitting diode having a long surface in a vertical direction perpendicular to the left and right directions in which the light emitting cells and the first current spreading part are aligned when viewed from a plan view.
상기 제2 전류 분산부는 상기 발광셀과 나란한 높이를 가지는 발광 다이오드.The method of claim 1,
The second current spreading portion has a height parallel to the light emitting cell.
상기 제1 전류 분산부는 상기 발광셀과 나란한 높이를 가지는 발광 다이오드.The method of claim 1,
The first current spreading portion has a height parallel to the light emitting cell.
상기 제1 전류 분산부 및 상기 제2 전류 분산부는 평평한 상부면을 포함하는 발광 다이오드.The method of claim 1,
The first current distributing part and the second current distributing part include a flat top surface of the light emitting diode.
상기 제2 전극은 반사층을 포함하며, 상기 활성층에서 방출되는 광은 상기 반사층에서 반사되어 방출되는 발광 다이오드.The method of claim 1,
The light emitting diode of claim 1 , wherein the second electrode includes a reflective layer, and light emitted from the active layer is reflected from the reflective layer and emitted.
상기 제2 전극은 Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함하는 발광 다이오드.The method of claim 6,
wherein the second electrode includes at least one of Ni, Pt, Pd, Rh, W, Ti, Al, Ag, and Au.
상기 하부 반도체층은 n형 반도체층을 포함하고,
상기 제1 상부 반도체층은 p형 반도체층을 포함하는 발광 다이오드.The method of claim 1,
The lower semiconductor layer includes an n-type semiconductor layer,
Wherein the first upper semiconductor layer includes a p-type semiconductor layer.
상기 제1 전극은 Ni/Au를 포함하는 발광 다이오드.The method of claim 1,
The first electrode is a light emitting diode containing Ni / Au.
상기 제1 전류 분산부는 상기 제2 전류 분산부의 분산체들과 함께 일 방향을 따라 기다란 형상을 갖는 발광 다이오드.The method of claim 1,
The light emitting diode of claim 1 , wherein the first current dissipation unit has an elongated shape along one direction together with the dispersants of the second current dissipation unit.
상기 발광셀은 상기 일 방향을 따른 길이가 상기 일 방향에 수직한 방향의 폭보다 큰 발광 다이오드. The method of claim 10,
The light emitting cell may have a length along one direction greater than a width in a direction perpendicular to the one direction.
상기 제2 전극은 상기 제1 전류 분산부 및 상기 제2 전류 분산부의 복수의 분산체들을 모두 덮는 발광 다이오드.The method of claim 1,
The second electrode covers all of the plurality of dispersion elements of the first current distributing unit and the second current distributing unit.
상기 제1 전극은 상기 제2 전극으로부터 수평 방향으로 이격된 발광 다이오드.The method of claim 12,
The first electrode is spaced apart from the second electrode in a horizontal direction.
상기 발광셀의 활성층, 상기 제1 전류 분산부의 활성층, 및 상기 제2 전류 분산부의 활성층은 동일한 조성의 동일한 다중 양자우물 구조를 갖는 발광 다이오드.The method of claim 1,
The active layer of the light emitting cell, the active layer of the first current spreading part, and the active layer of the second current spreading part have the same multi-quantum well structure of the same composition.
상기 기판 상부에 배치된 청구항 1 내지 청구항 14의 어느 한 항의 발광 다이오드를 포함하는 발광 다이오드 패키지.a substrate including a first frame, a second frame, and an insulating layer positioned between the first and second frames;
A light emitting diode package comprising the light emitting diode of any one of claims 1 to 14 disposed on the substrate.
상기 제1 프레임 및 제2 프레임은 금속 프레임인 발광 다이오드 패키지.The method of claim 15
Wherein the first frame and the second frame are metal frames light emitting diode package.
상기 절연층은 접착부를 포함하는 발광 다이오드 패키지.The method of claim 15
The light emitting diode package wherein the insulating layer includes an adhesive portion.
상기 기판은 상면에 캐비티를 포함하고,
상기 발광 다이오드는 상기 캐비티 내에 배치된 발광 다이오드 패키지.The method of claim 15
The substrate includes a cavity on an upper surface,
The light emitting diode package disposed in the cavity.
서브 마운트를 더 포함하되,
상기 발광 다이오드는 상기 서브 마운트 상에 배치된 발광 다이오드 패키지.The method of claim 15
Including more submounts,
The light emitting diode package disposed on the sub-mount.
상기 발광 다이오드를 상기 제1 및 제2 프레임에 전기적으로 연결하기 위한 와이어들을 더 포함하는 발광 다이오드 패키지.The method of claim 15
The light emitting diode package further comprises wires for electrically connecting the light emitting diode to the first and second frames.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220088948A KR102550006B1 (en) | 2014-09-30 | 2022-07-19 | Light emitting diode |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140131604A KR102288376B1 (en) | 2014-09-30 | 2014-09-30 | Light emitting diode |
KR1020210097156A KR102424325B1 (en) | 2014-09-30 | 2021-07-23 | Light emitting diode |
KR1020220088948A KR102550006B1 (en) | 2014-09-30 | 2022-07-19 | Light emitting diode |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210097156A Division KR102424325B1 (en) | 2014-09-30 | 2021-07-23 | Light emitting diode |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20220110670A KR20220110670A (en) | 2022-08-09 |
KR102550006B1 true KR102550006B1 (en) | 2023-07-03 |
Family
ID=55789645
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140131604A KR102288376B1 (en) | 2014-07-31 | 2014-09-30 | Light emitting diode |
KR1020210097156A KR102424325B1 (en) | 2014-09-30 | 2021-07-23 | Light emitting diode |
KR1020220088948A KR102550006B1 (en) | 2014-09-30 | 2022-07-19 | Light emitting diode |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140131604A KR102288376B1 (en) | 2014-07-31 | 2014-09-30 | Light emitting diode |
KR1020210097156A KR102424325B1 (en) | 2014-09-30 | 2021-07-23 | Light emitting diode |
Country Status (1)
Country | Link |
---|---|
KR (3) | KR102288376B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108987557A (en) * | 2018-07-04 | 2018-12-11 | 佛山市国星半导体技术有限公司 | A kind of flip LED chips and preparation method thereof, LED component |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000294593A (en) | 1999-04-08 | 2000-10-20 | Nec Corp | Terminal structure for integrated circuit |
JP2001345480A (en) | 2000-03-31 | 2001-12-14 | Toyoda Gosei Co Ltd | Iii nitride compound semiconductor element |
JP2003101065A (en) | 2001-09-27 | 2003-04-04 | Toshiba Corp | Light-emitting diode and manufacturing method therefor |
JP2010525586A (en) | 2007-04-26 | 2010-07-22 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Optoelectronic component and method for manufacturing optoelectronic component |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10200213A (en) * | 1997-01-14 | 1998-07-31 | Nec Corp | Gallium nitride semiconductor laser |
JP3752339B2 (en) * | 1997-02-04 | 2006-03-08 | ローム株式会社 | Semiconductor light emitting device |
JP4759791B2 (en) | 2000-07-27 | 2011-08-31 | 日亜化学工業株式会社 | Optical semiconductor device and manufacturing method thereof |
JP2003273408A (en) | 2000-07-31 | 2003-09-26 | Nichia Chem Ind Ltd | Light emitting device |
JP2003110139A (en) | 2001-09-28 | 2003-04-11 | Sanyo Electric Co Ltd | Nitride semiconductor light emitting element |
JP2005197468A (en) | 2004-01-07 | 2005-07-21 | Hamamatsu Photonics Kk | Optical semiconductor element and method for manufacturing the same |
KR20050100291A (en) * | 2004-04-13 | 2005-10-18 | 엘지전자 주식회사 | Light emitting device and manufacturing method thereof |
KR101316119B1 (en) | 2007-03-06 | 2013-10-11 | 서울바이오시스 주식회사 | Light emitting diode and method for fabricating the same |
JP5141086B2 (en) | 2007-04-25 | 2013-02-13 | 日亜化学工業株式会社 | Semiconductor light emitting device |
JP5305790B2 (en) | 2008-08-28 | 2013-10-02 | 株式会社東芝 | Semiconductor light emitting device |
JP5334601B2 (en) | 2009-01-21 | 2013-11-06 | 株式会社東芝 | Semiconductor light emitting diode element and semiconductor light emitting device |
JP5427585B2 (en) | 2009-12-18 | 2014-02-26 | 昭和電工株式会社 | Flip chip type light emitting diode and method for manufacturing the same |
JP2013065773A (en) * | 2011-09-20 | 2013-04-11 | Toshiba Corp | Semiconductor light-emitting element |
-
2014
- 2014-09-30 KR KR1020140131604A patent/KR102288376B1/en active IP Right Grant
-
2021
- 2021-07-23 KR KR1020210097156A patent/KR102424325B1/en active IP Right Grant
-
2022
- 2022-07-19 KR KR1020220088948A patent/KR102550006B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000294593A (en) | 1999-04-08 | 2000-10-20 | Nec Corp | Terminal structure for integrated circuit |
JP2001345480A (en) | 2000-03-31 | 2001-12-14 | Toyoda Gosei Co Ltd | Iii nitride compound semiconductor element |
JP2003101065A (en) | 2001-09-27 | 2003-04-04 | Toshiba Corp | Light-emitting diode and manufacturing method therefor |
JP2010525586A (en) | 2007-04-26 | 2010-07-22 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Optoelectronic component and method for manufacturing optoelectronic component |
Also Published As
Publication number | Publication date |
---|---|
KR20160038468A (en) | 2016-04-07 |
KR102288376B1 (en) | 2021-08-11 |
KR20210096028A (en) | 2021-08-04 |
KR20220110670A (en) | 2022-08-09 |
KR102424325B1 (en) | 2022-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10177281B2 (en) | Light-emitting diode | |
US10199360B2 (en) | Wire bond free wafer level LED | |
US8247823B2 (en) | Light-emitting element | |
KR101034053B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
US7259447B2 (en) | Flip-chip type nitride semiconductor light emitting diode | |
KR101978968B1 (en) | Semiconductor light emitting device and light emitting apparatus | |
US10236414B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
KR20150139194A (en) | Light emitting diode and method of fabricating the same | |
JP7224020B2 (en) | Semiconductor device, semiconductor device package, and lighting system including the same | |
KR102550006B1 (en) | Light emitting diode | |
JP5125795B2 (en) | Semiconductor light emitting element and light emitting device | |
KR102256590B1 (en) | Light emitting diode | |
KR102250516B1 (en) | Light emitting device | |
KR20150107400A (en) | Light emitting diode | |
US20160072004A1 (en) | Semiconductor light emitting device | |
KR101148190B1 (en) | Light emitting diode having recesses and light emitting diode package | |
KR102181503B1 (en) | Light emitting device and light emitting device package thereof | |
KR102249637B1 (en) | Light emitting device and light emitting device package thereof | |
KR102385943B1 (en) | Light emitting device and light emitting device package | |
KR20120015882A (en) | Light emitting device package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |