KR102385943B1 - Light emitting device and light emitting device package - Google Patents

Light emitting device and light emitting device package Download PDF

Info

Publication number
KR102385943B1
KR102385943B1 KR1020150001972A KR20150001972A KR102385943B1 KR 102385943 B1 KR102385943 B1 KR 102385943B1 KR 1020150001972 A KR1020150001972 A KR 1020150001972A KR 20150001972 A KR20150001972 A KR 20150001972A KR 102385943 B1 KR102385943 B1 KR 102385943B1
Authority
KR
South Korea
Prior art keywords
layer
type semiconductor
semiconductor layer
conductivity
current blocking
Prior art date
Application number
KR1020150001972A
Other languages
Korean (ko)
Other versions
KR20160085069A (en
Inventor
김청송
김동진
문지형
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150001972A priority Critical patent/KR102385943B1/en
Publication of KR20160085069A publication Critical patent/KR20160085069A/en
Application granted granted Critical
Publication of KR102385943B1 publication Critical patent/KR102385943B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages

Abstract

실시 예는 발광 소자 및 발광 소자 패키지에 관한 것이다.
실시 예의 발광 소자는 제1 도전형 반도체층, 제1 도전형 반도체층 상에 위치한 활성층 및 활성층 상에 위치한 제2 도전형 반도체층을 포함하는 발광 구조체와, 제1 도전형 반도체층의 제1 영역에 위치한 제1 전극 패드와, 제2 도전형 반도체층 상에 위치한 제2 전극 패드, 및 제1 도전형 반도체층의 제2 영역에 위치하고, 제2 전극 패드와 오버랩된 전류 차단층을 포함하고, 전류 차단층은 활성층이 제거되어 노출된 제1 도전형 반도체층과 접촉하여 활성층의 광 흡수에 의한 광 손실을 방지하므로 광 효율을 향상시킬 수 있다.
The embodiment relates to a light emitting device and a light emitting device package.
The light emitting device of the embodiment includes a light emitting structure including a first conductivity type semiconductor layer, an active layer located on the first conductivity type semiconductor layer, and a second conductivity type semiconductor layer located on the active layer, and a first region of the first conductivity type semiconductor layer A first electrode pad positioned on the, a second electrode pad positioned on the second conductivity-type semiconductor layer, and a current blocking layer positioned in the second region of the first conductivity-type semiconductor layer and overlapping the second electrode pad, The current blocking layer prevents light loss due to light absorption of the active layer by contacting the exposed first conductivity-type semiconductor layer by removing the active layer, thereby improving light efficiency.

Description

발광 소자 및 발광 소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}Light emitting device and light emitting device package {LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}

실시 예는 발광 소자 및 발광 소자 패키지에 관한 것이다.The embodiment relates to a light emitting device and a light emitting device package.

발광 소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.A light emitting device (Light Emitting Device) is a p-n junction diode with a characteristic in which electric energy is converted into light energy. It is possible.

GaN 계열의 발광 소자(LED)는 천연색 LED 표시소자, LED 교통 신호기, 백색 LED 등 다양한 응용에 사용되고 있다. 최근, 고효율 백색 LED의 발광 효율은(luminous efficiency)은 통상의 형광램프의 효율보다 우수하여 일반 조명 분야에서도 형광 램프를 대체할 것으로 기대되고 있다.GaN-based light emitting devices (LEDs) are being used in various applications such as natural color LED displays, LED traffic signals, and white LEDs. Recently, the luminous efficiency of a high-efficiency white LED is superior to that of a conventional fluorescent lamp, so it is expected to replace the fluorescent lamp in the general lighting field.

종래의 발광 소자 중 수평형 타입의 발광 소자는 기판 상에 질화물 반도체층을 형성하고, 질화물 반도체층의 상측에 전극층이 위치한다.In a conventional light emitting device of a horizontal type, a nitride semiconductor layer is formed on a substrate, and an electrode layer is positioned above the nitride semiconductor layer.

한편, 종래의 발광 소자는 전류 분산 문제를 해소하기 위해 전극층과 반도체층 사이에 전류 차단층을 형성하여 전극층 상에 위치한 전극 패드 주변에서 전류가 집중되는 것을 방지하는 기술이 연구되고 있다.On the other hand, in order to solve the problem of current dispersion in the conventional light emitting device, a technology for preventing current from being concentrated around an electrode pad located on the electrode layer by forming a current blocking layer between the electrode layer and the semiconductor layer is being studied.

그러나, 종래의 발광 소자는 발광된 광이 전류 차단층 주변에 위치한 활성층으로 재입사되는 광 흡수에 의해 광 추출 효율이 저하되는 문제가 있다. However, the conventional light emitting device has a problem in that light extraction efficiency is lowered due to light absorption in which emitted light is re-entered into the active layer located around the current blocking layer.

실시 예는 광 추출 효율을 향상시키는 발광 소자 및 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device and a light emitting device package that improve light extraction efficiency.

실시 예는 활성층을 제거하여 광이 흡수되는 영역을 근본적으로 차단하는 발광 소자 및 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device and a light emitting device package that fundamentally block an area in which light is absorbed by removing the active layer.

실시 예는 메사 에칭 공정에서 활성층을 제거하여 노출되는 제1 도전형 반도체층 상에 전류 차단층을 형성함으로써, 추가 공정없이 광 추출을 향상시킬 수 있는 발광 소자 및 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device and a light emitting device package capable of improving light extraction without an additional process by forming a current blocking layer on the first conductivity type semiconductor layer exposed by removing the active layer in the mesa etching process.

실시 예에 의한 발광 소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되는 활성층, 상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함하는 발광 구조체; 상기 제1 도전형 반도체층의 제1 영역 상에 배치되는 제1 전극 패드; 상기 제2 도전형 반도체층 및 상기 활성층과 상기 제1 도전형 반도체층의 일부를 관통하는 오목부; 상기 오목부 내에 배치되는 전류 차단층; 및 상기 제2 도전형 반도체층과 전기적으로 연결되고 상기 전류 차단층과 수직으로 오버랩된 제2 전극 패드를 포함할 수 있다.A light emitting device according to an embodiment includes: a light emitting structure including a first conductivity type semiconductor layer, an active layer disposed on the first conductivity type semiconductor layer, and a second conductivity type semiconductor layer disposed on the active layer; a first electrode pad disposed on a first region of the first conductivity-type semiconductor layer; a concave portion penetrating a portion of the second conductivity type semiconductor layer and the active layer and the first conductivity type semiconductor layer; a current blocking layer disposed in the recess; and a second electrode pad electrically connected to the second conductivity-type semiconductor layer and vertically overlapped with the current blocking layer.

다른 실시 예에 따른 발광 소자는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 상에 위치한 활성층; 및 상기 활성층 상에 위치한 제2 도전형 반도체층을 포함하는 발광 구조체; 상기 제1 도전형 반도체층의 제1 영역에 위치한 제1 전극 패드; 상기 제2 도전형 반도체층 상에 위치한 제2 전극 패드; 및 상기 제1 도전형 반도체층의 제2 영역에 위치하고, 상기 제2 전극 패드와 오버랩된 전류 차단층을 포함하고, 상기 전류 차단층의 하부면은 상기 제1 전극 패드의 하부면보다 아래에 위치할 수 있다.A light emitting device according to another embodiment includes a first conductivity type semiconductor layer; an active layer positioned on the first conductivity-type semiconductor layer; and a light emitting structure including a second conductivity type semiconductor layer positioned on the active layer; a first electrode pad positioned in a first region of the first conductivity-type semiconductor layer; a second electrode pad positioned on the second conductivity-type semiconductor layer; and a current blocking layer positioned in a second region of the first conductivity-type semiconductor layer and overlapping the second electrode pad, wherein a lower surface of the current blocking layer is positioned below a lower surface of the first electrode pad. can

실시 예에 따른 발광 소자는 제2 전극 패드과 오버랩되는 전류 차단층이 활성층 및 제2 도전형 반도체층이 제거되어 노출된 제1 도전형 반도체층 상에 형성되어 활성층의 광 흡수에 의한 광 손실을 방지하므로 광 효율을 향상시킬 수 있다.In the light emitting device according to the embodiment, the current blocking layer overlapping the second electrode pad is formed on the first conductivity type semiconductor layer exposed by removing the active layer and the second conductivity type semiconductor layer to prevent light loss due to light absorption of the active layer Therefore, the light efficiency can be improved.

실시예에 따른 발광 소자는 전류 차단층에 의해 제2 전극 패드 주변에서 집중되는 전류를 분산시켜 신뢰성을 유지함과 동시에 광 효율을 향상시킬 수 있다.In the light emitting device according to the embodiment, the current concentrated around the second electrode pad is dispersed by the current blocking layer, thereby maintaining reliability and improving light efficiency.

실시예에 따른 발광 소자는 발광 구조체의 오목부 내에서 경사진 면을 갖는 전류 차단층에 의해 광 추출을 향상시킬 수 있다.In the light emitting device according to the embodiment, light extraction may be improved by a current blocking layer having an inclined surface in the concave portion of the light emitting structure.

도 1은 실시예에 따른 발광 소자를 도시한 사시도이다.
도 2는 도 1의 발광 소자를 도시한 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ'라인을 따라 절단한 제1 실시예에 따른 발광 소자를 도시한 단면도이다.
도 4는 도 3의 A를 도시한 단면도이다.
도 5는 도 2의 Ⅰ-Ⅰ'라인을 따라 절단한 제2 실시예에 따른 발광 소자를 도시한 단면도이다.
도 6은 도 5의 A를 도시한 단면도이다.
도 7은 도 2의 Ⅰ-Ⅰ'라인을 따라 절단한 제3 실시예에 따른 발광 소자를 도시한 단면도이다.
도 8은 제4 실시예에 따른 발광 소자를 도시한 단면도이다.
도 9는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지를 도시한 도면이다.
1 is a perspective view illustrating a light emitting device according to an embodiment.
FIG. 2 is a plan view illustrating the light emitting device of FIG. 1 .
3 is a cross-sectional view illustrating the light emitting device according to the first embodiment taken along line I-I' of FIG. 2 .
4 is a cross-sectional view illustrating A of FIG. 3 .
5 is a cross-sectional view illustrating a light emitting device according to a second embodiment taken along line I-I' of FIG. 2 .
FIG. 6 is a cross-sectional view taken along line A of FIG. 5 .
7 is a cross-sectional view illustrating a light emitting device according to a third embodiment taken along line I-I' of FIG. 2 .
8 is a cross-sectional view illustrating a light emitting device according to a fourth embodiment.
9 is a view illustrating a light emitting device package including a light emitting device according to an embodiment.

이하에서는 첨부한 도면을 참조하여 실시예에 따른 발광 소자 및 발광 소자 패키지에 대해서 상세하게 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
Hereinafter, a light emitting device and a light emitting device package according to an embodiment will be described in detail with reference to the accompanying drawings. In the description of the embodiment, each layer (film), region, pattern or structures are formed “on” or “under” each layer (film), region, pad or pattern of the substrate, When described as being, "on" and "under" include both "directly" or "indirectly" formed through another layer. In addition, the reference for the upper / upper or lower of each layer will be described with reference to the drawings.

도 1은 실시예에 따른 발광 소자를 도시한 사시도이고, 도 2는 도 1의 발광 소자를 도시한 평면도이다.1 is a perspective view illustrating a light emitting device according to an embodiment, and FIG. 2 is a plan view illustrating the light emitting device of FIG. 1 .

도 1 및 도 2를 참조하면, 발광 소자(100)는 기판(111), 버퍼층(113), 발광 구조체(120), 전극층(131), 제1 전극 패드(141), 제1 보조 전극(143), 제2 전극 패드(151) 및 제2 보조 전극(153)을 포함한다.1 and 2 , the light emitting device 100 includes a substrate 111 , a buffer layer 113 , a light emitting structure 120 , an electrode layer 131 , a first electrode pad 141 , and a first auxiliary electrode 143 . ), a second electrode pad 151 and a second auxiliary electrode 153 .

상기 기판(111)은 질화갈륨계 반도체층을 성장시킬 수 있는 성장 기판으로서, 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3, LiGaO3, 석영(quartz) 중 어느 하나를 이용할 수 있다. 상기 기판(111)의 상면에는 복수의 돌출부가 형성될 수 있으며, 상기의 복수의 돌출부는 상기 기판(111)의 식각을 통해 형성하거나, 별도의 러프니스(Roughness)와 같은 광 추출 구조로 형성될 수 있다. 상기 돌출부는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다. 상기 버퍼층(113)은 상기 기판(111) 상에 위치하고, 상기 기판(111)과 질화물 계열의 반도체층과의 격자 상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층 기능을 할 수 있다. 상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층 사이의 격자 상수 사이의 값을 가질 수 있다. 상기 버퍼층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The substrate 111 is a growth substrate capable of growing a gallium nitride-based semiconductor layer, and a light-transmitting, insulating, or conductive substrate may be used, for example, sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Any one of Si, GaP, InP, Ge, Ga 2 O 3 , LiGaO 3 , and quartz may be used. A plurality of protrusions may be formed on the upper surface of the substrate 111 , and the plurality of protrusions may be formed by etching the substrate 111 or formed as a light extraction structure such as a separate roughness. can The protrusion may have a stripe shape, a hemispherical shape, or a dome shape. The buffer layer 113 is positioned on the substrate 111 and may be formed to alleviate a difference in lattice constant between the substrate 111 and the nitride-based semiconductor layer, and may function as a defect control layer. . The buffer layer 113 may have a value between the lattice constant between the substrate 111 and the nitride-based semiconductor layer. The buffer layer 113 may be formed of an oxide such as a ZnO layer, but is not limited thereto.

상기 발광 구조체(120)는 기판(111) 상에 위치한다. 발광 구조체(120)는 제1 도전형 반도체층(115), 활성층(117) 및 제2 도전형 반도체층(119)을 포함한다.The light emitting structure 120 is positioned on the substrate 111 . The light emitting structure 120 includes a first conductivity type semiconductor layer 115 , an active layer 117 , and a second conductivity type semiconductor layer 119 .

상기 제1 도전형 반도체층(115)은 단일층 또는 다중층으로 형성될 수 있다. 상기 제1 도전형 반도체층(115)이 n형 반도체층인 경우, 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체일 수 있다. 상기 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나, 이에 한정되지 않는다. 상기 제1 도전형 반도체층(115)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 반도체층(115)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductivity type semiconductor layer 115 may be formed as a single layer or multiple layers. When the first conductivity-type semiconductor layer 115 is an n-type semiconductor layer, it may be a Group III-5 compound semiconductor doped with a first conductivity-type dopant. The first conductivity-type dopant is an n-type dopant and may include Si, Ge, Sn, Se, and Te, but is not limited thereto. The first conductivity type semiconductor layer 115 may include a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). can The first conductivity type semiconductor layer 115 may be formed of any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, and InP.

상기 활성층(117)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 어느 하나일 수 있다. 상기 활성층(117)은 질화갈륨계 반도체층으로 형성된 우물층 및 장벽층을 포함할 수 있다. The active layer 117 may have any one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. The active layer 117 may include a well layer and a barrier layer formed of a gallium nitride-based semiconductor layer.

예를 들어, 상기 활성층(117)은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs, GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.For example, the active layer 117 may include any one or more pairs of InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs, GaInP/AlGaInP, GaP/AlGaP, and InGaP/AlGaP. It may be formed in a structure, but is not limited thereto. The well layer may be formed of a material having a band gap lower than a band gap of the barrier layer.

상기 활성층(117)의 장벽층 및 우물층은 활성층의 결정 품질을 향상시키기 위해 불순물이 도핑되지 않은 언도프트층으로 형성될 수 있으나, 순방향 전압을 낮추기 위해 일부 또는 전체 활성 영역 내에 불순물이 도핑될 수도 있다.The barrier layer and the well layer of the active layer 117 may be formed as undoped layers that are not doped with impurities in order to improve the crystal quality of the active layer, but some or all of the active regions may be doped with impurities to lower the forward voltage. there is.

상기 제2 도전형 반도체층(119)은 상기 활성층(117) 상에 위치하고, 단일층 또는 다중층으로 형성될 수 있다. 상기 제2 도전형 반도체층(119)이 p형 반도체층인 경우, 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체일 수 있다. 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나, 이에 한정하지 않는다. 상기 제2 도전형 반도체층(119)은 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, GaP와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다.The second conductivity-type semiconductor layer 119 is positioned on the active layer 117 and may be formed as a single layer or multiple layers. When the second conductivity-type semiconductor layer 119 is a p-type semiconductor layer, it may be a Group III-5 compound semiconductor doped with a second conductivity-type dopant. The second conductivity-type dopant is a p-type dopant and may include, but is not limited to, Mg, Zn, Ca, Sr, Ba, or the like. The second conductivity type semiconductor layer 119 may be formed of, for example, any one of compound semiconductors such as GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and GaP.

상기 제1 전극 패드(141) 및 제1 보조 전극(143)은 상기 제1 도전형 반도체층(115) 상에 위치한다.The first electrode pad 141 and the first auxiliary electrode 143 are positioned on the first conductivity-type semiconductor layer 115 .

상기 제2 전극 패드(151) 및 제2 보조 전극(153)은 상기 제2 도전형 반도체층(119) 상에 위치한다.The second electrode pad 151 and the second auxiliary electrode 153 are positioned on the second conductivity-type semiconductor layer 119 .

상기 제1 전극 패드(141), 제1 보조 전극(143), 제2 전극 패드(151) 및 제2 보조 전극(153)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.The first electrode pad 141 , the first auxiliary electrode 143 , the second electrode pad 151 , and the second auxiliary electrode 153 are Ti, Ru, Rh, Ir, Mg, Zn, Al, In, and Ta. , Pd, Co, Ni, Si, Ge, Ag and Au and optional alloys thereof.

상기 전극층(131)은 전류 확산층으로서, 투과성 및 전기 전도성을 가지는 물질로 형성될 수 있다. 상기 전극층(131)은 화합물 반도체층의 굴절률보다 낮은 굴절률로 형성될 수 있다.The electrode layer 131 is a current diffusion layer and may be formed of a material having transparency and electrical conductivity. The electrode layer 131 may have a refractive index lower than that of the compound semiconductor layer.

상기 전극층(131)은 상기 제2 도전형 반도체층(119) 상에 형성되어 상기 제2 도전형 반도체층(119)과 오믹콘택할 수 있다. 상기 전극층(131)은 투명 도전성 산화물 또는 투명 금속층일 수 있다. 예컨대 상기 전극층(131)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO 등 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. The electrode layer 131 may be formed on the second conductivity type semiconductor layer 119 to be in ohmic contact with the second conductivity type semiconductor layer 119 . The electrode layer 131 may be a transparent conductive oxide or a transparent metal layer. For example, the electrode layer 131 may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), or indium gallium tin (IGTO). oxide), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), ZnO, IrOx, RuOx, NiO, and the like, and may be formed as at least one layer.

도 3은 도 2의 Ⅰ-Ⅰ'라인을 따라 절단한 제1 실시예에 따른 발광 소자를 도시한 단면도이고, 도 4는 도 3의 A를 도시한 단면도이다.FIG. 3 is a cross-sectional view illustrating the light emitting device according to the first embodiment cut along line I-I' of FIG. 2 , and FIG. 4 is a cross-sectional view illustrating A of FIG. 3 .

도 3 및 도 4를 참조하면, 제1 실시예에 따른 발광 소자는 발광 구조체(120) 내에 위치한 전류 차단층(160)을 포함한다. 상기 전류 차단층(160)은 상기 제2 전극 패드(151)의 하부에 전류가 집중되는 것을 방지하는 기능을 갖는다.3 and 4 , the light emitting device according to the first embodiment includes a current blocking layer 160 located in the light emitting structure 120 . The current blocking layer 160 has a function of preventing current from being concentrated under the second electrode pad 151 .

여기서, 상기 제1 도전형 반도체층(115)은 제1 및 제2 영역(115a, 115b)을 포함할 수 있다. 상기 제1 도전형 반도체층(115)의 제1 영역은 제2 도전형 반도체층(119) 및 활성층(117)으로부터 노출된 영역으로 정의될 수 있다. 제1 전극 패드(141)는 상기 제1 영역 상에 위치한다. 상기 제1 도전형 반도체층(115)의 제2 영역(115b)은 상기 제2 도전형 반도체층(119) 및 활성층(117)으로부터 노출된 영역으로 정의될 수 있다. 상기 전류 차단층(160)은 상기 제2 영역(115b) 상에 위치한다. 상기 제1 및 제2 영역(115a, 115b)은 서로 일정 간격 이격될 수 있다. 상기 전류 차단층(160) 및 상기 제1 전극 패드(141)는 서로 일정 간격 이격될 수 있다. 상기 제1 및 제2 영역(115a, 115b)은 상기 제1 도전형 반도체층(115)을 노출시키는 메사 에칭 공정을 통해서 형성되어 상기 제1 및 제2 영역(115a, 115b)은 동일한 두께 또는 동일 깊이일 수 있으나, 이에 한정되는 것은 아니다.Here, the first conductivity type semiconductor layer 115 may include first and second regions 115a and 115b. The first region of the first conductivity-type semiconductor layer 115 may be defined as a region exposed from the second conductivity-type semiconductor layer 119 and the active layer 117 . The first electrode pad 141 is positioned on the first area. The second region 115b of the first conductivity-type semiconductor layer 115 may be defined as a region exposed from the second conductivity-type semiconductor layer 119 and the active layer 117 . The current blocking layer 160 is located on the second region 115b. The first and second regions 115a and 115b may be spaced apart from each other by a predetermined interval. The current blocking layer 160 and the first electrode pad 141 may be spaced apart from each other by a predetermined interval. The first and second regions 115a and 115b are formed through a mesa etching process exposing the first conductivity-type semiconductor layer 115 so that the first and second regions 115a and 115b have the same thickness or the same thickness. It may be a depth, but is not limited thereto.

상기 발광 구조체(120)는 오목부를 포함하고, 상기 오목부는 상기 제2 영역(115b)과 대응된다. 상기 오목부는 상기 활성층(117) 및 상기 제2 도전형 반도체층(119)이 제거되어 상기 제1 도전형 반도체층(115)의 상부면 일부가 노출된 구조를 갖는다. 상기 오목부는 위로 갈수록 점차 넓어지는 너비를 갖는다. 즉, 오목부는 제1 도전형 반도체층(115)의 상부면으로부터 경사진 측면을 갖는다. The light emitting structure 120 includes a concave portion, and the concave portion corresponds to the second region 115b. The concave portion has a structure in which the active layer 117 and the second conductivity type semiconductor layer 119 are removed to expose a portion of the upper surface of the first conductivity type semiconductor layer 115 . The concave portion has a width that gradually increases toward the top. That is, the concave portion has a side inclined from the top surface of the first conductivity type semiconductor layer 115 .

상기 전류 차단층(160)은 상기 오목부 내에 형성될 수 있다. 즉, 상기 전류 차단층(160)은 상기 오목부 내부의 제1 도전형 반도체층(115), 활성층(117)의 측면 및 제2 도전형 반도체층(119)의 측면 상에 형성되고, 상기 제2 도전형 반도체층(119)의 상부면으로 연장될 수 있다. 상기 전류 차단층(160)은 상기 활성층(117)이 제거된 영역에 위치함으로써, 광을 흡수하는 활성층을 제거하여 광 손실을 방지하는 기능을 갖는다. The current blocking layer 160 may be formed in the concave portion. That is, the current blocking layer 160 is formed on the side surface of the first conductivity type semiconductor layer 115, the active layer 117 and the side surface of the second conductivity type semiconductor layer 119 inside the recess, and It may extend to the upper surface of the two-conductivity type semiconductor layer 119 . The current blocking layer 160 has a function of preventing light loss by removing the active layer absorbing light by being located in the region where the active layer 117 is removed.

상기 전류 차단층(160)은 상기 오목부의 경사진 측면과 대응되어 상기 제2 도전형 반도체층(119)의 상부면을 기준으로 경사지게 형성될 수 있다. The current blocking layer 160 may be formed to be inclined with respect to the upper surface of the second conductivity-type semiconductor layer 119 to correspond to the inclined side surface of the concave portion.

상기 전류 차단층(160)은 예컨대 산화물 또는 질화물등의 절연물질로 구현될 수 있다. 예를 들어, 상기 전류 차단층(160)은 SixOy, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나 이에 한정되는 것은 아니다.The current blocking layer 160 may be formed of, for example, an insulating material such as oxide or nitride. For example, the current blocking layer 160 may be formed by selecting at least one from the group consisting of Si x O y , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, etc. However, the present invention is not limited thereto.

또는 상기 전류 차단층(160)은 굴절률이 서로 상이한 층들을 교대로 적층한 분포 브래그 반사기(DBR: Distributed Bragg Reflector)를 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 분포 브래그 반사기(DBR)의 상기 전류 차단층(160)은 상기 오목부 내에서 경사지게 형성되어 광을 반사하므로 발광 소자의 광 추출을 향상시킬 수 있다.Alternatively, the current blocking layer 160 may include a distributed Bragg reflector (DBR) in which layers having different refractive indices are alternately stacked, but is not limited thereto. The current blocking layer 160 of the distributed Bragg reflector (DBR) is inclined in the concave portion to reflect light, so that light extraction of the light emitting device can be improved.

상기 전류 차단층(160)은 제2 도전형 반도체층(119) 상에 위치한 제2 전극 패드(151)와 오버랩될 수 있다. 상기 전류 차단층(160)의 전체는 상기 제2 전극 패드(151)와 오버랩될 수 있다. 또한, 상기 전류 차단층(160)의 전체는 상기 제2 보조 전극(도2의 153)과 오버랩될 수 있다.The current blocking layer 160 may overlap the second electrode pad 151 positioned on the second conductivity-type semiconductor layer 119 . The entirety of the current blocking layer 160 may overlap the second electrode pad 151 . Also, the entirety of the current blocking layer 160 may overlap the second auxiliary electrode ( 153 in FIG. 2 ).

보다 구체적으로, 도 4에서는 상기 전류 차단층(160)의 너비(W2)는 상기 제2 전극 패드(151)의 너비(W1)와 같도록 도시되어 있으나, 이에 한정하지 않고, 상기 전류 차단층(160)의 너비(W2)는 상기 제2 전극 패드(151) 주변에서 전류가 집중되지 않도록 상기 제2 전극 패드(151)의 너비(W1)와 같거나 넓게 형성될 수 있다. More specifically, in FIG. 4 , the width W2 of the current blocking layer 160 is shown to be the same as the width W1 of the second electrode pad 151 , but the present invention is not limited thereto, and the current blocking layer ( The width W2 of 160 may be equal to or wider than the width W1 of the second electrode pad 151 so that current is not concentrated around the second electrode pad 151 .

또한, 상기 전류 차단층(160)의 너비(W2)는 상기 제2 보조 전극(153)의 너비(미도시)와 같거나 넓게 형성될 수 있다. 즉, 상기 전류 차단층(160)의 너비는 상기 제2 전극 패드(151)와 오버랩되는 영역과 상기 제2 보조 전극(도2의 153)과 오버랩되는 영역이 서로 상이할 수 있다.Also, the width W2 of the current blocking layer 160 may be equal to or wider than the width (not shown) of the second auxiliary electrode 153 . That is, the width of the current blocking layer 160 may be different from the area overlapping the second electrode pad 151 and the area overlapping the second auxiliary electrode (153 in FIG. 2 ).

전극층(131)은 상기 전류 차단층(160) 및 상기 제2 도전형 반도체층(119) 상에 위치한다. 즉, 상기 전극층(131)은 외부에 노출된 상기 전류 차단층(160)을 덮고, 상기 제2 도전형 반도체층(119)의 상부면을 덮을 수 있다. 상기 오목부 내에 위치하는 상기 전극층(131)은 상기 전류 차단층(160)의 단면 형상에 대응되는 단면 형상을 갖는다. 즉, 오목부 내에 위치한 상기 전극층(131)은 상기 제2 도전형 반도체층(119)의 상부면을 기준으로 경사지게 형성될 수 있다.The electrode layer 131 is disposed on the current blocking layer 160 and the second conductivity type semiconductor layer 119 . That is, the electrode layer 131 may cover the current blocking layer 160 exposed to the outside and cover the upper surface of the second conductivity-type semiconductor layer 119 . The electrode layer 131 positioned in the recess has a cross-sectional shape corresponding to the cross-sectional shape of the current blocking layer 160 . That is, the electrode layer 131 located in the concave portion may be inclined with respect to the upper surface of the second conductivity-type semiconductor layer 119 .

상기 제2 전극 패드(151) 및 제2 보조 전극(153)은 상기 전극층(131) 상에 위치하고, 상기 전류 차단층(160)과 오버랩될 수 있다. 여기서, 상기 전류 차단층(160) 전체는 상기 제2 전극 패드(151) 및 상기 제2 보조 전극(153)과 오버랩될 수 있다. 상기 오목부 내에 형성되는 상기 제2 전극 패드(151) 및 제2 보조 전극(153)은 상기 전류 차단층(160)의 형상에 대응되어 상기 제2 도전형 반도체층(119)의 상부면을 기준으로 경사진 측면을 갖는다.The second electrode pad 151 and the second auxiliary electrode 153 may be positioned on the electrode layer 131 and overlap the current blocking layer 160 . Here, the entire current blocking layer 160 may overlap the second electrode pad 151 and the second auxiliary electrode 153 . The second electrode pad 151 and the second auxiliary electrode 153 formed in the recessed portion correspond to the shape of the current blocking layer 160 and are based on the upper surface of the second conductivity-type semiconductor layer 119 . has sloping sides.

제1 실시예에 따른 발광 소자는 상기 제2 전극 패드(151) 및 제2 보조 전극(153)과 오버랩되는 상기 전류 차단층(160)이 상기 활성층(117) 및 제2 도전형 반도체층(119)이 제거되어 노출된 제1 도전형 반도체층(115) 상에 형성되어 활성층(117)의 광 흡수에 의한 광 손실을 방지하므로 광 효율을 향상시킬 수 있다.In the light emitting device according to the first embodiment, the current blocking layer 160 overlapping the second electrode pad 151 and the second auxiliary electrode 153 includes the active layer 117 and the second conductivity type semiconductor layer 119 . ) is removed and formed on the exposed first conductivity-type semiconductor layer 115 to prevent light loss due to light absorption of the active layer 117, thereby improving light efficiency.

또한, 제1 실시예에 따른 발광 소자는 상기 전류 차단층(160)에 의해 상기 제2 전극 패드(151) 및 제2 보조 전극(153) 주변에서 집중되는 전류를 분산시킬 수 있다.In addition, in the light emitting device according to the first embodiment, the current concentrated around the second electrode pad 151 and the second auxiliary electrode 153 may be dispersed by the current blocking layer 160 .

또한, 제1 실시예에 따른 발광 소자는 발광 구조체(120)의 오목부 내에서 경사진 면을 갖는 상기 전류 차단층(160)에 의해 광 추출을 향상시킬 수 있다.In addition, in the light emitting device according to the first embodiment, light extraction may be improved by the current blocking layer 160 having an inclined surface in the concave portion of the light emitting structure 120 .

도 5는 도 2의 Ⅰ-Ⅰ'라인을 따라 절단한 제2 실시예에 따른 발광 소자를 도시한 단면도이고, 도 6은 도 5의 A를 도시한 단면도이다.FIG. 5 is a cross-sectional view illustrating a light emitting device according to a second embodiment taken along line I-I' of FIG. 2 , and FIG. 6 is a cross-sectional view taken along line A of FIG. 5 .

제2 실시예는 제1 실시예의 기술적인 특징을 채용할 수 있다.The second embodiment may adopt the technical features of the first embodiment.

도 5 및 도 6을 참조하면, 제2 실시예에 따른 발광 소자는 전류 차단층(260)을 제외한 구성 제1 실시예에 따른 발광 소자와 동일하므로 동일한 부호를 병기하고 상세한 설명은 생략하기로 하며, 제2 실시예의 주된 특징 위주로 기술하기로 한다.5 and 6, since the light emitting device according to the second embodiment has the same configuration as the light emitting device according to the first embodiment except for the current blocking layer 260, the same reference numerals are used and a detailed description thereof will be omitted. , the main features of the second embodiment will be mainly described.

상기 전류 차단층(260)은 제1 도전형 반도체층(115)의 상에 접촉되고, 활성층(117)의 측면 및 제2 도전형 반도체층(119)의 측면에 접촉된다. 상기 전류 차단층(160)은 상기 제2 도전형 반도체층(119) 상에 위치한 제2 전극 패드(151)와 오버랩될 수 있다. The current blocking layer 260 is in contact with the first conductivity type semiconductor layer 115 , and is in contact with the side surface of the active layer 117 and the side surface of the second conductivity type semiconductor layer 119 . The current blocking layer 160 may overlap the second electrode pad 151 positioned on the second conductivity type semiconductor layer 119 .

상기 전류 차단층(260)은 경사진 측면을 포함하는 컵 형상의 단면을 갖는다. 상기 전류 차단층(260)의 끝단은 상기 제2 도전형 반도체층(119)의 상부면과 동일 평면 상에 위치할 수 있다. 보다 구체적으로 상기 전류 차단층(260)은 상기 활성층(117) 및 제2 도전형 반도체층(119)으로부터 노출된 제1 도전형 반도체층(115) 상에 접촉되고, 상기 활성층(117)의 측면 및 상기 제2 도전형 반도체층(119)의 측면과 접촉될 수 있다. 상기 전류 차단층(260)의 끝단면은 상기 제2 도전형 반도체층(119)의 상부면과 나란하게 위치한다. 상기 전류 차단층(260)은 상기 활성층(117)이 제거된 영역에 위치함으로써, 활성층에서 흡수되는 광에 의한 광 손실을 방지하는 기능을 갖는다.The current blocking layer 260 has a cup-shaped cross-section including an inclined side surface. An end of the current blocking layer 260 may be positioned on the same plane as an upper surface of the second conductivity-type semiconductor layer 119 . More specifically, the current blocking layer 260 is in contact with the first conductivity-type semiconductor layer 115 exposed from the active layer 117 and the second conductivity-type semiconductor layer 119 , and a side surface of the active layer 117 . and a side surface of the second conductivity type semiconductor layer 119 . An end surface of the current blocking layer 260 is positioned parallel to an upper surface of the second conductivity-type semiconductor layer 119 . The current blocking layer 260 has a function of preventing light loss due to light absorbed by the active layer by being located in the region from which the active layer 117 is removed.

상기 전류 차단층(260)의 너비(W2)는 상기 제2 전극 패드(151)의 너비(W1)와 같도록 도시되어 있으나, 이에 한정하지 않고, 상기 전류 차단층(260)의 너비(W2)는 상기 제2 전극 패드(151)의 너비(W1)와 같거나 넓게 형성될 수 있다.The width W2 of the current blocking layer 260 is illustrated to be the same as the width W1 of the second electrode pad 151, but is not limited thereto, and the width W2 of the current blocking layer 260 is may be formed to be equal to or wider than the width W1 of the second electrode pad 151 .

상기 전류 차단층(260)은 상기 제2 도전형 반도체층(119)의 상부면을 기준으로 경사지게 형성될 수 있다. The current blocking layer 260 may be formed to be inclined with respect to the upper surface of the second conductivity-type semiconductor layer 119 .

상기 전류 차단층(260)은 예컨대 산화물 또는 질화물등의 절연물질로 구현될 수 있다. 예를 들어, 상기 전류 차단층(260)은 SixOy, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나 이에 한정되는 것은 아니다.The current blocking layer 260 may be formed of, for example, an insulating material such as oxide or nitride. For example, the current blocking layer 260 may be formed by selecting at least one from the group consisting of Si x O y , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, etc. However, the present invention is not limited thereto.

또는 상기 전류 차단층(260)은 굴절률이 서로 상이한 층들을 교대로 적층한 분포 브래그 반사기(DBR: Distributed Bragg Reflector)를 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 분포 브래그 반사기(DBR)의 상기 전류 차단층(260)은 상기 오목부 내에서 경사지게 형성되어 광 추출을 향상시킬 수 있다.Alternatively, the current blocking layer 260 may include a distributed Bragg reflector (DBR) in which layers having different refractive indices are alternately stacked, but is not limited thereto. The current blocking layer 260 of the distributed Bragg reflector DBR may be inclined in the concave portion to improve light extraction.

제2 실시예에 따른 발광 소자는 상기 제2 전극 패드(151) 및 제2 보조 전극(153)과 오버랩되는 상기 전류 차단층(260)이 상기 활성층(117) 및 제2 도전형 반도체층(119)이 제거된 제1 도전형 반도체층(115) 상에 형성되어 활성층(117)의 광 흡수에 의한 광 손실을 방지하므로 광 효율을 향상시킬 수 있다.In the light emitting device according to the second embodiment, the current blocking layer 260 overlapping the second electrode pad 151 and the second auxiliary electrode 153 includes the active layer 117 and the second conductivity type semiconductor layer 119 . ) is formed on the removed first conductivity-type semiconductor layer 115 to prevent light loss due to light absorption of the active layer 117, thereby improving light efficiency.

또한, 제2 실시예에 따른 발광 소자는 상기 전류 차단층(260)에 의해 상기 제2 전극 패드(151) 및 제2 보조 전극(153) 주변에서 집중되는 전류를 분산시킬 수 있다.In addition, in the light emitting device according to the second embodiment, the current concentrated around the second electrode pad 151 and the second auxiliary electrode 153 may be dispersed by the current blocking layer 260 .

또한, 제2 실시예에 따른 발광 소자는 발광 구조체(120)의 오목부 내에서 경사진 면을 갖는 상기 전류 차단층(260)에 의해 광 추출을 향상시킬 수 있다.In addition, in the light emitting device according to the second embodiment, light extraction may be improved by the current blocking layer 260 having an inclined surface in the concave portion of the light emitting structure 120 .

도 7은 도 2의 Ⅰ-Ⅰ'라인을 따라 절단한 제3 실시예에 따른 발광 소자를 도시한 단면도이다.7 is a cross-sectional view illustrating a light emitting device according to a third embodiment taken along line I-I' of FIG. 2 .

제3 실시예는 제1 실시예 또는 제2 실시예의 기술적인 특징을 채용할 수 있으며, 이하 제3 실시예의 주된 특징위주로 기술하기로 한다.The third embodiment may adopt the technical features of the first or second embodiment, and the main features of the third embodiment will be mainly described below.

상기 전류 차단층(360)은 제1 도전형 반도체층(115)에 접촉되고, 활성층(117)의 측면 및 제2 도전형 반도체층(119)의 측면에 접촉된다. 상기 전류 차단층(360)은 상기 제2 도전형 반도체층(119) 상에 위치한 제2 전극 패드(151)와 오버랩될 수 있다.The current blocking layer 360 contacts the first conductivity-type semiconductor layer 115 , and contacts the side surface of the active layer 117 and the side surface of the second conductivity type semiconductor layer 119 . The current blocking layer 360 may overlap the second electrode pad 151 positioned on the second conductivity-type semiconductor layer 119 .

상기 제1 도전형 반도체층(115)은 제1 및 제2 영역(115a, 115b)을 포함한다. 상기 제1 및 제2 영역(115a, 115b)은 제2 도전형 반도체층(119) 및 활성층(117)으로부터 상기 제1 도전형 반도체층(115)의 상부면이 노출되는 영역으로 정의될 수 있다. 제1 전극 패드(141)는 제1 영역(115a)에 위치하고, 상기 전류 차단층(360)은 제2 영역(115b)에 위치한다.The first conductivity type semiconductor layer 115 includes first and second regions 115a and 115b. The first and second regions 115a and 115b may be defined as regions in which upper surfaces of the first conductivity-type semiconductor layer 115 are exposed from the second conductivity-type semiconductor layer 119 and the active layer 117 . . The first electrode pad 141 is positioned in the first region 115a, and the current blocking layer 360 is positioned in the second region 115b.

상기 제1 및 제2 영역(115a, 115b)은 서로 일정 간격 이격될 수 있고, 상기 제2 영역(115b)은 상기 제1 영역(115a)보다 아래에 위치할 수 있다. 즉, 상기 전류 차단층(360)의 하부면은 상기 제1 전극 패드(141)의 하부면보다 아아래에 위치할 수 있다. The first and second regions 115a and 115b may be spaced apart from each other by a predetermined distance, and the second region 115b may be positioned below the first region 115a. That is, the lower surface of the current blocking layer 360 may be located below the lower surface of the first electrode pad 141 .

상기 제1 영역(115a)과 대응되는 상기 제1 도전형 반도체층(115)는 상기 제2 영역(115b)의 상기 제1 도전형 반도체층(115)보다 두꺼운 두께를 가질 수 있다. 상기 전류 차단층(360)은 상기 활성층(117)이 제거된 영역에 위치함으로써, 일반적인 전류 차단층의 아래에 위치한 활성층에서 흡수되는 광에 의한 광 손실을 방지하는 기능을 갖는다. The first conductivity-type semiconductor layer 115 corresponding to the first region 115a may have a greater thickness than the first conductivity-type semiconductor layer 115 in the second region 115b. Since the current blocking layer 360 is located in the region where the active layer 117 is removed, it has a function of preventing light loss due to light absorbed by the active layer located below the general current blocking layer.

상기 전류 차단층(360)의 너비는 상기 제2 전극 패드(151)의 너비와 같도록 도시되어 있으나, 이에 한정하지 않고, 상기 전류 차단층(360)의 너비는 상기 제2 전극 패드(151)의 너비와 같거나 넓게 형성될 수 있다.The width of the current blocking layer 360 is illustrated to be the same as the width of the second electrode pad 151 , but the present invention is not limited thereto, and the width of the current blocking layer 360 is equal to the width of the second electrode pad 151 . It can be formed equal to or wider than the width of

상기 전류 차단층(360)은 상기 제2 도전형 반도체층(119)의 상부면을 기준으로 경사지게 형성될 수 있다. The current blocking layer 360 may be formed to be inclined with respect to the upper surface of the second conductivity-type semiconductor layer 119 .

상기 전류 차단층(360)은 예컨대 산화물 또는 질화물등의 절연물질로 구현될 수 있다. 예를 들어, 상기 전류 차단층(360)은 SixOy, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나 이에 한정되는 것은 아니다.The current blocking layer 360 may be formed of, for example, an insulating material such as oxide or nitride. For example, the current blocking layer 360 may be formed by selecting at least one from the group consisting of Si x O y , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, etc. However, the present invention is not limited thereto.

또한 상기 전류 차단층(360)은 굴절률이 서로 상이한 층들을 교대로 적층한 분포 브래그 반사기(DBR: Distributed Bragg Reflector)를 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 분포 브래그 반사기(DBR)의 상기 전류 차단층(360)은 상기 제2 영역(115b)의 오목부 내에서 경사지게 형성되어 광 추출을 향상시킬 수 있다. 더욱이 상기 전류 차단층(360)은 제2 영역(115b)의 제1 도전형 반도체층(115)의 두께를 최소화함으로써, 광을 반사시키는 면적이 넓어져 광 추출을 보다 더 향상시킬 수 있다.Also, the current blocking layer 360 may include a distributed Bragg reflector (DBR) in which layers having different refractive indices are alternately stacked, but is not limited thereto. The current blocking layer 360 of the distributed Bragg reflector DBR may be inclined in the concave portion of the second region 115b to improve light extraction. Furthermore, since the current blocking layer 360 minimizes the thickness of the first conductivity-type semiconductor layer 115 in the second region 115b, the area that reflects the light increases, thereby further improving light extraction.

또한, 제3 실시예에 따른 발광 소자는 상기 전류 차단층(360)에 의해 상기 제2 전극 패드(151) 및 제2 보조 전극(153) 주변에서 집중되는 전류를 분산시킬 수 있다.In addition, in the light emitting device according to the third embodiment, the current concentrated around the second electrode pad 151 and the second auxiliary electrode 153 may be dispersed by the current blocking layer 360 .

도 8은 제4 실시예에 따른 발광 소자를 도시한 단면도이다.8 is a cross-sectional view illustrating a light emitting device according to a fourth embodiment.

도 8을 참조하면, 제4 실시예에 따른 발광 소자(400)는 수직 타입으로 발광 구조체(420) 아래에 복수의 전도층(442, 443, 445)을 갖는 제1 전극 패드(441), 상기 발광 구조체(420) 위에 배치된 제2 전극 패드(451), 상기 발광 구조체(420)와 제1 전극 패드(441) 사이에 위치하고, 제2 전극 패드(451)와 수직 방향으로 대응된 전류 차단층(460), 및 지지부재(423)를 포함한다.Referring to FIG. 8 , the light emitting device 400 according to the fourth embodiment includes a first electrode pad 441 having a plurality of conductive layers 442 , 443 , 445 under the light emitting structure 420 in a vertical type, the A second electrode pad 451 disposed on the light emitting structure 420 , a current blocking layer positioned between the light emitting structure 420 and the first electrode pad 441 , and corresponding to the second electrode pad 451 in a vertical direction 460 , and a support member 423 .

상기 제1 전극 패드(441)는 발광 구조체(420)의 제2 도전형 반도체층(419) 아래에 위치하는 접촉층(442), 반사층(443), 및 본딩층(445)을 포함할 수 있다. The first electrode pad 441 may include a contact layer 442 , a reflective layer 443 , and a bonding layer 445 positioned under the second conductivity-type semiconductor layer 419 of the light emitting structure 420 . .

상기 접촉층(442)은 상기 제2 도전형 반도체층(419)의 하부면에 접촉되며, 일부는 상기 전류 차단층(460)의 하부면으로 연장될 수 있다. 상기 접촉층(442)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다.The contact layer 442 is in contact with the lower surface of the second conductivity-type semiconductor layer 419 , and a portion thereof may extend to the lower surface of the current blocking layer 460 . The contact layer 442 may be a conductive material such as ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, or a metal of Ni or Ag.

상기 접촉층(442) 아래에 반사층(443)이 형성될 수 있으며, 상기 반사층(443)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 또는 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(443)은 상기 제2 도전형 반도체층(419) 아래에 접촉될 수 있으며, 금속으로 오믹 접촉하거나 ITO와 같은 전도 물질로 오믹 접촉할 수 있으며, 이에 대해 한정하지는 않는다.A reflective layer 443 may be formed under the contact layer 442 , and the reflective layer 443 may include Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, or a combination thereof. It may be formed in a structure including at least one layer made of a material selected from the group consisting of The reflective layer 443 may be in contact under the second conductivity type semiconductor layer 419 and may be in ohmic contact with a metal or a conductive material such as ITO, but is not limited thereto.

상기 반사층(443) 아래에는 본딩층(445)이 형성될 수 있으며, 상기 본딩층(445)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다. A bonding layer 445 may be formed under the reflective layer 443, and the bonding layer 445 may be used as a barrier metal or a bonding metal, and the material is, for example, Ti, Au, Sn, Ni, It may include at least one of Cr, Ga, In, Bi, Cu, Ag and Ta and an optional alloy.

상기 발광 구조체(420) 아래에는 채널층(470)이 배치될 수 있다. 상기 채널층(470)은 상기 제2 도전형 반도체층(419)의 하부면 에지를 따라 형성되며, 링 형상, 루프 형상 또는 프레임 형상으로 형성될 수 있다. 상기 채널층(470)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함할 수 있다. 상기 채널층(470)의 내측부는 상기 제2 도전형 반도체층(419) 아래에 배치되고, 외측부는 상기 발광 구조체(420)의 측면보다 더 외측에 배치된다. A channel layer 470 may be disposed under the light emitting structure 420 . The channel layer 470 is formed along the lower surface edge of the second conductivity-type semiconductor layer 419 and may be formed in a ring shape, a loop shape, or a frame shape. The channel layer 470 is at least one of ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 may include An inner portion of the channel layer 470 is disposed under the second conductivity-type semiconductor layer 419 , and an outer portion of the channel layer 470 is disposed more outside than a side surface of the light emitting structure 420 .

상기 본딩층(445) 아래에는 지지 부재(423)가 형성되며, 상기 지지 부재(423)는 전도성 부재로 형성될 수 있으며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. A support member 423 is formed under the bonding layer 445 , and the support member 423 may be formed of a conductive member, and the material is copper (Cu-copper), gold (Au-gold), or nickel. It may be formed of a conductive material such as (Ni-nickel), molybdenum (Mo), copper-tungsten (Cu-W), or a carrier wafer (eg, Si, Ge, GaAs, ZnO, SiC, etc.).

상기 지지부재(423)는 다른 예로서, 전도성 시트로 구현될 수 있다. 상기 제1 전극 패드(441)는 상기 지지부재(423)을 포함할 수 있으며, 상기 제1 전극 패드(441)의 층들 중 적어도 하나 또는 복수의 층은 상기 지지부재(423)와 동일한 너비로 형성될 수 있다. As another example, the support member 423 may be implemented as a conductive sheet. The first electrode pad 441 may include the support member 423 , and at least one or a plurality of layers of the first electrode pad 441 are formed to have the same width as the support member 423 . can be

상기 제1 도전형 반도체층(415)의 상부면에는 러프니스와 같은 광 추출 구조가 형성될 수 있다. 상기 제2 전극 패드(451)는 상기 제1 도전형 반도체층(415)의 상면 중 평탄한 면 상에 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 구조체(420)의 측면 및 상면에는 절연층(미도시)이 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.A light extraction structure such as roughness may be formed on the upper surface of the first conductivity type semiconductor layer 415 . The second electrode pad 451 may be disposed on a flat top surface of the first conductivity-type semiconductor layer 415 , but is not limited thereto. An insulating layer (not shown) may be further formed on the side and top surfaces of the light emitting structure 420 , but the present invention is not limited thereto.

상기 전류 차단층(460)은 제2 전극 패드(451)와 오버랩되고, 상기 제2 전극 패드(451)의 하부에 전류가 집중되는 것을 방지하는 기능을 갖는다. The current blocking layer 460 overlaps the second electrode pad 451 and has a function of preventing current from being concentrated under the second electrode pad 451 .

상기 발광 구조체(420)는 중심부에 오목부를 포함하고, 상기 오목부는 활성층(417) 및 상기 제2 도전형 반도체층(419)이 제거되어 상기 제1 도전형 반도체층(415)이 노출된 구조를 갖는다. 상기 오목부는 위로 갈수록 점차 좁아지는 너비를 갖는다. 즉, 오목부는 제1 도전형 반도체층(415)의 하부면을 기준으로 경사진 측면을 갖는다. The light emitting structure 420 includes a concave portion in the central portion, and the concave portion has a structure in which the active layer 417 and the second conductivity type semiconductor layer 419 are removed to expose the first conductivity type semiconductor layer 415 . have The concave portion has a width that gradually becomes narrower toward the top. That is, the concave portion has a side inclined with respect to the lower surface of the first conductivity-type semiconductor layer 415 .

상기 전류 차단층(460)은 상기 오목부 내에 형성될 수 있다. 즉, 상기 전류 차단층(460)은 상기 오목부 내부의 제1 도전형 반도체층(415), 활성층(417)의 측면 및 제2 도전형 반도체층(419)의 측면 상에 형성되고, 상기 제2 도전형 반도체층(419)과 접촉될 수 있다. 상기 전류 차단층(460)은 상기 활성층(417)이 제거된 영역에 위치함으로써, 광을 흡수하는 활성층을 제거하여 광 손실을 방지하는 기능을 갖는다. The current blocking layer 460 may be formed in the recess. That is, the current blocking layer 460 is formed on the side surfaces of the first conductivity-type semiconductor layer 415 , the active layer 417 and the second conductivity-type semiconductor layer 419 inside the concave portion, and It may be in contact with the two-conductivity semiconductor layer 419 . The current blocking layer 460 has a function of preventing light loss by removing the active layer absorbing light by being located in the region where the active layer 417 is removed.

상기 전류 차단층(460)은 예컨대 산화물 또는 질화물등의 절연물질로 구현될 수 있다. 예를 들어, 상기 전류 차단층(460)은 SixOy, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나 이에 한정되는 것은 아니다.The current blocking layer 460 may be formed of, for example, an insulating material such as oxide or nitride. For example, the current blocking layer 460 may be formed by selecting at least one from the group consisting of Si x O y , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, etc. However, the present invention is not limited thereto.

또는 상기 전류 차단층(460)은 굴절률이 서로 상이한 층들을 교대로 적층한 분포 브래그 반사기(DBR: Distributed Bragg Reflector)를 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 분포 브래그 반사기(DBR)의 상기 전류 차단층(460)은 상기 오목부 내에서 경사지게 형성되어 광을 반사하므로 발광 소자의 광 추출을 향상시킬 수 있다.Alternatively, the current blocking layer 460 may include a distributed Bragg reflector (DBR) in which layers having different refractive indices are alternately stacked, but is not limited thereto. The current blocking layer 460 of the distributed Bragg reflector (DBR) is inclined in the concave portion to reflect light, so that light extraction of the light emitting device can be improved.

상기 전류 차단층(460)의 너비는 상기 제2 전극 패드(451)의 너비와 같거나 넓게 형성될 수 있다.The width of the current blocking layer 460 may be equal to or wider than the width of the second electrode pad 451 .

제4 실시예에 따른 발광 소자는 상기 제2 전극 패드(451)와 오버랩되는 상기 전류 차단층(460)이 상기 활성층(417) 및 제2 도전형 반도체층(419)이 제거된 제1 도전형 반도체층(415) 상에 형성되어 활성층(417)의 광 흡수에 의한 광 손실을 방지하므로 광 효율을 향상시킬 수 있다.In the light emitting device according to the fourth embodiment, the current blocking layer 460 overlapping the second electrode pad 451 has the first conductivity type in which the active layer 417 and the second conductivity type semiconductor layer 419 are removed. Since it is formed on the semiconductor layer 415 to prevent light loss due to light absorption by the active layer 417 , light efficiency can be improved.

또한, 제4 실시예에 따른 발광 소자는 상기 전류 차단층(460)에 의해 상기 제2 전극 패드(451)의 주변에서 집중되는 전류를 분산시킬 수 있다.In addition, in the light emitting device according to the fourth embodiment, the current concentrated in the periphery of the second electrode pad 451 may be dispersed by the current blocking layer 460 .

또한, 제4 실시예에 따른 발광 소자는 발광 구조체(420)의 오목부 내에서 경사진 면을 갖는 상기 전류 차단층(460)에 의해 광 추출을 향상시킬 수 있다.In addition, in the light emitting device according to the fourth embodiment, light extraction may be improved by the current blocking layer 460 having an inclined surface in the concave portion of the light emitting structure 420 .

도 9는 도 8의 발광 소자를 갖는 발광 소자 패키지를 나타낸 도면이다. 9 is a view illustrating a light emitting device package including the light emitting device of FIG. 8 .

도 9를 참조하면, 발광 소자 패키지는 몸체(510)와, 상기 몸체(510)에 적어도 일부가 배치된 제1 리드전극(521) 및 제2 리드전극(523)과, 상기 몸체(510) 상에 상기 제1 리드전극(521) 및 제2 리드전극(523)과 전기적으로 연결되는 상기 발광 소자(400)와, 상기 몸체(510) 상에 상기 발광 소자(400)를 포위하는 몰딩부재(530)를 포함한다.Referring to FIG. 9 , the light emitting device package includes a body 510 , first and second lead electrodes 521 and 523 at least partially disposed on the body 510 , and on the body 510 . The light emitting device 400 electrically connected to the first lead electrode 521 and the second lead electrode 523 in the body 510 , and a molding member 530 surrounding the light emitting device 400 on the body 510 . ) is included.

상기 몸체(510)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. The body 510 may be formed of a silicon material, a synthetic resin material, or a metal material.

상기 제1 리드전극(521) 및 상기 제2 리드전극(523)은 서로 전기적으로 분리되며, 상기 몸체(510) 내부를 관통하도록 형성될 수 있다. 즉, 상기 제1 리드전극(521) 및 상기 제2 리드전극(523)은 일부는 상기 캐비티 내부에 배치되고, 다른 부분은 상기 몸체(510)의 외부에 배치될 수 있다. The first lead electrode 521 and the second lead electrode 523 may be electrically separated from each other and formed to penetrate the inside of the body 510 . That is, a part of the first lead electrode 521 and the second lead electrode 523 may be disposed inside the cavity, and the other part may be disposed outside the body 510 .

상기 제1 리드전극(521) 및 제2 리드전극(523)은 상기 발광 소자(400)에 전원을 공급하고, 상기 발광 소자(400)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(400)에서 발생된 열을 외부로 배출시키는 기능을 할 수도 있다.The first lead electrode 521 and the second lead electrode 523 may supply power to the light emitting device 400 and reflect light generated from the light emitting device 400 to increase light efficiency, It may also function to discharge the heat generated by the light emitting device 400 to the outside.

상기 발광 소자 패키지는 도 8에서와 같이 광 효율이 우수한 제4 실시예에 따른 발광 소자(400)를 포함할 수 있다. 따라서, 상기 발광 소자 패키지는 광 효율이 향상된 장점을 갖는다. 또한, 실시예의 발광 소자 패키지는 도 3, 도 4 및 도 7에 도시된 제1 실시예 내지 제3 실시예에 따른 발광 소자를 구비할 수 있다.실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.The light emitting device package may include the light emitting device 400 according to the fourth embodiment having excellent light efficiency as shown in FIG. 8 . Accordingly, the light emitting device package has an advantage of improved light efficiency. In addition, the light emitting device package of the embodiment may include the light emitting device according to the first to third embodiments shown in FIGS. 3, 4 and 7 . The light emitting device or the light emitting device package according to the embodiment includes a light It can be applied to units. The light unit includes a structure in which a plurality of light emitting devices or light emitting device packages are arrayed, and may include a lighting lamp, a traffic light, a vehicle headlamp, an electric sign, and the like.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the above embodiments are included in at least one embodiment, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, etc. illustrated in each embodiment can be combined or modified for other embodiments by those of ordinary skill in the art to which the embodiments belong. Accordingly, the contents related to such combinations and modifications should be interpreted as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the embodiment has been mainly described, but this is only an example and does not limit the embodiment, and those of ordinary skill in the art to which the embodiment belongs are provided with several examples not illustrated above within the range that does not deviate from the essential characteristics of the embodiment. It can be seen that variations and applications of branches are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the embodiments set forth in the appended claims.

115: 제1 도전형 반도체층 117: 활성층
119: 제2 도전형 반도체층 160, 260, 360, 460: 전류 차단층
141, 441: 제1 전극 패드 151, 451: 제2 전극 패드
115: first conductivity type semiconductor layer 117: active layer
119: second conductivity type semiconductor layer 160, 260, 360, 460: current blocking layer
141, 441: first electrode pad 151, 451: second electrode pad

Claims (13)

제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되는 활성층, 상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함하는 발광 구조체;
상기 발광 구조체의 제1 영역에서, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하고, 상기 제1 도전형 반도체층의 일부 영역이 제거되도록 형성되며, 제1 깊이를 갖는 제1 오목부;
상기 제1 영역으로부터 이격된 상기 발광 구조체의 제2 영역에서, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하고, 상기 제1 도전형 반도체층의 일부 영역이 제거되도록 형성되며, 상기 제1 깊이보다 큰 제2 깊이를 갖는 제2 오목부;
상기 제1 오목부 내에서 상기 제1 도전형 반도체층 상에 배치되는 제1 전극패드;
상기 제2 오목부에 의해 노출된 상기 제1 도전형 반도체층의 상면, 상기 활성층의 측면, 및 상기 제2 도전형 반도체층의 측면과 직접 접촉하도록 상기 제2 오목부 내로 연장되어 배치되는 전류 차단층;
상기 전류 차단층과 상기 제2 도전형 반도체층 상에 형성되는 전극층;
상기 전류 차단층과 수직으로 오버랩되도록 상기 전극층 상에 배치되고, 상기 제2 도전형 반도체층에 전기적으로 연결되는 제2 전극 패드; 및
상기 전극층 상에 배치되어 상기 제2 전극 패드로 연장되는 제2 보조 전극을 포함하고,
상기 전류 차단층의 너비는 상기 제2 전극 패드의 너비보다 크거나 같고,
상기 전류 차단층의 끝단은 상기 제2 도전형 반도체층의 상부면과 동일한 평면 상에 배치되고,
상기 전류 차단층은 상기 제2 보조 전극과 수직으로 오버랩되고,
상기 제2 전극 패드와 상기 전류 차단층이 오버랩되는 영역에서의 상기 전류 차단층의 너비는 상기 제2 보조 전극과 상기 전류 차단층이 오버랩되는 영역에서의 상기 전류 차단층의 너비와 상이한 발광 소자.
a light emitting structure including a first conductivity type semiconductor layer, an active layer disposed on the first conductivity type semiconductor layer, and a second conductivity type semiconductor layer disposed on the active layer;
a first concave portion penetrating through the second conductivity type semiconductor layer and the active layer in the first region of the light emitting structure, a portion of the first conductivity type semiconductor layer being removed, and having a first depth;
In a second region of the light emitting structure spaced apart from the first region, it is formed to penetrate the second conductivity-type semiconductor layer and the active layer, and a partial region of the first conductivity-type semiconductor layer is removed, and the first depth a second recess having a second, greater depth;
a first electrode pad disposed on the first conductivity-type semiconductor layer in the first concave portion;
A current blocking portion extending into the second concave portion to directly contact the upper surface of the first conductivity type semiconductor layer exposed by the second concave portion, the side surface of the active layer, and the side surface of the second conductivity type semiconductor layer floor;
an electrode layer formed on the current blocking layer and the second conductivity-type semiconductor layer;
a second electrode pad disposed on the electrode layer to vertically overlap the current blocking layer and electrically connected to the second conductivity-type semiconductor layer; and
a second auxiliary electrode disposed on the electrode layer and extending to the second electrode pad;
The width of the current blocking layer is greater than or equal to the width of the second electrode pad,
The end of the current blocking layer is disposed on the same plane as the upper surface of the second conductivity type semiconductor layer,
the current blocking layer vertically overlaps the second auxiliary electrode;
A width of the current blocking layer in a region where the second electrode pad and the current blocking layer overlap is different from a width of the current blocking layer in a region where the second auxiliary electrode and the current blocking layer overlap.
제1 항에 있어서,
상기 전류 차단층은 상기 오목부에 의해 노출되는 상기 제1 도전형 반도체층의 제2 영역의 상부면 및 상기 활성층의 내측면, 상기 제2 도전형 반도체층의 내측면에 배치되는 발광 소자.
According to claim 1,
The current blocking layer is a light emitting device disposed on an upper surface of a second region of the first conductivity-type semiconductor layer exposed by the concave portion, an inner surface of the active layer, and an inner surface of the second conductivity-type semiconductor layer.
삭제delete 제1 항에 있어서,
상기 전류 차단층은 컵 형상의 단면을 갖는 발광 소자.
According to claim 1,
The current blocking layer is a light emitting device having a cup-shaped cross section.
제1 항에 있어서,
상기 오목부는 경사진 측면을 포함하고,
상기 오목부의 너비는 상기 제1 도전형 반도체층의 상부면에서 상기 제2 도전형 반도체층의 상부면으로 갈수록 너비가 넓어지는 발광 소자.
According to claim 1,
The recess comprises an inclined side,
A width of the concave portion increases from an upper surface of the first conductivity-type semiconductor layer to an upper surface of the second conductivity-type semiconductor layer.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020150001972A 2015-01-07 2015-01-07 Light emitting device and light emitting device package KR102385943B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150001972A KR102385943B1 (en) 2015-01-07 2015-01-07 Light emitting device and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150001972A KR102385943B1 (en) 2015-01-07 2015-01-07 Light emitting device and light emitting device package

Publications (2)

Publication Number Publication Date
KR20160085069A KR20160085069A (en) 2016-07-15
KR102385943B1 true KR102385943B1 (en) 2022-04-13

Family

ID=56505974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150001972A KR102385943B1 (en) 2015-01-07 2015-01-07 Light emitting device and light emitting device package

Country Status (1)

Country Link
KR (1) KR102385943B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100010827A (en) * 2008-07-23 2010-02-02 전남대학교산학협력단 Light emitting diode and manufacturing method thereof
KR101669640B1 (en) * 2010-03-31 2016-10-26 서울바이오시스 주식회사 High efficiency light emitting diode and method for fabricating the same
KR101762324B1 (en) * 2011-01-27 2017-07-27 엘지이노텍 주식회사 A light emitting device

Also Published As

Publication number Publication date
KR20160085069A (en) 2016-07-15

Similar Documents

Publication Publication Date Title
JP6706900B2 (en) Light emitting device and lighting system
US9786814B2 (en) Ultraviolet light emitting device
JP2014086727A (en) Light-emitting device and light-emitting device package
US10636943B2 (en) Light emitting diode and light emitting diode package
KR20120005756A (en) Light emitting device
EP3073538B1 (en) Red light emitting device and lighting system
KR102164087B1 (en) Light emitting deviceand light emitting device package thereof
KR102250523B1 (en) Light emitting device and lighting system
KR102200000B1 (en) Light emitting device and lighting system
KR20160145413A (en) Red light emitting device and method for fabricating the same, and light emitting device package
KR102385943B1 (en) Light emitting device and light emitting device package
KR102425124B1 (en) Light emitting device and light emitting device package
KR102175346B1 (en) Light emitting device and light emitting device package
KR102490260B1 (en) Light emitting device and light emitting device package
KR20120029232A (en) Light emitting diode
KR102376672B1 (en) Light emitting device and light emitting device package
KR102432224B1 (en) Light emitting device and light emitting device package
KR102561565B1 (en) Light emitting device and light emitting device package
KR102336432B1 (en) Light emitting device and light emitting device package
US10971648B2 (en) Ultraviolet light-emitting element and light-emitting element package
KR102342718B1 (en) Red light emitting device and lighting system
KR102356516B1 (en) Light emitting device and light emitting device package
KR102299735B1 (en) Light emitting device and lighting system
KR102330022B1 (en) Light emitting device and light emitting device package
KR102398436B1 (en) Red light emitting device and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)