KR102330022B1 - Light emitting device and light emitting device package - Google Patents

Light emitting device and light emitting device package Download PDF

Info

Publication number
KR102330022B1
KR102330022B1 KR1020150046147A KR20150046147A KR102330022B1 KR 102330022 B1 KR102330022 B1 KR 102330022B1 KR 1020150046147 A KR1020150046147 A KR 1020150046147A KR 20150046147 A KR20150046147 A KR 20150046147A KR 102330022 B1 KR102330022 B1 KR 102330022B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type
conductivity
light emitting
emitting device
Prior art date
Application number
KR1020150046147A
Other languages
Korean (ko)
Other versions
KR20160117979A (en
Inventor
이계진
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150046147A priority Critical patent/KR102330022B1/en
Publication of KR20160117979A publication Critical patent/KR20160117979A/en
Application granted granted Critical
Publication of KR102330022B1 publication Critical patent/KR102330022B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

실시 예는 발광소자에 관한 것이다.
실시 예의 발광소자는 고농도의 제1 도펀트를 포함하는 제1 도전형 제1 반도체층과, 제1 도펀트를 포함하고, 제1 도전형 제1 반도체층 상에 위치한 제1 도전형 제2 반도체층과, 제1 도펀트를 포함하고, 제1 도전형 제2 반도체층상에 위치한 제1 도전형 제3 반도체층과, 제1 도전형 제3 반도체층상에 위치한 활성층, 및 제2 도펀트를 포함하는 제2 도전형 반도체층을 포함하고, 제1 도전형 제2 반도체층은 일정한 농도의 Al을 포함할 수 있다.The embodiment relates to a light emitting device.
The light emitting device of the embodiment includes a first conductivity type first semiconductor layer including a high concentration of a first dopant, a first conductivity type second semiconductor layer including a first dopant, and located on the first conductivity type first semiconductor layer; , a first dopant, a first conductivity type third semiconductor layer disposed on the first conductivity type second semiconductor layer, an active layer disposed on the first conductivity type third semiconductor layer, and a second conductivity comprising a second dopant A semiconductor layer may be included, and the first conductivity-type second semiconductor layer may include Al at a certain concentration.

Description

발광소자 및 발광소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}Light emitting device and light emitting device package {LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}

실시 예는 발광소자 및 발광소자 패키지에 관한 것이다.The embodiment relates to a light emitting device and a light emitting device package.

발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 3족과 5족의 원소가 화합되어 형성될 수 있다. LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다. A light emitting device (Light Emitting Device) is a p-n junction diode having a property of converting electrical energy into light energy, and may be formed by combining elements of Groups 3 and 5 on the periodic table. The LED can realize various colors by adjusting the composition ratio of the compound semiconductor.

발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.When a forward voltage is applied, the electrons of the n-layer and the holes of the p-layer combine to emit energy corresponding to the energy gap between the conduction band and the valence band, and this energy is It is mainly emitted in the form of heat or light, and when it is emitted in the form of light, it becomes a light emitting device.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.For example, nitride semiconductors are receiving great attention in the field of developing optical devices and high-power electronic devices due to their high thermal stability and wide bandgap energy. In particular, a blue light emitting device, a green light emitting device, and an ultraviolet (UV) light emitting device using a nitride semiconductor have been commercialized and widely used.

한편, 종래기술에 의한 발광소자는 활성층을 사이에 두고 n형 도펀트를 포함하는 n형 반도체층과 p형 도펀트를 포함하는 p형 반도체층이 형성된다. 전류확산 및 전기적인 특성을 향상시키기 위해 n형 도펀트의 농도를 조절하여 고농도의 반도체층을 제안하고 있으나, n형 도펀트의 농도가 증가하면서 질화막의 품질이 저하되는 문제가 있었다.Meanwhile, in the light emitting device according to the related art, an n-type semiconductor layer including an n-type dopant and a p-type semiconductor layer including a p-type dopant are formed with an active layer interposed therebetween. A semiconductor layer having a high concentration by controlling the concentration of the n-type dopant has been proposed to improve current diffusion and electrical characteristics, but there is a problem in that the quality of the nitride film deteriorates as the concentration of the n-type dopant increases.

상기 질화막의 품질 저하는 전기적인 특성이 저하되어 저전류 문제를 야기하고, 이는 발광소자의 광 효율을 저하시키는 원인이 될 수 있다.The deterioration of the quality of the nitride film may cause a low current problem due to deterioration in electrical characteristics, which may cause a decrease in the optical efficiency of the light emitting device.

실시 예는 고품질의 반도체층을 갖는 발광소자 및 발광소자 패키지를 제공한다.The embodiment provides a light emitting device and a light emitting device package having a high quality semiconductor layer.

실시 예는 고품질의 반도체층을 통해서 광 효율을 향상시킬 수 있는 발광소자 및 발광소자 패키지를 제공한다.The embodiment provides a light emitting device and a light emitting device package capable of improving light efficiency through a high-quality semiconductor layer.

실시 예는 고품질의 반도체층을 통해서 신뢰성을 향상시킬 수 있는 발광소자 및 발광소자 패키지를 제공한다.The embodiment provides a light emitting device and a light emitting device package capable of improving reliability through a high-quality semiconductor layer.

실시 예의 발광소자는 고농도의 제1 도펀트를 포함하는 제1 도전형 제1 반도체층; 상기 제1 도펀트를 포함하고, 상기 제1 도전형 제1 반도체층 상에 위치한 제1 도전형 제2 반도체층; 상기 제1 도펀트를 포함하고, 상기 제1 도전형 제2 반도체층상에 위치한 제1 도전형 제3 반도체층; 상기 제1 도전형 제3 반도체층상에 위치한 활성층; 및 제2 도펀트를 포함하는 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 제2 반도체층은 일정한 농도의 Al을 포함할 수 있다.The light emitting device of the embodiment includes a first conductivity-type first semiconductor layer including a first dopant of high concentration; a first conductivity type second semiconductor layer including the first dopant and disposed on the first conductivity type first semiconductor layer; a first conductivity type third semiconductor layer including the first dopant and disposed on the first conductivity type second semiconductor layer; an active layer positioned on the first conductivity-type third semiconductor layer; and a second conductivity-type semiconductor layer including a second dopant, wherein the first conductivity-type second semiconductor layer may include Al at a constant concentration.

또는, 실시 예의 발광소자 패키지는 상기 발광소자를 포함할 수 있다.
Alternatively, the light emitting device package of the embodiment may include the light emitting device.

실시 예는 고품질의 반도체층을 제공할 수 있다.The embodiment may provide a high-quality semiconductor layer.

실시 예는 고품질의 반도체층에 의해 발광소자 및 발광소자 패키지의 광 효율을 향상시킬 수 잇다.In the embodiment, the light efficiency of the light emitting device and the light emitting device package may be improved by the high quality semiconductor layer.

실시 예는 고품질의 반도체층에 의해 발광소자 및 발광소자 패키지의 신뢰성을 개선시켜 줄 수 있다.The embodiment may improve the reliability of the light emitting device and the light emitting device package by using a high-quality semiconductor layer.

도 1은 실시 예에 따른 발광소자를 도시한 단면도이다.
도 2a 및 도 2b는 일반적인 제1 도전형 반도체층의 표면과, AFM(Atomic Force Microscope) 이미지(image)이다.
도 3a 및 도 3b는 실시 예의 제1 도전형 반도체층의 표면과, AFM 이미지이다.
도 4는 다른 실시 예에 따른 발광소자를 도시한 단면도이다.
도 5는 도 1의 발광소자를 포함하는 발광소자 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a light emitting device according to an embodiment.
2A and 2B are a surface of a general first conductivity type semiconductor layer, and AFM (Atomic Force Microscope) images.
3A and 3B are AFM images and a surface of a first conductivity type semiconductor layer according to an embodiment.
4 is a cross-sectional view illustrating a light emitting device according to another embodiment.
5 is a cross-sectional view illustrating a light emitting device package including the light emitting device of FIG. 1 .

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
In the description of embodiments, each layer (film), region, pattern or structure is “on/over” or “under” the substrate, each layer (film), region, pad or pattern. In the case of being described as being formed on, “on/over” and “under” include both “directly” or “indirectly” formed through another layer. do. In addition, the criteria for the upper / upper or lower of each layer will be described with reference to the drawings.

도 1은 실시 예에 따른 발광소자를 도시한 단면도이다.1 is a cross-sectional view illustrating a light emitting device according to an embodiment.

도 1을 참조하면, 실시 예에 따른 발광소자(100)는 기판(105), 버퍼층(106), 발광구조물(110), 제1 및 제2 전극(151, 152)을 포함한다.Referring to FIG. 1 , the light emitting device 100 according to the embodiment includes a substrate 105 , a buffer layer 106 , a light emitting structure 110 , and first and second electrodes 151 and 152 .

상기 발광구조물(110)은 제1 도전형 반도체층(120), 활성층(130), 제2 도전형 반도체층(140)을 포함한다.The light emitting structure 110 includes a first conductivity type semiconductor layer 120 , an active layer 130 , and a second conductivity type semiconductor layer 140 .

상기 기판(105)은 반도체 단결정, 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 상기 기판(105)은 예컨대 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3 중 적어도 하나를 이용할 수 있다. 상기 기판(105) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다.The substrate 105 may be formed of a semiconductor single crystal, a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate. The substrate 105 may include, for example, at least one of sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 O 3 . A concave-convex structure may be formed on the substrate 105 , but the present invention is not limited thereto.

상기 버퍼층(106)은 상기 기판(105) 상에 형성될 수 있다. 상기 버퍼층(106)은 상기 발광구조물(110)의 재료와 기판(105)의 격자 부조화(Lattice Mismatch)를 완화시켜 줄 수 있다. 상기 버퍼층(106)은 3족-5족 화합물 반도체, 예컨대 AlxInyGa(1-x-y)N 조성식(0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 갖는 화합물 반도체로 형성될 수 있고, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나를 포함할 수 있다.The buffer layer 106 may be formed on the substrate 105 . The buffer layer 106 may alleviate a lattice mismatch between the material of the light emitting structure 110 and the substrate 105 . The buffer layer 106 is a group III-5 compound semiconductor, for example, having an Al x In y Ga (1-xy) N composition formula (0≤x≤1, 0≤y≤1, 0≤x+y≤1) It may be formed of a compound semiconductor, and may include at least one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN.

상기 버퍼층(106)과 상기 제1 도전형 반도체층(120) 사이에는 불순물이 도핑되지 않는 언도프드 반도체층(undoped semiconductor layer)이 더 형성될 수 있으며, 언도프드 반도체층은 n형 반도체층보다 낮은 전도성을 가질 수 있다.An undoped semiconductor layer that is not doped with impurities may be further formed between the buffer layer 106 and the first conductivity-type semiconductor layer 120 , and the undoped semiconductor layer has a lower level than that of the n-type semiconductor layer. It may have conductivity.

상기 제1 도전형 반도체층(120)은 제1 도전형 제1 반도체층(121), 제1 도전형 제2 반도체층(123) 및 제1 도전형 제3 반도체층(125)을 포함한다.The first conductivity type semiconductor layer 120 includes a first conductivity type first semiconductor layer 121 , a first conductivity type second semiconductor layer 123 , and a first conductivity type third semiconductor layer 125 .

상기 제1 도전형 제1 반도체층(121)은 상기 버퍼층(106) 상에 형성되며, 제1 도전형 도펀트가 첨가될 수 있다. 상기 제1 도전형 도펀트는 n형 도펀트일 수 있으며, 예컨대 Si, Ge, Sn, Se, Te를 포함한다. 상기 제1 도전형 제1 반도체층(121)은 3족-5족 화합물 반도체, 예컨대 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 실시 예의 제1 도전형 제1 반도체층(121)은 n형 도펀트가 고농도 도핑된 GaN계 반도체일 수 있다.The first conductivity type first semiconductor layer 121 is formed on the buffer layer 106 , and a first conductivity type dopant may be added thereto. The first conductivity-type dopant may be an n-type dopant, and includes, for example, Si, Ge, Sn, Se, and Te. The first conductivity type first semiconductor layer 121 may be formed of a Group III-5 compound semiconductor, for example, any one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. The first conductivity-type first semiconductor layer 121 of the embodiment may be a GaN-based semiconductor doped with an n-type dopant at a high concentration.

상기 제1 도전형 제1 반도체층(121)은 고농도의 n형 도펀트를 포함할 수 있다. 여기서, 고농도의 n형 도펀트는 1×E19 이상일 수 있다. 상기 고농도의 n형 도펀트는 1×E19 내지 3×E19 일 수 있다. The first conductivity-type first semiconductor layer 121 may include a high concentration of n-type dopant. Here, the high concentration of the n-type dopant may be 1×E19 or more. The high concentration of the n-type dopant may be 1×E19 to 3×E19.

상기 제1 도전형 제2 반도체층(123)은 상기 제1 도전형 제1 반도체층(121) 상에 위치할 수 있다. 상기 제1 도전형 제2 반도체층(123)은 상기 제1 도전형 제1 반도체층(121)과 상기 제1 도전형 제3 반도체층(125) 사이에 위치할 수 있다. 즉, 상기 제1 도전형 제3 반도체층(125)은 상기 제1 도전형 제2 반도체층(123) 상에 위치할 수 있다. 상기 제1 도전형 제2 반도체층(123)은 제1 도전형 도펀트가 첨가될 수 있다. 상기 제1 도전형 도펀트는 n형 도펀트일 수 있으며, 예컨대 Si, Ge, Sn, Se, Te를 포함한다. 상기 제1 도전형 제2 반도체층(123)은 3족-5족 화합물 반도체, 예컨대 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다.The first conductivity type second semiconductor layer 123 may be disposed on the first conductivity type first semiconductor layer 121 . The first conductivity type second semiconductor layer 123 may be positioned between the first conductivity type first semiconductor layer 121 and the first conductivity type third semiconductor layer 125 . That is, the first conductivity type third semiconductor layer 125 may be positioned on the first conductivity type second semiconductor layer 123 . A first conductivity type dopant may be added to the first conductivity type second semiconductor layer 123 . The first conductivity-type dopant may be an n-type dopant, and includes, for example, Si, Ge, Sn, Se, and Te. The first conductivity-type second semiconductor layer 123 may be formed of a Group III-5 compound semiconductor, for example, any one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN.

상기 제1 도전형 제2 반도체층(123)은 고농도의 n형 도펀트를 포함할 수 있다. 여기서, 고농도의 n형 도펀트는 1×E19 이상일 수 있다. 상기 고농도의 n형 도펀트는 1×E19 내지 3×E19 일 수 있다. 1×E19 이상의 n형 도펀트를 포함하는 상기 제1 도전형 반도체층(120)은 접촉 저항을 낮추고, 전류 스프레딩을 향상시킬 수 있지만, 고농도 n형 도펀트에 의해 막 품질이 저하될 수 있다. 상기 제1 도전형 제2 반도체층(123)은 Al을 포함하여 막 품질을 개선할 수 있다. 상기 Al은 co-doping될 수 있다. 상기 제1 도전형 제2 반도체층(123)은 AlxGa1-xN(0＜x≤0.05)일 수 있다.The first conductivity-type second semiconductor layer 123 may include a high concentration of n-type dopant. Here, the high concentration of the n-type dopant may be 1×E19 or more. The high concentration of the n-type dopant may be 1×E19 to 3×E19. The first conductivity-type semiconductor layer 120 including 1×E19 or more of the n-type dopant may lower the contact resistance and improve current spreading, but the film quality may be deteriorated by the high concentration of the n-type dopant. The first conductivity-type second semiconductor layer 123 may include Al to improve film quality. The Al may be co-doped. The first conductivity type second semiconductor layer 123 may be Al x Ga 1-x N (0<x≤0.05).

상기 제1 도전형 제2 반도체층(123)은 300㎚ 이하의 두께를 가질 수 있다. 예컨대 상기 제1 도전형 제2 반도체층(123)은 100㎚ ~ 200㎚의 두께일 수 있다. 상기 제1 도전형 제2 반도체층(123)은 접촉 저항을 낮추고, 전류 스프레딩(spreading)을 향상시킬 수 있다. 여기서, 상기 제1 도전형 제2 반도체층(123)은 300㎚ 이상일 경우, 광 흡수에 의한 광도 저하가 발생할 수 있다. 따라서, 실시 예의 상기 제1 도전형 제2 반도체층(123)은 광도 저하를 방지하고, 접촉 저항 및 전류 스프레딩을 개선할 있도록 300㎚ 이하의 두께를 가질 수 있다.The first conductivity-type second semiconductor layer 123 may have a thickness of 300 nm or less. For example, the first conductivity-type second semiconductor layer 123 may have a thickness of 100 nm to 200 nm. The first conductivity-type second semiconductor layer 123 may reduce contact resistance and improve current spreading. Here, when the first conductivity-type second semiconductor layer 123 has a thickness of 300 nm or more, a decrease in luminous intensity due to light absorption may occur. Accordingly, the first conductivity-type second semiconductor layer 123 of the embodiment may have a thickness of 300 nm or less to prevent a decrease in luminosity and improve contact resistance and current spreading.

상기 제1 도전형 제2 반도체층(123)은 일정 농도의 Al을 포함하여 고농도의 n형 도펀트가 첨가된 n타입 GaN계 반도체층의 막 품질저하를 개선할 수 있다. 구체적으로 일정 농도의 Al을 포함하는 상기 제1 도전형 제2 반도체층(123)은 3D 성장 모드(3D grouth mode)를 억제하므로 고농도의 n형 도펀트에 의한 막 품질 저하를 개선할 수 있다.The first conductivity-type second semiconductor layer 123 may improve the film quality deterioration of the n-type GaN-based semiconductor layer to which a high concentration n-type dopant is added including Al at a predetermined concentration. Specifically, since the first conductivity-type second semiconductor layer 123 including a predetermined concentration of Al suppresses a 3D growth mode, it is possible to improve film quality degradation due to a high concentration of n-type dopant.

상기 제1 도전형 제2 반도체층(123)은 제1 전극(151) 아래에 위치할 수 있다. 여기서, 상기 제1 도전형 반도체층(120)은 메사 식각 공정으로 노출될 수 있고, 노출된 상기 제1 도전형 반도체층(120)의 상부면은 상기 제1 도전형 제2 반도체층(123)일 수 있다. 상기 제1 도전형 제1 반도체층(123)은 상부면이 상기 메사 식각 공정으로 외부에 노출될 수 있다. 상기 제1 도전형 제2 반도체층(123)은 상기 제1 전극(151)과 직접 접촉될 수 있다. 상기 제1 도전형 제2 반도체층(123)은 일정 농도의 Al을 포함하여 고농도의 n형 도펀트가 첨가된 n타입 GaN계 반도체층의 막 품질저하를 개선하므로 상기 제1 전극(151)과 접착력이 향상될 수 있다.The first conductivity-type second semiconductor layer 123 may be positioned under the first electrode 151 . Here, the first conductivity type semiconductor layer 120 may be exposed by a mesa etching process, and the exposed upper surface of the first conductivity type semiconductor layer 120 is the first conductivity type second semiconductor layer 123 . can be A top surface of the first conductivity-type first semiconductor layer 123 may be exposed to the outside through the mesa etching process. The first conductivity-type second semiconductor layer 123 may be in direct contact with the first electrode 151 . The first conductivity-type second semiconductor layer 123 improves the film quality deterioration of the n-type GaN-based semiconductor layer to which a high concentration of n-type dopant is added, including a predetermined concentration of Al, so that the first electrode 151 has an adhesive force. This can be improved.

상기 제1 도전형 제3 반도체층(125)은 상기 제1 도전형 제2 반도체층(123) 상에 위치할 수 있다. 상기 제1 도전형 제3 반도체층(125)은 제1 도전형 도펀트가 첨가될 수 있다. 상기 제1 도전형 도펀트는 n형 도펀트일 수 있으며, 예컨대 Si, Ge, Sn, Se, Te를 포함한다. 상기 제1 도전형 제3 반도체층(125)은 3족-5족 화합물 반도체, 예컨대 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 실시 예의 제1 도전형 제3 반도체층(125)은 n형 도펀트가 고농도 도핑된 GaN계 반도체일 수 있다.The first conductivity type third semiconductor layer 125 may be disposed on the first conductivity type second semiconductor layer 123 . A first conductivity type dopant may be added to the first conductivity type third semiconductor layer 125 . The first conductivity-type dopant may be an n-type dopant, and includes, for example, Si, Ge, Sn, Se, and Te. The first conductivity type third semiconductor layer 125 may be formed of a group III-5 compound semiconductor, for example, any one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. The first conductivity-type third semiconductor layer 125 of the embodiment may be a GaN-based semiconductor doped with an n-type dopant at a high concentration.

상기 제1 도전형 제3 반도체층(125)은 고농도의 n형 도펀트를 포함할 수 있다. 여기서, 고농도의 n형 도펀트는 1×E19 이상일 수 있다. 상기 고농도의 n형 도펀트는 1×E19 내지 3×E19 일 수 있다. The first conductivity-type third semiconductor layer 125 may include a high concentration of n-type dopant. Here, the high concentration of the n-type dopant may be 1×E19 or more. The high concentration of the n-type dopant may be 1×E19 to 3×E19.

상기 활성층(130)은 상기 제1 도전형 제3 반도체층(125) 상에 형성될 수 있다. 상기 활성층(130)은 양자우물(미도시)과 양자벽(미도시)을 포함할 수 있다. 도면에는 도시되지 않았지만, 상기 활성층(130)은 복수의 서브 활성층을 포함할 수 있다. 여기서, 상기 복수의 서브 활성층 각각은 양자우물과 양자벽을 포함할 수 있다. 상기 활성층(130)의 양자우물/양장벽은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InGaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 130 may be formed on the first conductivity-type third semiconductor layer 125 . The active layer 130 may include a quantum well (not shown) and a quantum wall (not shown). Although not shown in the drawings, the active layer 130 may include a plurality of sub-active layers. Here, each of the plurality of sub-active layers may include a quantum well and a quantum wall. Quantum wells/both barriers of the active layer 130 include any one or more pairs of InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InGaN/AlGaN, InAlGaN/GaN, GaAs (InGaAs)/AlGaAs, and GaP (InGaP)/AlGaP. It may be formed in a structure, but is not limited thereto.

상기 제2 도전형 반도체층(140)은 상기 활성층(130) 상에 형성될 수 있다.The second conductivity type semiconductor layer 140 may be formed on the active layer 130 .

상기 제2 도전형 반도체층(140)은 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.When the second conductivity-type semiconductor layer 140 is a p-type semiconductor layer, the second conductivity-type dopant is a p-type dopant and may include Mg, Zn, Ca, Sr, Ba, or the like.

상기 제1 도전형 반도체층(120)은 n형 반도체층, 상기 제2 도전형 반도체층(140)은 p형 반도체층으로 한정하여 설명하고 있지만, 이에 한정되는 것은 아니다.The first conductivity-type semiconductor layer 120 is limited to an n-type semiconductor layer and the second conductivity-type semiconductor layer 140 is described as a p-type semiconductor layer, but is not limited thereto.

도면에는 도시되지 않았지만, 상기 발광구조물(110) 상에는 투명전극층(미도시)이 형성될 수 있다. 상기 투명전극층(미도시)은 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. Although not shown in the drawings, a transparent electrode layer (not shown) may be formed on the light emitting structure 110 . The transparent electrode layer (not shown) may be formed by stacking a single metal, a metal alloy, or a metal oxide in multiple layers to efficiently inject holes.

예를 들어, 상기 투명전극층(미도시)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있지만, 이러한 재료에 한정되는 않는다.For example, the transparent electrode layer (not shown) may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO) , ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, and Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, It may be formed including at least one of Pt, Au, and Hf, but is not limited to these materials.

도 2a 및 도 2b는 일반적인 제1 도전형 반도체층의 표면과, AFM(Atomic Force Microscope) 이미지(image)이고, 도 3a 및 도 3b는 실시 예의 제1 도전형 반도체층의 표면과, AFM 이미지이다.2A and 2B are a surface of a general first conductivity type semiconductor layer and AFM (Atomic Force Microscope) images, and FIGS. 3A and 3B are a surface and AFM images of the first conductivity type semiconductor layer of the embodiment. .

도 2 및 도 3을 참조하면, 실시 예의 제1 도전형 반도체층의 표면의 결함 밀도는 일반적인 제1 도전형 반도체층의 표면의 결함 밀도 보다 개선될 수 있다.2 and 3 , the defect density of the surface of the first conductivity-type semiconductor layer according to the embodiment may be improved than the defect density of the surface of the general first conductivity-type semiconductor layer.

실시 예의 제1 도전형 반도체층은 n 형 도펀트가 고농도 첨가된 GaN 계열 반도체층에 일정 농도의 Al이 첨가되고, Al이 첨가된 제1 도전형 반도체층의 두께에 따라 고품질의 질화막을 형성할 수 있다. 여기서, 상기 제1 도전형 반도체층은 AlxGa1-xN(0＜x≤0.05)일 수 있다. 또한, 상기 제1 도전형 반도체층은 300㎚ 이하의 두께를 가질 수 있다. 예컨대 상기 제1 도전형 반도체층은 100㎚ ~ 200㎚의 두께일 수 있다. 상기 고농도의 n형 도펀트는 1×E19 이상일 수 있다. 상기 고농도의 n형 도펀트는 1×E19 내지 3×E19 일 수 있다.In the first conductivity-type semiconductor layer of the embodiment, a certain concentration of Al is added to a GaN-based semiconductor layer to which a high concentration of n-type dopant is added, and a high-quality nitride film can be formed according to the thickness of the first conductivity-type semiconductor layer to which Al is added. have. Here, the first conductivity type semiconductor layer may be Al x Ga 1-x N (0<x≤0.05). In addition, the first conductivity type semiconductor layer may have a thickness of 300 nm or less. For example, the first conductivity type semiconductor layer may have a thickness of 100 nm to 200 nm. The high concentration of the n-type dopant may be 1×E19 or more. The high concentration of the n-type dopant may be 1×E19 to 3×E19.

실시 예의 발광소자는 n 형 도펀트가 고농도 첨가된 GaN 계열 반도체층에 일정 농도의 Al이 일정 두께에 포함되어 Al의 계면활성 기능에 의해 고품질의 질화막을 구현할 수 있다.In the light emitting device of the embodiment, Al at a certain concentration is included in a GaN-based semiconductor layer to which a high concentration of n-type dopant is added to a certain thickness, so that a high-quality nitride film can be implemented by the surface active function of Al.

따라서, 실시 예의 발광소자는 고품질의 질화막을 형성하므로 전기적인 저항 감소에 의해 저전류 문제를 개선할 수 있다.Accordingly, since the light emitting device of the embodiment forms a high-quality nitride film, the low current problem can be improved by reducing the electrical resistance.

또한, 실시 예의 발광소자는 고품질의 질화막을 형성하므로 발광소자 및 발광소자 패키지의 신뢰성을 향상시킬 수 있다.In addition, since the light emitting device of the embodiment forms a high-quality nitride film, the reliability of the light emitting device and the light emitting device package can be improved.

도 4는 다른 실시 예에 따른 발광소자를 도시한 단면도이다.4 is a cross-sectional view illustrating a light emitting device according to another embodiment.

도 4를 참조하면, 도 4는 도 1의 발광소자의 다른 전극 배치 예를 나타낸 도면이다. 도 4의 구성 요소의 상세한 설명은 도 1의 설명을 참조하기로 한다.Referring to FIG. 4 , FIG. 4 is a view showing another electrode arrangement example of the light emitting device of FIG. 1 . For a detailed description of the components of FIG. 4 , reference will be made to the description of FIG. 1 .

도 4를 참조하면, 발광소자(200)는 제1 도전형 반도체층(220)의 상에 제1 전극(251) 및 하부에 제2 전극(252)을 포함한다. Referring to FIG. 4 , the light emitting device 200 includes a first electrode 251 on the first conductivity type semiconductor layer 220 and a second electrode 252 on the bottom.

상기 제1 전극(251)은 기판(미도시) 제1 도전형 제1 반도체층(220)으로부터 제거된 후에 형성될 수 있다. 여기서, 상기 기판의 제거 방법은 물리적 방법(예: Laser lift off) 또는/및 화학적 방법(습식 에칭 등)으로 제거할 수 있으며, 기판상에 형성된 버퍼층도 제거하여 상기 제1 도전형 반도체층(220)이 노출될 수 있다.The first electrode 251 may be formed after being removed from the substrate (not shown) of the first conductivity type first semiconductor layer 220 . Here, the removal method of the substrate may be a physical method (eg, laser lift off) and/or a chemical method (wet etching, etc.) ) may be exposed.

상기 제1 전극(251)은 다양한 패턴, 예컨대 암(arm) 패턴 또는 브리지 패턴을 갖고 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 전극(251)의 일부 영역은 와이어(미도시)가 본딩되는 패드로 사용될 수 있다.The first electrode 251 may have various patterns, for example, an arm pattern or a bridge pattern, but is not limited thereto. A portion of the first electrode 251 may be used as a pad to which a wire (not shown) is bonded.

상기 제1 도전형 반도체층(220)은 제1 도전형 제1 반도체층(221), 제1 도전형 제2 반도체층(223) 및 제1 도전형 제3 반도체층(225)를 포함한다.The first conductivity type semiconductor layer 220 includes a first conductivity type first semiconductor layer 221 , a first conductivity type second semiconductor layer 223 , and a first conductivity type third semiconductor layer 225 .

상기 제1 도전형 제1 반도체층(221) 아래에는 제1 도전형 제2 반도체층(223), 제1 도전형 제3 반도체층(225), 활성층(230) 및 제2 도전형 반도체층(240)이 위치한다. 상기 제1 도전형 제1 반도체층(221), 상기 제1 도전형 제2 반도체층(223), 제1 도전형 제3 반도체층(225), 활성층(230) 및 제2 도전형 반도체층(240)은 도 1을 참조하여 상세한 설명은 생략한다.Below the first conductivity type first semiconductor layer 221 , a first conductivity type second semiconductor layer 223 , a first conductivity type third semiconductor layer 225 , an active layer 230 , and a second conductivity type semiconductor layer ( 240) is located. The first conductivity type first semiconductor layer 221 , the first conductivity type second semiconductor layer 223 , the first conductivity type third semiconductor layer 225 , the active layer 230 , and the second conductivity type semiconductor layer ( 240) with reference to FIG. 1, a detailed description will be omitted.

상기 제2 전극(252)은 복수의 전도층을 포함할 수 있으며, 예컨대 접촉층(256), 반사층(255), 본딩층(254) 및 전도성 지지부재(253)를 포함한다. 상기 접촉층(256)은 투과성 전도물질 또는 금속 물질로서, 예컨대 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO와 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 접촉층(256) 아래에 반사층(255)이 형성되며, 상기 반사층(255)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(255)의 일부는 상기 제2 도전형 반도체층(240) 아래에 접촉될 수 있으며, 금속으로 오믹 접촉하거나 ITO와 같은 저 전도 물질로 오믹 접촉할 수 있으며, 이에 대해 한정하지는 않는다.The second electrode 252 may include a plurality of conductive layers, for example, a contact layer 256 , a reflective layer 255 , a bonding layer 254 , and a conductive support member 253 . The contact layer 256 may be a transmissive conductive material or a metal material, for example, a low-conductivity material such as ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, or ATO, or a metal of Ni or Ag. A reflective layer 255 is formed under the contact layer 256, and the reflective layer 255 is composed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and combinations thereof. It may be formed in a structure including at least one layer made of a material selected from the group. A portion of the reflective layer 255 may be in contact under the second conductivity type semiconductor layer 240 , and may be in ohmic contact with a metal or a low conductivity material such as ITO, but is not limited thereto.

상기 본딩층(254)은 상기 반사층(255) 아래에 형성되며, 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다. The bonding layer 254 is formed under the reflective layer 255 and may be used as a barrier metal or a bonding metal, and the material is, for example, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, at least one of Cu, Ag and Ta and an optional alloy.

상기 전도성 지지 부재(253)는 본딩층(254) 아래에 형성되며, 금속 또는 캐리어 기판일 수 있으며, 예컨대 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 전도성 지지부재(253)는 다른 예로서, 전도성 시트로 구현될 수 있다.The conductive support member 253 is formed under the bonding layer 254 and may be a metal or a carrier substrate, for example, copper (Cu-copper), gold (Au-gold), nickel (Ni-nickel), molybdenum ( Mo), copper-tungsten (Cu-W), and a carrier wafer (eg, Si, Ge, GaAs, ZnO, SiC, etc.). As another example, the conductive support member 253 may be implemented as a conductive sheet.

상기 제1 도전형 제1 반도체층(221)의 상면에는 러프니스와 같은 광 추출 구조가 형성될 수 있다. 반도체층들의 표면에는 절연층(미도시)이 형성될 수 있으며, 상기 절연층은 상기 광 추출 구조 상에 형성될 수 있다.A light extraction structure such as roughness may be formed on the upper surface of the first conductivity-type first semiconductor layer 221 . An insulating layer (not shown) may be formed on the surfaces of the semiconductor layers, and the insulating layer may be formed on the light extraction structure.

상기 제1 전극(251)은 상기 제1 도전형 제1 반도체층(221) 상에 위치한다.The first electrode 251 is disposed on the first conductivity type first semiconductor layer 221 .

도면에는 도시되지 않았지만, 상기 제1 전극(251)은 상기 제1 도전형 제1 반도체층(221) 상에 위치하는 구조로 한정되지 않고, 식각공정을 통해서 제1 도전형 제2 반도체층(223)의 상부면이 노출되고, 노출된 상기 제1 도전형 제2 반도체층(223) 상에 상기 제1 전극(251)이 형성될 수도 있다.Although not shown in the drawings, the first electrode 251 is not limited to a structure positioned on the first conductivity type first semiconductor layer 221 , and the first conductivity type second semiconductor layer 223 is etched through an etching process. ) may be exposed, and the first electrode 251 may be formed on the exposed second semiconductor layer 223 of the first conductivity type.

상기 제2 전극(252)과 상기 제2 도전형 반도체층(240) 사이의 영역 중 상기 제1 전극(251)과 중첩되는 영역에 전류 블록킹층(280)이 위치할 수 있다. A current blocking layer 280 may be positioned in a region overlapping the first electrode 251 among regions between the second electrode 252 and the second conductivity-type semiconductor layer 240 .

상기 제2 전극(252)과 상기 제2 도전형 반도체층(240) 사이의 가장자리를 따라 보호층(270)이 위치할 수 있다. 상기 보호층(270) 및 상기 전류 블록킹층(280)은 절연 물질 또는 투명한 전도성 물질로 형성될 수 있으며, 이에 한정하는 것은 아니다. 상기 보호층(270) 및 상기 전류 블록킹층(280)은 동일한 물질이거나 다른 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.A protective layer 270 may be positioned along an edge between the second electrode 252 and the second conductivity-type semiconductor layer 240 . The protective layer 270 and the current blocking layer 280 may be formed of an insulating material or a transparent conductive material, but is not limited thereto. The protective layer 270 and the current blocking layer 280 may be formed of the same material or different materials, but is not limited thereto.

다른 실시 예의 발광소자는 n 형 도펀트가 고농도 첨가된 GaN 계열 반도체층에 일정 농도의 Al이 일정 두께에 포함되어 고품질의 질화막을 구현할 수 있다.In the light emitting device of another embodiment, a high-quality nitride film may be implemented by including a predetermined thickness of Al in a GaN-based semiconductor layer to which a high concentration of n-type dopant is added.

따라서, 다른 실시 예의 발광소자는 고품질의 질화막을 형성하므로 전기적인 저항 감소에 의해 저전류 문제를 개선할 수 있다.Accordingly, since the light emitting device of another embodiment forms a high-quality nitride film, the low current problem can be improved by reducing electrical resistance.

또한, 다른 실시 예의 발광소자는 고품질의 질화막을 형성하므로 발광소자 및 발광소자 패키지의 신뢰성을 향상시킬 수 있다.In addition, since the light emitting device of another embodiment forms a high-quality nitride film, the reliability of the light emitting device and the light emitting device package can be improved.

도 5는 도 1의 발광소자를 갖는 발광소자 패키지를 나타낸 도면이다. FIG. 5 is a view showing a light emitting device package including the light emitting device of FIG. 1 .

도 5를 참조하면, 발광소자 패키지(300)는 몸체(321), 제1 리드전극(311), 제2 리드전극(313), 발광소자(100) 및 몰딩부(331)를 포함한다.Referring to FIG. 5 , the light emitting device package 300 includes a body 321 , a first lead electrode 311 , a second lead electrode 313 , a light emitting device 100 , and a molding part 331 .

상기 제1 및 제2 리드전극(311, 313)은 상기 몸체(321)와 결합될 수 있고, 상기 발광소자(100)와 전기적으로 연결될 수 있다. 상기 몰딩부(331)는 외부에 노출된 상기 발광소자(100) 상에 위치할 수 있다.The first and second lead electrodes 311 and 313 may be coupled to the body 321 and may be electrically connected to the light emitting device 100 . The molding part 331 may be positioned on the light emitting device 100 exposed to the outside.

상기 몸체(321)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(321)는 위에서 볼 때 내부에 캐비티(cavity, 325)를 포함한다. 여기서, 상기 캐비티(325)는 상기 캐비티(325)의 바닥면을 기준으로 경사진 측면을 포함할 수 있다. The body 321 may be formed of a silicon material, a synthetic resin material, or a metal material. The body 321 includes a cavity 325 therein when viewed from above. Here, the cavity 325 may include a side inclined with respect to the bottom surface of the cavity 325 .

상기 제1 및 상기 제2 리드전극(311, 313)은 서로 일정 간격 이격되어 전기적으로 절연될 수 있다. 상기 몸체(321) 내부를 관통하거나 표면상에 형성될 수 있다. 즉, 상기 제1 및 상기 제2 리드전극(311, 313)은 일 부분은 상기 캐비티(325) 내부에 위치하고, 상기 제1 및 상기 제2 리드전극(311, 313)의 다른 부분은 상기 몸체(321)의 외부에 위치할 수 있다.The first and second lead electrodes 311 and 313 may be spaced apart from each other by a predetermined interval to be electrically insulated from each other. The body 321 may penetrate inside or be formed on the surface. That is, one part of the first and second lead electrodes 311 and 313 is located inside the cavity 325, and the other part of the first and second lead electrodes 311 and 313 is located in the body ( 321).

상기 제1 및 제2 리드전극(311, 313)은 상기 발광소자(100)를 구동시키는 구동신호가 제공되는 경로를 제공하고, 상기 발광소자(100)로부터의 열을 외부로 전달시키는 기능을 포함한다. 상기 제1 및 제2 리드 전극(311, 313)은 금속 재질로 형성될 수 있으며, 간극부(323)에 의해 분리된다.The first and second lead electrodes 311 and 313 provide a path through which a driving signal for driving the light emitting device 100 is provided, and include a function of transferring heat from the light emitting device 100 to the outside. do. The first and second lead electrodes 311 and 313 may be formed of a metal material, and are separated by a gap portion 323 .

상기 발광소자(100)는 상기 제1 및 제2 리드전극(311, 313) 중 하나의 상부면에 상에 설치될 수 있다. 상기 발광소자(100)는 상기 제1 및 제2 리드전극(311, 313) 중 적어도 하나와 중첩될 수 있으며, 이에 한정하지는 않는다.The light emitting device 100 may be installed on an upper surface of one of the first and second lead electrodes 311 and 313 . The light emitting device 100 may overlap at least one of the first and second lead electrodes 311 and 313, but is not limited thereto.

상기 발광소자(100)의 제1 전극패드(미도시)는 제1 와이어(342)에 의해 상기 제1 리드전극(311)과 연결될 수 있고, 상기 발광소자(100)의 제2 전극패드(미도시)는 제2와 이어(343)에 의해 상기 제2 리드전극(313)과 연결될 수 있으며, 이에 한정되지 않는다.A first electrode pad (not shown) of the light emitting device 100 may be connected to the first lead electrode 311 by a first wire 342 , and a second electrode pad (not shown) of the light emitting device 100 . ) may be connected to the second lead electrode 313 by a second wire 343 , but is not limited thereto.

상기 몰딩부재(331)는 상기 발광소자(100)를 덮어 상기 발광소자(241)를 보호할 수 있다. 또한, 상기 몰딩부재(331)는 특정 파장대의 광을 제공하는 형광체(미도시)를 포함할 수 있다.The molding member 331 may cover the light emitting device 100 to protect the light emitting device 241 . In addition, the molding member 331 may include a phosphor (not shown) that provides light in a specific wavelength band.

실시예에 따른 발광소자는 백라이트 유닛, 조명 유닛, 디스플레이 장치, 지시 장치, 램프, 가로등, 차량용 조명장치, 차량용 표시장치, 스마트 시계 등에 적용될 수 있으나 이에 한정되는 것은 아니다.The light emitting device according to the embodiment may be applied to a backlight unit, a lighting unit, a display device, an indicator device, a lamp, a street lamp, a vehicle lighting device, a vehicle display device, a smart watch, and the like, but is not limited thereto.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the above embodiments are included in at least one embodiment, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, etc. illustrated in each embodiment can be combined or modified for other embodiments by those of ordinary skill in the art to which the embodiments belong. Accordingly, the contents related to such combinations and modifications should be interpreted as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the embodiment has been mainly described, but this is only an example and not limiting the embodiment, and those of ordinary skill in the art to which the embodiment belongs may have several examples not illustrated above in the range that does not deviate from the essential characteristics of the embodiment. It can be seen that variations and applications of branches are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the embodiments set forth in the appended claims.

121, 221: 제1 도전형 제1 반도체층
123, 223: 제1 도전형 제2 반도체층
125, 225: 제1 도전형 제3 반도체층121, 221: first conductivity type first semiconductor layer
123, 223: first conductivity type second semiconductor layer
125, 225: first conductivity type third semiconductor layer

Claims (9)

제1 도펀트를 포함하는 제1 도전형 제1 반도체층;
상기 제1 도펀트를 포함하고, 상기 제1 도전형 제1 반도체층 상에 위치한 제1 도전형 제2 반도체층;
상기 제1 도펀트를 포함하고, 상기 제1 도전형 제2 반도체층상에 위치한 제1 도전형 제3 반도체층;
상기 제1 도전형 제3 반도체층상에 위치한 활성층;
상기 활성층 상에 위치하며 제2 도펀트를 포함하는 제2 도전형 반도체층;
상기 제1 도전형 제2 반도체층의 상부면 일부에 직접 접촉된 제1 전극; 및
상기 제2 도전형 반도체층 상에 위치한 제2 전극을 포함하고,
상기 제1 도전형 제1 반도체층과 상기 제1 도전형 제3 반도체층은 GaN 반도체로 형성되며,
상기 제1 도전형 제1 반도체층과 상기 제1 도전형 제3 반도체층 사이에 배치된 상기 제1 도전형 제2 반도체층은 AlxGa1-xN (0<x≤0.05)의 조성식을 가지며,
상기 제1 도전형 제2 반도체층은 100㎚ ~ 200㎚의 두께를 가지며,
상기 제1 도펀트는 n형 도펀트를 포함하며,
상기 제2 도펀트는 p형 도펀트를 포함하며,
상기 제1 도전형 제1 반도체층, 상기 제1 도전형 제2반도체층 및 상기 제1 도전형 제3 반도체층 각각에 첨가된 n형 도펀트는 1×E19 이상이며,
상기 제1 도전형 제2 반도체층에 첨가된 n형 도펀트는 1×E19 내지 3×E19 범위 발광소자.a first conductivity-type first semiconductor layer including a first dopant;
a first conductivity type second semiconductor layer including the first dopant and disposed on the first conductivity type first semiconductor layer;
a first conductivity type third semiconductor layer including the first dopant and disposed on the first conductivity type second semiconductor layer;
an active layer positioned on the first conductivity-type third semiconductor layer;
a second conductivity-type semiconductor layer disposed on the active layer and including a second dopant;
a first electrode in direct contact with a portion of an upper surface of the first conductivity-type second semiconductor layer; and
a second electrode positioned on the second conductivity-type semiconductor layer;
The first conductivity type first semiconductor layer and the first conductivity type third semiconductor layer are formed of a GaN semiconductor,
The first conductivity type second semiconductor layer disposed between the first conductivity type first semiconductor layer and the first conductivity type third semiconductor layer is Al x Ga 1-x N It has a compositional formula of (0<x≤0.05),
The first conductivity-type second semiconductor layer has a thickness of 100 nm to 200 nm,
The first dopant includes an n-type dopant,
The second dopant includes a p-type dopant,
The n-type dopant added to each of the first conductivity type first semiconductor layer, the first conductivity type second semiconductor layer and the first conductivity type third semiconductor layer is 1×E19 or more,
The n-type dopant added to the first conductivity-type second semiconductor layer is in the range of 1×E19 to 3×E19 for a light emitting device. 제1 항에 있어서,
상기 제1 도펀트는 Si를 포함하며,
상기 제1 도전형 제1 반도체층 및 상기 제1 도전형 제3 반도체층에 첨가된 n형 도펀트는 1×E19 내지 3×E19 범위인 발광소자.
According to claim 1,
The first dopant includes Si,
The n-type dopant added to the first conductivity-type first semiconductor layer and the first conductivity-type third semiconductor layer is in the range of 1×E19 to 3×E19.
 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020150046147A 2015-04-01 2015-04-01 Light emitting device and light emitting device package KR102330022B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150046147A KR102330022B1 (en) 2015-04-01 2015-04-01 Light emitting device and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150046147A KR102330022B1 (en) 2015-04-01 2015-04-01 Light emitting device and light emitting device package

Publications (2)

Publication Number Publication Date
KR20160117979A KR20160117979A (en) 2016-10-11
KR102330022B1 true KR102330022B1 (en) 2021-11-23

Family

ID=57161859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150046147A KR102330022B1 (en) 2015-04-01 2015-04-01 Light emitting device and light emitting device package

Country Status (1)

Country Link
KR (1) KR102330022B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087217A (en) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Group-iii nitride semiconductor light-emitting element, and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087217A (en) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Group-iii nitride semiconductor light-emitting element, and method of manufacturing the same

Also Published As

Publication number Publication date
KR20160117979A (en) 2016-10-11

Similar Documents

Publication Publication Date Title
KR101081135B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101007087B1 (en) Light emitting device and fabrication method thereof
US20180158981A1 (en) Ultraviolet light emitting diode, light emitting diode package, and lighting device
KR102623615B1 (en) Light emitting device, light emitting device package and light emitting apparatus
US10177274B2 (en) Red light emitting diode and lighting device
KR102461317B1 (en) Uv light emitting device, light emitting device package and lighting device
KR102359824B1 (en) Uv light emitting device and light emitting device package
KR102330022B1 (en) Light emitting device and light emitting device package
KR102356232B1 (en) Uv light emitting device and light emitting device package
KR102425124B1 (en) Light emitting device and light emitting device package
KR102447089B1 (en) Uv light emitting device and light emitting device package
KR102397266B1 (en) Light emitting device and lighting apparatus
KR102175346B1 (en) Light emitting device and light emitting device package
KR102304120B1 (en) Light emitting device and method for fabricating the same, and light emitting device package
KR102376672B1 (en) Light emitting device and light emitting device package
KR102356516B1 (en) Light emitting device and light emitting device package
KR102322696B1 (en) Uv light emitting device and light emitting device package
KR102353844B1 (en) Uv light emitting device and light emitting device package
KR102432015B1 (en) Uv light emitting device and light emitting device package
KR102302855B1 (en) Light emitting device, and lighting system
KR102350784B1 (en) Uv light emitting device and lighting system
KR102336432B1 (en) Light emitting device and light emitting device package
KR102385943B1 (en) Light emitting device and light emitting device package
KR102398436B1 (en) Red light emitting device and lighting system
KR102299735B1 (en) Light emitting device and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant