KR102350784B1 - Uv light emitting device and lighting system - Google Patents

Uv light emitting device and lighting system Download PDF

Info

Publication number
KR102350784B1
KR102350784B1 KR1020150049156A KR20150049156A KR102350784B1 KR 102350784 B1 KR102350784 B1 KR 102350784B1 KR 1020150049156 A KR1020150049156 A KR 1020150049156A KR 20150049156 A KR20150049156 A KR 20150049156A KR 102350784 B1 KR102350784 B1 KR 102350784B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
conductivity type
light emitting
emitting device
Prior art date
Application number
KR1020150049156A
Other languages
Korean (ko)
Other versions
KR20160120085A (en
Inventor
임현철
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150049156A priority Critical patent/KR102350784B1/en
Publication of KR20160120085A publication Critical patent/KR20160120085A/en
Application granted granted Critical
Publication of KR102350784B1 publication Critical patent/KR102350784B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Abstract

실시예에 따른 자외선 발광소자는 제1 도전형 제2 반도체층(112); 상기 제1 도전형 제2 반도체층(112) 아래에 배치된 제2 도전형 제4 반도체층(116); 상기 제1 도전형 제2 반도체층(112) 및 제2 도전형 제4 반도체층(116) 사이에 배치된 활성층(114); 상기 제2 도전형 제4 반도체층(116)의 저면으로부터 상기 제2 도전형 제4 반도체층(116)과 상기 활성층(114)의 관통하여 상기 제1 도전형 제2 반도체층(112)의 일부를 노출하는 복수의 홀(H); 상기 제2 도전형 제4 반도체층(116)의 저면으로부터 상기 복수의 홀(H)을 통해 상기 제1 도전형 제2 반도체층(112)에 전기적으로 연결된 제1 컨택 전극(160); 상기 제1 컨택 전극(160)과 상기 복수의 홀(H) 사이에 배치된 절연층(140); 상기 제1 컨택 전극(160)과 상기 제1 도전형 제2 반도체층(112) 사이에 배치되는 제1 도전형 제3 반도체층(113);을 포함할 수 있다.The ultraviolet light emitting device according to the embodiment includes a first conductive type second semiconductor layer 112; a second conductivity type fourth semiconductor layer 116 disposed under the first conductivity type second semiconductor layer 112; an active layer 114 disposed between the first conductivity type second semiconductor layer 112 and the second conductivity type fourth semiconductor layer 116; A portion of the first conductivity type second semiconductor layer 112 penetrates through the second conductivity type fourth semiconductor layer 116 and the active layer 114 from the bottom surface of the second conductivity type fourth semiconductor layer 116 . a plurality of holes (H) exposing the; a first contact electrode 160 electrically connected to the first conductivity type second semiconductor layer 112 from the bottom surface of the second conductivity type fourth semiconductor layer 116 through the plurality of holes H; an insulating layer 140 disposed between the first contact electrode 160 and the plurality of holes H; and a first conductivity type third semiconductor layer 113 disposed between the first contact electrode 160 and the first conductivity type second semiconductor layer 112 .

Figure R1020150049156
Figure R1020150049156

Description

자외선 발광소자 및 조명시스템{UV LIGHT EMITTING DEVICE AND LIGHTING SYSTEM}UV light emitting device and lighting system {UV LIGHT EMITTING DEVICE AND LIGHTING SYSTEM}

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.The embodiment relates to a light emitting device, a method for manufacturing a light emitting device, a light emitting device package, and a lighting system.

발광소자(Light Emitting Diode)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 3족-5족 원소 또는 2족-6족 원소가 화합되어 생성될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.Light Emitting Diode is a pn junction diode having a characteristic in which electric energy is converted into light energy. Various colors can be realized by adjusting.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭 넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 자외선(UV) 발광소자, 청색(Blue) 발광소자, 녹색(Green) 발광소자, 적색(RED) 발광소자 등은 상용화되어 널리 사용되고 있다.For example, nitride semiconductors are receiving great attention in the field of developing optical devices and high-power electronic devices due to their high thermal stability and wide bandgap energy. In particular, ultraviolet (UV) light-emitting devices, blue light-emitting devices, green light-emitting devices, and red light-emitting devices using nitride semiconductors have been commercialized and widely used.

예를 들어, 자외선 발광소자(UV LED)의 경우, 200nm~400nm의 파장대에 분포되어 있는 빛을 발생하는 발광소자로서, 상기 파장대 에서, 단파장의 경우, 살균, 정화 등에 사용되며, 장파장의 경우 노광기 또는 경화기 등에 사용될 수 있다.For example, in the case of an ultraviolet light emitting device (UV LED), it is a light emitting device that generates light distributed in a wavelength range of 200 nm to 400 nm. Or it may be used in a curing machine and the like.

예를 들어, 근자외선 발광소자(Near UV LED)는 위폐감식, 수지 경화, 또는 자외선 치료 등에 사용되고 있고, 형광체와 조합되어 다양한 색상의 가시광선을 구현하는 조명 장치에서도 사용되고 있다.For example, a near UV light emitting device (Near UV LED) is used for counterfeit detection, resin curing, or UV treatment, and is also used in lighting devices that realize visible light of various colors in combination with a phosphor.

한편, 자외선 발광소자는 청색 발광소자에 비해, 광 취득 효율 및 광 출력이 떨어진다는 문제가 있다. 이는 자외선 발광소자의 실용화에 장벽으로 작용하고 있다.On the other hand, the ultraviolet light emitting device has a problem in that light acquisition efficiency and light output are inferior compared to the blue light emitting device. This is acting as a barrier to the practical use of the ultraviolet light emitting device.

예를 들어, 자외선 발광소자에 사용되는 Ⅲ족 질화물은 가시광선에서 자외선까지 광범위하게 활용될 수 있으나, 가시광선 대비 자외선의 효율이 떨어지는 문제가 있다. 그 이유는 자외선의 파장으로 갈수록 Ⅲ족 질화물이 자외선을 흡수한다는 것과, 낮은 결정성에 의한 내부 양자효율의 저하가 원인이다.For example, a group III nitride used in an ultraviolet light emitting device can be widely used from visible light to ultraviolet light, but there is a problem in that the efficiency of ultraviolet light compared to visible light is lowered. The reason is that group III nitride absorbs ultraviolet rays as the wavelength of ultraviolet rays increases, and the internal quantum efficiency decreases due to low crystallinity.

이에 따라, 종래 UV LED 기술에 의하면 Ⅲ족 질화물에서의 자외선 흡수를 방지하기 위해, 성장기판, GaN층, AlGaN층, 활성층 등을 순차적으로 성장한 후에, 자외선 흡수 가능성이 있는 GaN층을 제거하고 AlGaN층을 노출시키는 수직형 발광소자 형태로 제조하고 있다.Accordingly, according to the conventional UV LED technology, in order to prevent UV absorption in group III nitride, a growth substrate, a GaN layer, an AlGaN layer, an active layer, etc. are sequentially grown, and then a GaN layer with a potential for UV absorption is removed and an AlGaN layer. It is manufactured in the form of a vertical light emitting device that exposes

한편, 종래기술에 의한 발광소자 중에 전극층이 에피층의 한쪽 방향에 배치되는 수평형 타입(Lateral Type) 발광소자가 있는데, 이러한 수평형 타입 발광소자는 협소한 전류 흐름으로 인해, 발광소자의 동작 전압(Vf)이 증가하여 전류효율이 저하되며, 광도(Po) 향상 및 정전기 방전(Electrostatic discharge)에 취약한 문제를 해결하기 위해 에피층 하측에 비아홀을 형성하여 전극을 배치하는 비아홀 타입 수직형 발광소자가 개발되고 있다.On the other hand, among the light emitting devices according to the prior art, there is a horizontal type light emitting device in which an electrode layer is disposed in one direction of the epitaxial layer. As (Vf) increases, the current efficiency decreases, and in order to improve the luminous intensity (Po) and solve the problem of being vulnerable to electrostatic discharge, a via hole type vertical light emitting device in which an electrode is disposed by forming a via hole under the epi layer is being developed

이러한 비아홀 타입 수직형 발광소자를 제조하기 위해, n-컨택(n-contact)을 위한 다수의 메사에칭(Mesa etching)을 진행하고 n-컨택과 메사에칭 홀(Mesa etching hole) 사이에 절연층을 형성할 수 있다.In order to manufacture such a via hole type vertical light emitting device, a plurality of mesa etchings for n-contact are performed, and an insulating layer is formed between the n-contact and the mesa etching hole. can be formed

그런데 UV 발광소자에서 비아홀 타입 수직형 발광소자를 적용하는 경우 비아홀을 관통하는 컨택 전극은 노출되는 AlGaN층과 직접 접하는데, AlGaN층은 밴드갭 에너지가 크므로 동작전압이 상승하는 문제가 있다.However, when a via hole type vertical light emitting device is applied to a UV light emitting device, the contact electrode passing through the via hole is in direct contact with the exposed AlGaN layer, and since the AlGaN layer has a large bandgap energy, there is a problem in that the operating voltage is increased.

실시예는 광도가 향상되면서 동작전압이 개선되는 자외선 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.Embodiments are to provide an ultraviolet light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and a lighting system in which the operating voltage is improved while the luminous intensity is improved.

실시예에 따른 자외선 발광소자는 제1 도전형 제2 반도체층(112); 상기 제1 도전형 제2 반도체층(112) 아래에 배치된 제2 도전형 제4 반도체층(116); 상기 제1 도전형 제2 반도체층(112) 및 제2 도전형 제4 반도체층(116) 사이에 배치된 활성층(114); 상기 제2 도전형 제4 반도체층(116)의 저면으로부터 상기 제2 도전형 제4 반도체층(116)과 상기 활성층(114)의 관통하여 상기 제1 도전형 제2 반도체층(112)의 일부를 노출하는 복수의 홀(H); 상기 제2 도전형 제4 반도체층(116)의 저면으로부터 상기 복수의 홀(H)을 통해 상기 제1 도전형 제2 반도체층(112)에 전기적으로 연결된 제1 컨택 전극(160); 상기 제1 컨택 전극(160)과 상기 복수의 홀(H) 사이에 배치된 절연층(140); 상기 제1 컨택 전극(160)과 상기 제1 도전형 제2 반도체층(112) 사이에 배치되는 제1 도전형 제3 반도체층(113);을 포함할 수 있다.The ultraviolet light emitting device according to the embodiment includes a first conductive type second semiconductor layer 112; a second conductivity type fourth semiconductor layer 116 disposed under the first conductivity type second semiconductor layer 112; an active layer 114 disposed between the first conductivity type second semiconductor layer 112 and the second conductivity type fourth semiconductor layer 116; A portion of the first conductivity type second semiconductor layer 112 penetrates through the second conductivity type fourth semiconductor layer 116 and the active layer 114 from the bottom surface of the second conductivity type fourth semiconductor layer 116 . a plurality of holes (H) exposing the; a first contact electrode 160 electrically connected to the first conductivity type second semiconductor layer 112 from the bottom surface of the second conductivity type fourth semiconductor layer 116 through the plurality of holes H; an insulating layer 140 disposed between the first contact electrode 160 and the plurality of holes H; and a first conductivity type third semiconductor layer 113 disposed between the first contact electrode 160 and the first conductivity type second semiconductor layer 112 .

실시예에 따른 조명시스템은 상기 발광소자를 구비하는 발광유닛을 포함할 수 있다.The lighting system according to the embodiment may include a light emitting unit including the light emitting device.

실시예에 의하면 광도가 향상되면서 동작전압이 향상되는 자외선 발광소자, 자외선 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.According to the embodiment, it is an object of the present invention to provide an ultraviolet light emitting device in which an operating voltage is improved while luminous intensity is improved, a method for manufacturing an ultraviolet light emitting device, a light emitting device package, and a lighting system.

도 1은 실시예에 따른 발광소자의 평면 투영도.
도 2는 실시예에 따른 발광소자의 확대 단면도.
도 3 내지 도 11은 실시예에 따른 발광소자의 제조방법의 공정 단면도.
도 12는 실시예에 따른 발광소자 패키지 단면도.
도 13은 실시예에 따른 조명장치의 분해 사시도.
1 is a plan view of a light emitting device according to an embodiment;
2 is an enlarged cross-sectional view of a light emitting device according to the embodiment;
3 to 11 are cross-sectional views illustrating a method of manufacturing a light emitting device according to an embodiment.
12 is a cross-sectional view of a light emitting device package according to the embodiment;
13 is an exploded perspective view of a lighting device according to the embodiment;

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of embodiments, each layer (film), region, pattern or structure is “on/over” or “under” the substrate, each layer (film), region, pad or pattern. In the case of being described as being formed on, “on/over” and “under” include both “directly” or “indirectly” formed through another layer. do. In addition, the reference for the upper / upper or lower of each layer will be described with reference to the drawings.

(실시예)(Example)

도 1은 실시예에 따른 발광소자(100)의 평면 투영도이며, 도 2는 도 1의 A-A'선을 따른 확대 단면도이다.1 is a plan view of a light emitting device 100 according to an embodiment, and FIG. 2 is an enlarged cross-sectional view taken along line A-A' of FIG. 1 .

실시예에 따른 자외선 발광소자는 제1 도전형 제2 반도체층(112), 제2 도전형 제4 반도체층(116), 활성층(114), 제1 컨택 전극(160), 절연층(140), 제1 도전형 제3 반도체층(113)을 포함할 수 있다.The ultraviolet light emitting device according to the embodiment includes a first conductivity type second semiconductor layer 112 , a second conductivity type fourth semiconductor layer 116 , an active layer 114 , a first contact electrode 160 , and an insulating layer 140 . , the first conductivity type third semiconductor layer 113 may be included.

예를 들어, 실시예에 따른 자외선 발광소자는 제1 도전형 제2 반도체층(112); 상기 제1 도전형 제2 반도체층(112) 아래에 배치된 제2 도전형 제4 반도체층(116); 상기 제1 도전형 제2 반도체층(112) 및 제2 도전형 제4 반도체층(116) 사이에 배치된 활성층(114); 상기 제2 도전형 제4 반도체층(116)의 저면으로부터 상기 제2 도전형 제4 반도체층(116)과 상기 활성층(114)을 관통하여 상기 제1 도전형 제2 반도체층(112)의 일부를 노출하는 복수의 홀(H); 상기 제2 도전형 제4 반도체층(116)의 저면으로부터 상기 복수의 홀(H)을 통해 상기 제1 도전형 제2 반도체층(112)에 전기적으로 연결된 제1 컨택 전극(160); 상기 제1 컨택 전극(160)과 상기 복수의 홀(H) 사이에 배치된 절연층(140); 상기 제1 컨택 전극(160)과 상기 제1 도전형 제2 반도체층(112) 사이에 배치되는 제1 도전형 제3 반도체층(113);을 포함할 수 있다.For example, the ultraviolet light emitting device according to the embodiment may include a first conductive type second semiconductor layer 112 ; a second conductivity type fourth semiconductor layer 116 disposed under the first conductivity type second semiconductor layer 112; an active layer 114 disposed between the first conductivity type second semiconductor layer 112 and the second conductivity type fourth semiconductor layer 116; A portion of the first conductivity type second semiconductor layer 112 passes through the second conductivity type fourth semiconductor layer 116 and the active layer 114 from the bottom surface of the second conductivity type fourth semiconductor layer 116 . a plurality of holes (H) exposing the; a first contact electrode 160 electrically connected to the first conductivity type second semiconductor layer 112 from the bottom surface of the second conductivity type fourth semiconductor layer 116 through the plurality of holes H; an insulating layer 140 disposed between the first contact electrode 160 and the plurality of holes H; and a first conductivity type third semiconductor layer 113 disposed between the first contact electrode 160 and the first conductivity type second semiconductor layer 112 .

또한 실시예는 상기 제1 컨택 전극(160)과 전기적으로 연결된 제1 전극층(150) 및 상기 제2 도전형 제4 반도체층(116)과 전기적으로 연결된 제2 컨택 전극(132)을 포함할 수 있다.In addition, the embodiment may include a first electrode layer 150 electrically connected to the first contact electrode 160 and a second contact electrode 132 electrically connected to the second conductivity-type fourth semiconductor layer 116 . have.

상기 제1 전극층(150)은 상기 제1 컨택 전극(160)과 전기적으로 연결된 접합층(156)과 상기 접합층(156) 아래에 배치된 지지부재(158)를 포함할 수 있다.The first electrode layer 150 may include a bonding layer 156 electrically connected to the first contact electrode 160 and a support member 158 disposed under the bonding layer 156 .

실시예는 상기 제1 컨택 전극(160)과 상기 제1 도전형 제2 반도체층(112) 사이에 배치되는 제1 도전형 제3 반도체층(113)을 포함할 수 있다.The embodiment may include a first conductivity type third semiconductor layer 113 disposed between the first contact electrode 160 and the first conductivity type second semiconductor layer 112 .

상기 제1 컨택 전극(160)은 상기 제1 도전형 제3 반도체층(113)과 직접 접할 수 있다.The first contact electrode 160 may directly contact the first conductivity-type third semiconductor layer 113 .

상기 제1 도전형 제2 반도체층(112)은 n형 AlGaN 계열 반도체층을 포함할 수 있으며, 상기 제1 도전형 제3 반도체층(113) n형 GaN 계열 반도체층을 포함할 수 있다.The first conductivity-type second semiconductor layer 112 may include an n-type AlGaN-based semiconductor layer, and the first conductivity-type third semiconductor layer 113 may include an n-type GaN-based semiconductor layer.

상기 제1 도전형 제4 반도체층(116)은 p형 AlGaN 계열 반도체층을 포함할 수 있다.The first conductivity-type fourth semiconductor layer 116 may include a p-type AlGaN-based semiconductor layer.

종래기술에 의하면, UV 발광소자에서 비아홀 타입 수직형 발광소자를 적용하는 경우 비아홀을 관통하는 컨택 전극이 밴드갭 에너지가 높은 AlGaN층과 직접 접함에 따라 동작전압이 상승하는 문제가 있다.According to the prior art, when a via hole type vertical light emitting device is applied to a UV light emitting device, there is a problem in that the operating voltage increases as the contact electrode passing through the via hole is in direct contact with the AlGaN layer having high bandgap energy.

이에 실시예에 의하면, 상기 제1 컨택 전극(160)과 상기 제1 도전형 제2 반도체층(112) 사이에 제1 도전형 제3 반도체층(113)을 배치하고, 상기 제1 컨택 전극(160)은 상기 제1 도전형 제3 반도체층(113)과 접하도록 함으로써 동작전압이 상승하지 않으면서 광도를 향상시킬 수 있다.
According to this embodiment, a first conductivity type third semiconductor layer 113 is disposed between the first contact electrode 160 and the first conductivity type second semiconductor layer 112 , and the first contact electrode ( The luminous intensity of 160 may be improved without increasing the operating voltage by making it come into contact with the third semiconductor layer 113 of the first conductivity type.

이하, 도 3 내지 도 11을 참조하여 실시예에 따른 발광소자의 제조방법을 설명한다.Hereinafter, a method of manufacturing a light emitting device according to an embodiment will be described with reference to FIGS. 3 to 11 .

우선, 도 3과 같이 성장 기판(105) 상에 발광구조층(110)이 형성될 수 있다. 상기 발광구조층(110)은 제1 도전형 제2 반도체층(112), 활성층(114), 및 제2 도전형 제4 반도체층(116)을 포함할 수 있다.First, as shown in FIG. 3 , the light emitting structure layer 110 may be formed on the growth substrate 105 . The light emitting structure layer 110 may include a first conductivity type second semiconductor layer 112 , an active layer 114 , and a second conductivity type fourth semiconductor layer 116 .

성장 기판(105)은 성장 장비에 로딩되고, 그 위에 II족 내지 VI족 원소의 화합물 반도체를 이용하여 층 또는 패턴 형태로 형성될 수 있다.The growth substrate 105 may be loaded into a growth device and formed in a layer or pattern form using a compound semiconductor of a group II to group VI element thereon.

상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등이 채용될 수 있으며, 이러한 장비로 한정되지는 않는다.The growth equipment includes an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), dual-type thermal evaporator sputtering, and metal organic chemical vapor (MOCVD). deposition) may be employed, but is not limited to such equipment.

상기 성장 기판(105)은 도전성 기판 또는 절연성 기판 등일 수 있다. 예를 들어, 상기 성장 기판(105)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다.The growth substrate 105 may be a conductive substrate or an insulating substrate. For example, the growth substrate 105 may be selected from the group consisting of a sapphire substrate (Al 2 0 3 ), GaN, SiC, ZnO, Si, GaP, InP, Ga 2 0 3 , and GaAs.

상기 성장 기판(105) 위에는 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층은 상기 성장 기판(105)과 질화물 반도체층 사이의 격자 상수의 차이를 줄여주게 되며, 그 물질은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 선택될 수 있다.A buffer layer (not shown) may be formed on the growth substrate 105 . The buffer layer reduces the difference in lattice constant between the growth substrate 105 and the nitride semiconductor layer, and the material thereof is GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP. can be selected from

상기 버퍼층 상에는 언도프드 반도체층(미도시)이 형성될 수 있으며, 상기 언도프드 반도체층은 도핑하지 않는 GaN계 반도체로 형성될 수 있으며, n형 반도체층보다 저 전도성의 반도체층으로 형성될 수 있다.An undoped semiconductor layer (not shown) may be formed on the buffer layer, and the undoped semiconductor layer may be formed of an undoped GaN-based semiconductor, and may be formed of a semiconductor layer having lower conductivity than the n-type semiconductor layer. .

이후, 상기 버퍼층 또는 언도프트 반도체층 상에 제1 도전형 제1 반도체층(111)이 형성될 수 있다.Thereafter, a first conductivity type first semiconductor layer 111 may be formed on the buffer layer or the undoped semiconductor layer.

상기 제1 도전형 제1 반도체층(111)은 제1 도전형 GaN 계열 반도체 물질을 포함할 수 있다. 예를 들어, 상기 제1 도전형 제1 반도체층(112)은 GaN 반도체층, InGaN 반도체층 중 어느 하나로 형성될 수 있다.The first conductivity type first semiconductor layer 111 may include a first conductivity type GaN-based semiconductor material. For example, the first conductivity type first semiconductor layer 112 may be formed of any one of a GaN semiconductor layer and an InGaN semiconductor layer.

다음으로, 상기 제1 도전형 제1 반도체층(111) 상에 제1 도전형 제2 반도체층(112)이 형성될 수 있고, 상기 제1 도전형 제2 반도체층(112) 상에는 활성층(114)이 형성될 수 있으며, 상기 활성층(114) 상에 제2 도전형 제4 반도체층(116)이 순차적으로 적층될 수 있다.Next, a first conductivity type second semiconductor layer 112 may be formed on the first conductivity type first semiconductor layer 111 , and an active layer 114 may be formed on the first conductivity type second semiconductor layer 112 . ) may be formed, and a second conductivity-type fourth semiconductor layer 116 may be sequentially stacked on the active layer 114 .

상기의 각 반도체층의 위 또는 아래에는 다른 층이 더 배치될 수 있으며, 예컨대 III족-V족 화합물 반도체층을 이용하여 초격자 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.Other layers may be further disposed above or below each of the semiconductor layers, and may be formed in a superlattice structure using, for example, a group III-V compound semiconductor layer, but is not limited thereto.

상기 제1 도전형 제2 반도체층(112)은 제1 도전형 도펀트가 도핑된 AlGaN 계열 반도체층일 수 있다. 예를 들어, 상기 제1 도전형 제2 반도체층(112)은 AlN, AlGaN, InAlGaN, AlInN, AlGaAs, AlGaInP 등에서 선택될 수 있다.The first conductivity-type second semiconductor layer 112 may be an AlGaN-based semiconductor layer doped with a first conductivity-type dopant. For example, the first conductivity type second semiconductor layer 112 may be selected from AlN, AlGaN, InAlGaN, AlInN, AlGaAs, AlGaInP, and the like.

상기 제1 도전형 제2 반도체층(112)은 n형 반도체층일 수 있으며, 상기 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다.The first conductivity-type second semiconductor layer 112 may be an n-type semiconductor layer, and the first conductivity-type dopant may include an n-type dopant such as Si, Ge, Sn, Se, Te, or the like.

상기 제1 도전형 제2 반도체층(112)은 n형 AlGaN 계열 반도체층일 수 있으며, Al조성은 약 4%~약10%일 수 있다. 상기 제1 도전형 제2 반도체층(112)에서 Al의 조성이 4%미만인 경우 광흡수로 인해 광도(Po)가 하락할 수 있으며, 10% 초과 일때는 결정품질 저하로 발광구조물층에서 크랙이 발생하거나 저항이 증가할 수 있다.The first conductivity-type second semiconductor layer 112 may be an n-type AlGaN-based semiconductor layer, and the Al composition may be about 4% to about 10%. In the first conductivity type second semiconductor layer 112, when the Al composition is less than 4%, the luminous intensity (Po) may decrease due to light absorption, and when it exceeds 10%, cracks occur in the light emitting structure layer due to crystal quality deterioration or resistance may increase.

실시예는 상기 제1 도전형 제2 반도체층(112)에 배치되는 제1 도전형 제3 반도체층(113)을 포함할 수 있다.The embodiment may include a first conductivity type third semiconductor layer 113 disposed on the first conductivity type second semiconductor layer 112 .

상기 제1 도전형 제3 반도체층(113)은 제1 도전형 GaN 계열 반도체층일 수 있다. 예를 들어, 상기 제1 도전형 제3 반도체층(112)은 GaN 반도체층, InGaN 반도체층 중 어느 하나로 형성될 수 있다.The first conductivity type third semiconductor layer 113 may be a first conductivity type GaN-based semiconductor layer. For example, the first conductivity-type third semiconductor layer 112 may be formed of any one of a GaN semiconductor layer and an InGaN semiconductor layer.

상기 제1 도전형 제2 반도체층(112)이 1차로 형성된 후, 소정의 마스크(미도시)를 이용해 노출되는 영역에 제1 도전형 제3 반도체층(113)이 선택적으로 형성된 후 마스크 제거 후 제1 도전형 제2 반도체층(112)이 2차로 형성될 수 있다.After the first conductive type second semiconductor layer 112 is first formed, the first conductive type third semiconductor layer 113 is selectively formed in the exposed region using a predetermined mask (not shown), and then the mask is removed The first conductivity-type second semiconductor layer 112 may be formed secondary.

예를 들어, 상기 마스크는 제1 도전형 제3 반도체층(113)이 형성될 영역을 노출하는 마스크로서 절연성 마스크일 수 있다. 예를 들어, 상기 마스크는 SiO2 등과 같은 산화물 또는 Si3N4등과 같은 질화물일 수 있으나 이에 한정되는 것은 아니다.또는 실시예에 의하면, 도 4와 같이, 상기 제2 도전형 제4 반도체층(116)과 상기 활성층(114)을 관통하여 상기 제1 도전형 제2 반도체층(112)의 일부를 노출하는 복수의 홀(H)이 형성된 후 노출된 제1 도전형 제2 반도체층(112) 상에 제1 도전형 제3 반도체층(113)이 형성될 수 있으나 이에 한정되는 것은 아니다.For example, the mask may be an insulating mask as a mask exposing a region where the first conductivity-type third semiconductor layer 113 is to be formed. For example, the mask may be an oxide such as SiO 2 or a nitride such as Si 3 N 4 , but is not limited thereto. Alternatively, according to an embodiment, as shown in FIG. 4 , the second conductivity type fourth semiconductor layer ( 116) and a plurality of holes H penetrating through the active layer 114 and exposing a portion of the first conductivity type second semiconductor layer 112 are formed, and then the exposed first conductivity type second semiconductor layer 112 is formed. A first conductivity type third semiconductor layer 113 may be formed thereon, but is not limited thereto.

상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. The active layer 114 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure.

예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.For example, in the active layer 114, trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) are injected to form a multi-quantum well structure. The present invention is not limited thereto.

상기 활성층(114)은 양자우물과 양자벽을 포함할 수 있다. 예를 들어, 상기 활성층(114)은 InGaN/AlGaN, InAlGaN/AlGaN,AlGaN/GaN, AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs, GaP/AlGaP, InGaP AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다.The active layer 114 may include a quantum well and a quantum wall. For example, the active layer 114 may include InGaN/AlGaN, InAlGaN/AlGaN, AlGaN/GaN, AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs, GaP/AlGaP, It may be formed in any one or more pair structures of InGaP AlGaP, but is not limited thereto.

실시예에서 활성층(114)은 In조성이 3%이하인 InGaN 양자우물과 Al조성이 5%이상인 AlGaN 양자벽으로 이루어질 수 있으나 이에 한정되지는 않는다. 또한 양자우물을 InAlGaN으로 구성할 경우 Al 조성에 따라 In이 약 3%이상이 될 수도 있다. 예를 들어, Al의 조성이 증가할수록 In의 조성은 약 3%이상이 될 수도 있다. 실시예에서 양자우물의 두께는 약2nm~약10nm일 수 있고, 양자우물의 두께는 약2nm~약20nm일 수 있으나 이에 한정되는 것은 아니다. 양자우물의 두께가 2nm 미만의 경우 발광기능이 저하되어 발광효율이 저하될 수 있으며, 10nm 초과의 경우 결정품질이 저하될 수 있다. 양자우물의 두께가 2nm 미만의 경우 배리어로서 기능이 저하될 수 있으며, 20nm 초과의 경우 결정품질이 저하될 수 있다.In an embodiment, the active layer 114 may be formed of an InGaN quantum well having an In composition of 3% or less and an AlGaN quantum wall having an Al composition of 5% or more, but is not limited thereto. In addition, when the quantum well is made of InAlGaN, the In content may be about 3% or more depending on the Al composition. For example, as the composition of Al increases, the composition of In may be about 3% or more. In an embodiment, the thickness of the quantum well may be about 2 nm to about 10 nm, and the thickness of the quantum well may be about 2 nm to about 20 nm, but is not limited thereto. If the thickness of the quantum well is less than 2 nm, the light emitting function may be lowered, so that the luminous efficiency may be lowered, and if the thickness is more than 10 nm, the crystal quality may be deteriorated. If the thickness of the quantum well is less than 2 nm, the function as a barrier may be deteriorated, and if it exceeds 20 nm, the crystal quality may be deteriorated.

상기 제2 도전형 제4 반도체층(116)은 제2 도전형 AlGaN 계열 반도체층일 수 있다. The second conductivity type fourth semiconductor layer 116 may be a second conductivity type AlGaN-based semiconductor layer.

예를 들어, 상기 제2 도전형 제4 반도체층(116) AlqGa1-qN (0≤q≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 제4 반도체층(116)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.For example, the second conductivity type fourth semiconductor layer 116 may include a semiconductor material having a composition formula of Al q Ga 1-q N (0≤q≤1). When the second conductivity-type fourth semiconductor layer 116 is a p-type semiconductor layer, the second conductivity-type dopant is a p-type dopant and may include Mg, Zn, Ca, Sr, Ba, or the like.

실시예에서 제2 도전형 제4 반도체층(116)은 블루(Blue) 칩(chip)과 달리 광흡수에 의한 광도 저하(Po Drop)를 막기 위해 Al을 포함할 수 있으며, Al의 조성은 약 3%~약10%일 수 있다. 제2 도전형 제4 반도체층(116)에서 Al의 조성이 3% 미만의 경우 광도 저하가 발생할 수 있으며, 10% 초과시 결정품질이 저하될 수 있다. In the embodiment, the second conductivity type fourth semiconductor layer 116 may contain Al to prevent a decrease in luminosity (Po Drop) due to light absorption, unlike a blue chip, and the Al composition is about It may be between 3% and about 10%. When the Al composition in the second conductivity-type fourth semiconductor layer 116 is less than 3%, the luminous intensity may decrease, and if it exceeds 10%, the crystal quality may decrease.

실시예는 제2 도전형 제4 반도체층(116) 상에 p-GaN층(미도시)을 더 형성하여 접촉(Contact) 저항을 낮춰 동작전압의 상승을 막을 수 있다. 상기 p-GaN층은 약 10nm이하의 두께일 수 있고, Mg 도핑농도가 약 1X1020(atoms/㎤)이상일 수 있다. 상기 p-GaN층(미도시)의 두께가 10nm 초과의 경우 또는 Mg 도핑농도가 약 1X1020(atoms/㎤) 미만인 경우 접촉저항 저하에 기여하기 어려울 수 있다.In the embodiment, a p-GaN layer (not shown) may be further formed on the second conductivity-type fourth semiconductor layer 116 to lower the contact resistance to prevent an increase in the operating voltage. The p-GaN layer may have a thickness of about 10 nm or less, and a Mg doping concentration of about 1×10 20 (atoms/cm 3 ) or more. When the thickness of the p-GaN layer (not shown) is greater than 10 nm or when the Mg doping concentration is less than about 1X10 20 (atoms/cm 3 ), it may be difficult to contribute to lowering of the contact resistance.

실시예는 제2 도전형 제4 반도체층(116)과 활성층(114) 사이에 Al조성이 15%~35%범위인 전자차단층(미도시)를 형성할 수 있고, 상기 전자차단층은 p-AlGaN으로 형성될 수 있다. 전자차단층의 Al조성이 15% 미만의 경우 밴드갭 에너지 준위가 낮아 전자차단층으로서 기능하기 어려울 수 있고, 35% 초과의 경우 결정품질이 저하될 수 있다.In the embodiment, an electron blocking layer (not shown) having an Al composition in the range of 15% to 35% may be formed between the second conductivity type fourth semiconductor layer 116 and the active layer 114, and the electron blocking layer is p -Can be formed of AlGaN. When the Al composition of the electron blocking layer is less than 15%, the bandgap energy level is low, so it may be difficult to function as an electron blocking layer, and when it exceeds 35%, the crystal quality may be deteriorated.

상기 제1 도전형 제2 반도체층(112), 상기 활성층(114) 및 상기 제2 도전형 제4 반도체층(116)은 발광구조층(110)으로 정의될 수 있다. 또한 상기 제2 도전형 제4 반도체층(116) 위에는 제3 도전형 반도체층(미도시) 예컨대, 제2 도전형과 반대의 극성을 갖는 반도체층이 형성될 수 있다.The first conductivity type second semiconductor layer 112 , the active layer 114 , and the second conductivity type fourth semiconductor layer 116 may be defined as a light emitting structure layer 110 . In addition, a third conductivity type semiconductor layer (not shown), for example, a semiconductor layer having a polarity opposite to that of the second conductivity type may be formed on the second conductivity type fourth semiconductor layer 116 .

이에 따라 상기 발광구조층(110)은 n-p 접합, p-n 접합, n-p-n 접합, p-n-p 접합 구조 중 적어도 하나를 포함할 수 있다. 이하의 설명에서는 발광구조층(110)의 최상층에는 제2 도전형 제4 반도체층(116)이 배치된 구조를 일 예로 설명하기로 한다.Accordingly, the light emitting structure layer 110 may include at least one of an n-p junction, a p-n junction, an n-p-n junction, and a p-n-p junction structure. In the following description, a structure in which the second conductive type fourth semiconductor layer 116 is disposed on the uppermost layer of the light emitting structure layer 110 will be described as an example.

다음으로, 도 4와 같이, 상기 발광구조물의 일부를 제거하는 메사 에칭공정이 진행될 수 있다. Next, as shown in FIG. 4 , a mesa etching process for removing a portion of the light emitting structure may be performed.

예를 들어, 상기 제2 도전형 제4 반도체층(116)과 상기 활성층(114)의 관통하여 상기 제1 도전형 제2 반도체층(112)의 일부 또는 제1 도전형 제3 반도체층(113)을 노출하는 복수의 홀(H)이 형성될 수 있다.For example, a portion of the first conductivity type second semiconductor layer 112 or the first conductivity type third semiconductor layer 113 penetrating through the second conductivity type fourth semiconductor layer 116 and the active layer 114 . ) exposing a plurality of holes (H) may be formed.

실시예에 따라서, 제1 도전형 제3 반도체층(113)이 미리 형성되지 않는 경우, 노출되는 제1 도전형 제2 반도체층(112) 상에 제1 도전형 제3 반도체층(113)이 형성될 수 있다.According to an embodiment, when the first conductivity type third semiconductor layer 113 is not previously formed, the first conductivity type third semiconductor layer 113 is formed on the exposed first conductivity type second semiconductor layer 112 . can be formed.

실시예에서 상기 복수의 홀(H)은 상기 제1 도전형 제2 반도체층(112)에서 제2 도전형 제4 반도체층(116)의 상면까지 소정의 각도 예컨대, 상기 발광구조층(110)의 상면에 대해 둔각의 각도로 형성될 수 있으나 이에 한정하지 않는다.In an embodiment, the plurality of holes H are formed at a predetermined angle from the first conductivity type second semiconductor layer 112 to the upper surface of the second conductivity type fourth semiconductor layer 116 , for example, the light emitting structure layer 110 . It may be formed at an obtuse angle with respect to the upper surface of the , but is not limited thereto.

실시예에서 상기 복수의 홀(H)의 수평폭은 하측으로 갈수록 감소할 수 있다. 한편, 도 2에서, 상기 복수의 홀(H)의 수평폭은 상측으로 갈수록 감소할 수 있다.In an embodiment, the horizontal width of the plurality of holes H may decrease toward the lower side. Meanwhile, in FIG. 2 , the horizontal widths of the plurality of holes H may decrease toward the upper side.

도 2를 기준으로 할 때, 실시예에 의하면, 복수의 홀(H)의 수평폭이 상측으로 갈수록 감소함으로써 제거되는 활성층(114) 및 제1 도전형 제2 반도체층(112) 영역을 절감하여 발광효율에 기여할 수 있다.2, according to the embodiment, the area of the active layer 114 and the first conductivity type second semiconductor layer 112 that are removed by decreasing the horizontal width of the plurality of holes H toward the upper side is reduced. It can contribute to the luminous efficiency.

다음으로, 도 5와 같이, 복수의 홀(H) 상에 채널층(120)이 형성될 수 있다. 상기 채널층(120)은 이후 형성될 제1 컨택 전극(160)이 형성될 영역에는 형성되지 않을 수 있다. Next, as shown in FIG. 5 , the channel layer 120 may be formed on the plurality of holes H. The channel layer 120 may not be formed in a region where the first contact electrode 160 to be formed later will be formed.

상기 채널층(120)은 이후 형성되는 제1 컨택 전극(160)과 활성층(114), 제2 도전형 제4 반도체층(116)과의 전기적 절연층 기능을 할 수 있다.The channel layer 120 may function as an electrical insulating layer between the first contact electrode 160 , the active layer 114 , and the second conductivity-type fourth semiconductor layer 116 to be formed later.

상기 채널층(120)은 SiOx, SiOxNy, Al2O3, TiO2 중에서 선택된 어느 하나 이상의 물질로 형성될 수 있다. The channel layer 120 may be formed of at least one material selected from SiO x , SiO x N y , Al 2 O 3 , and TiO 2 .

또한 실시예에서 상기 채널층(120)은 반사율이 50% 초과일 수 있다. 예를 들어, 상기 채널층(120)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 선택된 물질로 형성될 수 있으며, 이러한 절연물질에 반사물질이 혼합된 형태로 형성될 수 있다.Also, in an embodiment, the reflectance of the channel layer 120 may be greater than 50%. For example, the channel layer 120 may be formed of a material selected from among SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , and TiO 2 , and the insulating material has a reflective material It may be formed in a mixed form.

예를 들어, 상기 채널층(120)은 절연물질에 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, 또는 Hf 중 어느 하나 이상의 물질이 혼합된 형태로 형성될 수 있다.For example, the channel layer 120 may be formed in a form in which one or more of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, or Hf is mixed with an insulating material. can

실시예에 의하면, 발광된 빛이 하측으로 이동할 때, 채널층(120)에서도 반사시켜 줌으로써 광흡수를 최소화함과 아울러 광효율을 증대할 수 있다.According to the embodiment, when the emitted light moves downward, it is reflected by the channel layer 120 to minimize light absorption and increase light efficiency.

다음으로, 상기 제2 도전형 제4 반도체층(116) 상에 제2 컨택 전극(132)이 형성될 수 있다.Next, a second contact electrode 132 may be formed on the second conductivity-type fourth semiconductor layer 116 .

상기 제2 컨택 전극(132)은 상기 제2 도전형 제4 반도체층(116)과 오믹 접촉되며, 적어도 하나의 전도성 물질을 포함하며, 단층 또는 다층으로 이루어질 수 있다.The second contact electrode 132 is in ohmic contact with the second conductivity-type fourth semiconductor layer 116 , includes at least one conductive material, and may be formed of a single layer or multiple layers.

예를 들어, 상기 제2 컨택 전극(132)은 금속, 금속 산화물 및 금속 질화물 재질 중 적어도 하나를 포함할 수 있다.For example, the second contact electrode 132 may include at least one of a metal, a metal oxide, and a metal nitride.

상기 제2 컨택 전극(132)은 투광성의 물질을 포함하며, 예컨대, ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO (indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh 또는 Pd 중 적어도 하나를 포함할 수 있다. The second contact electrode 132 includes a light-transmitting material, for example, indium tin oxide (ITO), indium zinc oxide (IZO), IZO nitride (IZON), indium zinc tin oxide (IZTO), or indium aluminum (IAZO). zinc oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni It may include at least one of /IrOx/Au, Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, or Pd.

다음으로, 상기 제2 컨택 전극(132) 상에 반사층(134)이 형성될 수 있다.Next, a reflective layer 134 may be formed on the second contact electrode 132 .

상기 반사층(134)은 상기 제2 컨택 전극(132) 상에 배치되며, 제2 컨택 전극(132)을 통해 입사된 광을 반사시켜 줄 수 있다.The reflective layer 134 is disposed on the second contact electrode 132 , and may reflect light incident through the second contact electrode 132 .

상기 반사층(134)은 금속을 포함하며, 예컨대 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들 중 둘 이상의 합금으로 구성된 물질 중에서 한 층 또는 복수의 층으로 형성될 수 있다. The reflective layer 134 includes a metal, for example, one layer or a plurality of materials made of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and alloys of two or more thereof. It can be formed in layers.

다음으로, 상기 반사층(134) 상에 캡핑층(136)이 형성될 수 있다. 상기 제2 컨택 전극(132), 반사층(134), 및 캡핑층(136)을 포함하여 제2 전극층(130)으로 칭할 수 있으며, 제2 전극층(130)은 패드 전극(180)로부터 공급되는 전원을 제2 도전형 제4 반도체층(116)에 공급할 수 있다.Next, a capping layer 136 may be formed on the reflective layer 134 . The second electrode layer 130 including the second contact electrode 132 , the reflective layer 134 , and the capping layer 136 may be referred to as a second electrode layer 130 , the power supplied from the pad electrode 180 . may be supplied to the second conductivity-type fourth semiconductor layer 116 .

상기 캡핑층(136)은 상기 반사층(134) 상에 배치되며 패드 전극(180)으로부터 공급되는 전원을 반사층(134)에 공급할 수 있다. 상기 캡핑층(136)은 전류 확산층으로 기능할 수 있다.The capping layer 136 is disposed on the reflective layer 134 and may supply power supplied from the pad electrode 180 to the reflective layer 134 . The capping layer 136 may function as a current diffusion layer.

상기 캡핑층(136)은 금속을 포함하며, 전기 전도성이 높은 물질로서, 예컨대 Sn, Ga, In, Bi, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si와 이들의 선택적인 합금 중 적어도 하나를 포함하여 단층 또는 다층으로 형성할 수 있다.The capping layer 136 includes a metal and is a material with high electrical conductivity, for example, Sn, Ga, In, Bi, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si and at least one of an optional alloy thereof may be formed as a single layer or a multi-layer.

다음으로, 도 6과 같이, 상기 캡핑층(136)과 상기 채널층(120) 상에 절연층(140)이 형성될 수 있다.Next, as shown in FIG. 6 , an insulating layer 140 may be formed on the capping layer 136 and the channel layer 120 .

상기 절연층(140)은 상기 제1 컨택 전극(160)을 노출하도록 형성될 수 있다.The insulating layer 140 may be formed to expose the first contact electrode 160 .

상기 절연층(140)은 상기 제1 컨택 전극(160)과 다른 반도체층 사이를 전기적으로 절연시켜 준다.The insulating layer 140 electrically insulates between the first contact electrode 160 and another semiconductor layer.

또한 상기 절연층(140)은 이후 형성되는 제1 전극층(150)과 채널층(120) 사이에 배치되어, 전기적인 접촉을 차단할 수 있다.In addition, the insulating layer 140 may be disposed between the first electrode layer 150 and the channel layer 120 to be formed later to block electrical contact.

상기 절연층(140)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 선택된 물질로 형성될 수 있다. The insulating layer 140 may be formed of a material selected from SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , and TiO 2 .

상기 절연층(140)은 반사율이 50% 초과일 수 있다. 예를 들어, 상기 절연층(140)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 선택된 물질로 형성될 수 있으며, 이러한 절연물질에 반사물질이 혼합된 형태로 형성될 수 있다.The insulating layer 140 may have a reflectance greater than 50%. For example, the insulating layer 140 may be formed of a material selected from among SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , and TiO 2 , and the insulating material has a reflective material. It may be formed in a mixed form.

예를 들어, 상기 절연층(140)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, 또는 Hf 중 어느 하나 이상의 물질이 혼합된 형태로 형성될 수 있다.For example, the insulating layer 140 may be formed of a mixture of any one or more of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, or Hf.

실시예에 의하면, 제1 컨택 전극(160)과 복수의 홀(H) 사이에 형성되는 절연층(140)의 물성을 반사층 물질로 형성하여, 패시베이션 기능하는 절연층(140)에서의 광흡수를 최소화하여 광효율을 증대할 수 있다.According to the embodiment, the physical properties of the insulating layer 140 formed between the first contact electrode 160 and the plurality of holes H are formed of a reflective layer material to reduce light absorption in the insulating layer 140 having a passivation function. It is possible to increase the light efficiency by minimizing it.

다음으로, 상기 제1 도전형 제3 반도체층(113) 상에 제1 컨택 전극(160)이 형성될 수 있다.Next, a first contact electrode 160 may be formed on the first conductivity-type third semiconductor layer 113 .

상기 제1 컨택 전극(160)은 위에서 볼 때, 원형 또는 다각형 형상일 수 있으며, 이에 대해 한정되지 않는다.The first contact electrode 160 may have a circular or polygonal shape when viewed from above, but is not limited thereto.

실시예에서 상기 제1 컨택 전극(160)은 상기 제1 도전형 제3 반도체층(113)과 접할 수 있다.In an embodiment, the first contact electrode 160 may be in contact with the first conductivity-type third semiconductor layer 113 .

실시예에 의하면, 상기 제1 컨택 전극(160)과 상기 제1 도전형 제2 반도체층(112) 사이에 제1 도전형 제3 반도체층(113)을 배치하고, 상기 제1 컨택 전극(160)은 상기 제1 도전형 제3 반도체층(113)과 접하도록 함으로써 동작전압이 상승하지 않으면서 광도를 향상시킬 수 있다.According to the embodiment, a first conductivity type third semiconductor layer 113 is disposed between the first contact electrode 160 and the first conductivity type second semiconductor layer 112 , and the first contact electrode 160 ) may be brought into contact with the third semiconductor layer 113 of the first conductivity type, thereby improving the luminous intensity without increasing the operating voltage.

도 6을 기준으로, 실시예에서 상기 제1 컨택 전극(160)은 저면에서 상면으로 폭이 증가할 수 있다. 한편 도 2를 기준으로 상기 제1 컨택 전극(160)은 상면에서 저면으로 폭이 감소할 수 있다.Referring to FIG. 6 , in the embodiment, the width of the first contact electrode 160 may increase from the bottom surface to the top surface. Meanwhile, with reference to FIG. 2 , the width of the first contact electrode 160 may decrease from the top surface to the bottom surface.

이를 통해, 제1 컨택 전극(160)이 이후 형성되는 제2 전극층(130) 물질과의 쇼트 가능성을 낮추고, 제1 컨택 전극(160)이 제1 도전형 제3 반도체층(113)과 접하는 영역은 최대화하면서 제1 컨택 전극(160)이 차지하는 영역은 감소시켜 광 효율을 높일 수 있다.Through this, the possibility of the first contact electrode 160 being short-circuited with the material of the second electrode layer 130 to be formed thereafter is reduced, and the region where the first contact electrode 160 is in contact with the third semiconductor layer 113 of the first conductivity type. The light efficiency may be increased by maximizing the luminance and decreasing the area occupied by the first contact electrode 160 .

한편, 도 2를 기준으로 설명할 때, 상기 제1 컨택 전극(160)의 저면의 수평폭과 상기 제1 컨택 전극(160)과 접하는 상기 확산방지층(154)의 수평폭은 일치하도록 함으로써 확산방지층(154), 제1 컨택 전극(160)이 차지하는 영역을 최소화하면서도 전기적인 특성이 저하되지 않을 수 있다.Meanwhile, when explaining with reference to FIG. 2 , the horizontal width of the bottom surface of the first contact electrode 160 and the horizontal width of the diffusion barrier layer 154 in contact with the first contact electrode 160 are made to match. (154), while minimizing the area occupied by the first contact electrode 160, electrical characteristics may not be deteriorated.

다음으로, 도 7과 같이, 상기 절연층(140)과 상기 제1 컨택 전극(160) 상에 확산방지층(154)이 형성되고, 상기 확산방지층(154) 상에 접합층(156)이 형성될 수 있다.Next, as shown in FIG. 7 , a diffusion barrier layer 154 is formed on the insulating layer 140 and the first contact electrode 160 , and a bonding layer 156 is formed on the diffusion barrier layer 154 . can

상기 확산방지층(154) 또는 상기 접합층(156)은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함하여 단층 또는 다층으로 형성할 수 있다.The diffusion barrier layer 154 or the bonding layer 156 may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, or Ta as a single layer or a multilayer.

상기 확산방지층(154) 또는 상기 접합층(156)은 증착 방식, 스퍼터링 방식, 도금 방식 중 적어도 하나로 형성되거나, 전도성 시트로 부착될 수 있다. The diffusion barrier layer 154 or the bonding layer 156 may be formed by at least one of a deposition method, a sputtering method, and a plating method, or may be attached as a conductive sheet.

상기 접합층(156)은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. The bonding layer 156 may not be formed, but is not limited thereto.

다음으로, 도 8과 같이 상기 접합층(156) 상에 지지부재(158)가 형성될 수 있다. Next, a support member 158 may be formed on the bonding layer 156 as shown in FIG. 8 .

상기 확산방지층(154), 접합층(156) 및 지지부재(158)을 포함하여 제1 전극층(150)으로 칭할 수 있으며, 제1 전극층(150)은 하부전극(159)로부터 공급되는 전원을 제1 도전형 제2 반도체층(112)에 공급할 수 있다.The diffusion barrier layer 154 , the bonding layer 156 , and the support member 158 may be referred to as a first electrode layer 150 , and the first electrode layer 150 controls power supplied from the lower electrode 159 . It may be supplied to the first conductivity type second semiconductor layer 112 .

상기 지지부재(158)은 접합층(156)과 본딩될 수 있으나 이에 한정되는 것은 아니다.The support member 158 may be bonded to the bonding layer 156, but is not limited thereto.

상기 지지부재(158)는 전도성 지지부재일 수 있으며, 베이스 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W) 등 중에서 적어도 하나일 수 있다. The support member 158 may be a conductive support member, and as a base substrate, at least one of copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), copper-tungsten (Cu-W), and the like. can be one

또한 상기 지지부재(158)는 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC, SiGe, Ga203, GaN 등) 등으로 구현될 수 있고, 보드의 회로 패턴이나 패키지의 리드 프레임 상에 솔더로 접착될 수 있다.In addition, the support member 158 may be implemented as a carrier wafer (eg, Si, Ge, GaAs, ZnO, SiC, SiGe, Ga 2 O 3 , GaN, etc.), etc., on a circuit pattern of a board or a lead frame of a package. can be soldered to

다음으로, 도 9와 같이, 성장 기판(105)이 제거될 수 있다. 이때, 성장 기판(105) 제거 후 잔존하는 언도프트 반도체층(미도시) 등을 제거하여 제1 도전형 제1 반도체층(111) 표면이 노출될 수 있다.Next, as shown in FIG. 9 , the growth substrate 105 may be removed. In this case, the surface of the first conductivity-type first semiconductor layer 111 may be exposed by removing the undoped semiconductor layer (not shown) remaining after the growth substrate 105 is removed.

상기 성장 기판(105)은 물리적 또는/및 화학적 방법으로 제거될 수 있다. 예를 들어, 상기 성장 기판(105)의 제거 방법은 레이저 리프트 오프(LLO: Laser Lift Off) 과정으로 제거될 수 있다. 예를 들어, 상기 성장 기판(105)에 일정 영역의 파장을 가지는 레이저를 조사하는 방식으로 상기 성장 기판(105)을 리프트 오프하게 된다. The growth substrate 105 may be removed by physical and/or chemical methods. For example, the removal method of the growth substrate 105 may be performed by a laser lift off (LLO) process. For example, the growth substrate 105 is lifted off by irradiating a laser having a wavelength of a predetermined region to the growth substrate 105 .

또는 상기 성장 기판(105)과 상기 제1 도전형 제2 반도체층(112) 사이에 배치된 버퍼층(미도시)을 습식식각 액을 이용하여 제거하여, 상기 성장 기판(105)을 분리할 수도 있다. Alternatively, the growth substrate 105 may be separated by removing a buffer layer (not shown) disposed between the growth substrate 105 and the first conductivity-type second semiconductor layer 112 using a wet etching solution. .

상기 성장 기판(105)이 제거되고 상기 버퍼층을 에칭하거나 폴리싱하여 제거함으로써, 상기 제1 도전형 제1 반도체층(111)의 상면이 노출될 수 있다.When the growth substrate 105 is removed and the buffer layer is removed by etching or polishing, an upper surface of the first conductivity-type first semiconductor layer 111 may be exposed.

다음으로 도 10과 같이, 제1 도전형 제1 반도체층(111)을 습식 또는 건식 에칭 등으로 제거하여 제1 도전형 제2 반도체층(112)이 노출되도록 할 수 있다.Next, as shown in FIG. 10 , the first conductivity-type first semiconductor layer 111 may be removed by wet or dry etching to expose the first conductivity-type second semiconductor layer 112 .

다음으로, 상기 발광구조층(110)의 일부가 제거되어 채널층(120)의 일부가 노출될 수 있다. Next, a portion of the light emitting structure layer 110 may be removed to expose a portion of the channel layer 120 .

예를 들어, 패드 전극(180)이 형성될 영역의 제1 도전형 제2 반도체층(112), 활성층(114), 제2 도전형 제4 반도체층(116)의 일부가 제거될 수 있다.For example, portions of the first conductivity type second semiconductor layer 112 , the active layer 114 , and the second conductivity type fourth semiconductor layer 116 in the region where the pad electrode 180 is to be formed may be removed.

예를 들어, 습식에칭 또는 건식에칭을 수행하여 상기 발광구조층(110)의 둘레 즉, 칩과 칩 사이의 경계 영역인 채널 영역 또는 아이솔레이션 영역이 제거될 수 있고, 상기 채널층(120)이 노출될 수 있다. For example, by performing wet etching or dry etching, the periphery of the light emitting structure layer 110 , that is, a channel region or an isolation region that is a boundary region between a chip and a chip may be removed, and the channel layer 120 may be exposed. can be

상기 제1 도전형 제2 반도체층(112)의 상면은 광 추출 구조가 형성될 수 있으며, 상기 광 추출 구조는 러프니스 또는 패턴으로 형성될 수 있다. 상기 광 추출 구조는 습식 또는 건식 에칭 방식에 의해 형성될 수 있다. A light extraction structure may be formed on the upper surface of the first conductivity-type second semiconductor layer 112 , and the light extraction structure may be formed in roughness or a pattern. The light extraction structure may be formed by a wet or dry etching method.

다음으로, 도 11과 같이, 상기 노출된 채널층(120)과 발광구조층(110) 상에 패시베이션층(170)이 형성될 수 있다.Next, as shown in FIG. 11 , a passivation layer 170 may be formed on the exposed channel layer 120 and the light emitting structure layer 110 .

이후, 패드 전극(180)이 형성될 영역의 패시베이션층(170)과 채널층(120)의 일부가 제거되어 캡핑층(136)의 일부가 노출될 수 있다.Thereafter, portions of the passivation layer 170 and the channel layer 120 in the region where the pad electrode 180 is to be formed may be removed to expose a portion of the capping layer 136 .

다음으로, 노출된 캡핑층(136) 상에 패드 전극(180)이 형성될 수 있다.Next, the pad electrode 180 may be formed on the exposed capping layer 136 .

상기 패드 단층 또는 다층으로 형성할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 전극(180)은 오믹층, 반사층, 결합층등을 포함할 수 있다. 예를 들어, 상기 전극(180)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수도 있으나 이에 한정되는 것은 아니다.The pad may be formed as a single layer or a multilayer, but is not limited thereto. For example, the electrode 180 may include an ohmic layer, a reflective layer, a bonding layer, and the like. For example, the electrode 180 may include titanium (Ti), chromium (Cr), nickel (Ni), aluminum (Al), platinum (Pt), gold (Au), tungsten (W), molybdenum (Mo), or It may be formed of at least one of semiconductor substrates doped with impurities, but is not limited thereto.

상기 패드 전극(180)는 와이어로 본딩될 부분으로서, 발광구조층(110)의 소정 부분에 배치될 수 있으며, 하나 또는 복수로 형성될 수 있다.The pad electrode 180 is a portion to be bonded with a wire, and may be disposed on a predetermined portion of the light emitting structure layer 110 , and may be formed in one or a plurality.

또한 도 2와 같이, 제1 전극층(150) 하측에 제1 전극(159)이 형성될 수 있으며, 상기 제1 전극(159)은 전도성이 높은 물질, 예를 들어, Ti, Al, Ni 등의 물질을 포함하여 단층 또는 다층으로 형성할 수 있으나 이에 한정되는 것은 아니다.Also, as shown in FIG. 2 , a first electrode 159 may be formed under the first electrode layer 150 , and the first electrode 159 may be formed of a material with high conductivity, for example, Ti, Al, Ni, or the like. It may be formed as a single layer or a multilayer including a material, but is not limited thereto.

실시예에 의하면 광도가 향상되면서 동작전압이 향상되는 자외선 발광소자를 제공할 수 있다.
According to the embodiment, it is possible to provide an ultraviolet light emitting device in which the operating voltage is improved while the luminous intensity is improved.

도 12는 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.12 is a view showing a light emitting device package to which a light emitting device according to an embodiment is applied.

도 12를 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(205)와, 상기 몸체(205)에 배치된 제1 리드전극(213) 및 제2 리드전극(214)과, 상기 몸체(205)에 제공되어 상기 제1 리드전극(213) 및 제2 리드전극(214)과 전기적으로 연결되는 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(240)를 포함할 수 있다.12 , the light emitting device package according to the embodiment includes a body 205 , first and second lead electrodes 213 and 214 disposed on the body 205 , and the body 205 . It may include a light emitting device 100 provided to and electrically connected to the first lead electrode 213 and the second lead electrode 214 , and a molding member 240 surrounding the light emitting device 100 . .

상기 몸체(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.The body 205 may be formed of a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100 .

상기 제1 리드전극(213) 및 제2 리드전극(214)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(213) 및 제2 리드전극(214)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first lead electrode 213 and the second lead electrode 214 are electrically isolated from each other, and provide power to the light emitting device 100 . In addition, the first lead electrode 213 and the second lead electrode 214 reflect the light generated by the light emitting device 100 to increase light efficiency, and the heat generated by the light emitting device 100 . It may also play a role in discharging to the outside.

상기 발광소자(100)는 상기 몸체(205) 위에 배치되거나 상기 제1 리드전극(213) 또는 제2 리드전극(214) 위에 배치될 수 있다.The light emitting device 100 may be disposed on the body 205 or disposed on the first lead electrode 213 or the second lead electrode 214 .

상기 발광소자(100)는 상기 제1 리드전극(213) 및 제2 리드전극(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.The light emitting device 100 may be electrically connected to the first lead electrode 213 and the second lead electrode 214 by any one of a wire method, a flip chip method, and a die bonding method.

실시예에서 발광소자(100)는 제2 리드전극(214)에 실장되고, 제1 리드전극(213)과 와이어(250)에 의해 연결될 수 있으나, 실시예가 이에 한정되는 것은 아니다.In the embodiment, the light emitting device 100 is mounted on the second lead electrode 214 and may be connected to the first lead electrode 213 and the wire 250, but the embodiment is not limited thereto.

상기 몰딩부재(240)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(240)에는 형광체(232)가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다. 상기 몰딩부재(240)은 상면이 평평하거나 오목 또는 볼록하게 형성될 수 있으며 이에 한정하지 않는다.The molding member 240 may surround the light emitting device 100 to protect the light emitting device 100 . In addition, the molding member 240 may include a phosphor 232 to change the wavelength of light emitted from the light emitting device 100 . The molding member 240 may have a flat, concave, or convex top surface, but is not limited thereto.

실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.A plurality of light emitting devices or light emitting device packages according to the embodiment may be arrayed on a substrate, and optical members such as lenses, light guide plates, prism sheets, diffusion sheets, etc. may be disposed on a light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member may function as a light unit. The light unit may be implemented as a top view or side view type, and may be provided in display devices such as portable terminals and notebook computers, or may be variously applied to lighting devices and indicating devices. Another embodiment may be implemented as a lighting device including the light emitting device or the light emitting device package described in the above-described embodiments. For example, the lighting device may include a lamp, a street lamp, an electric billboard, and a headlamp.

도 13은 실시예에 따른 조명장치의 분해 사시도이다.13 is an exploded perspective view of a lighting device according to the embodiment.

실시예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 또는 발광소자 패키지를 포함할 수 있다.The lighting device according to the embodiment may include a cover 2100 , a light source module 2200 , a heat sink 2400 , a power supply unit 2600 , an inner case 2700 , and a socket 2800 . In addition, the lighting device according to the embodiment may further include any one or more of the member 2300 and the holder 2500 . The light source module 2200 may include a light emitting device or a light emitting device package according to an embodiment.

상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다. 상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. The light source module 2200 may include a light source unit 2210 , a connection plate 2230 , and a connector 2250 . The member 2300 is disposed on the upper surface of the heat sink 2400 , and has guide grooves 2310 into which a plurality of light source units 2210 and a connector 2250 are inserted.

상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)를 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. The holder 2500 blocks the receiving groove 2719 of the insulating part 2710 of the inner case 2700 . Accordingly, the power supply unit 2600 accommodated in the insulating unit 2710 of the inner case 2700 is sealed. The holder 2500 has a guide protrusion 2510 .

상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다. 상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.The power supply unit 2600 may include a protrusion part 2610 , a guide part 2630 , a base 2650 , and an extension part 2670 . The inner case 2700 may include a molding unit together with the power supply unit 2600 therein. The molding part is a part where the molding liquid is hardened, and allows the power supply unit 2600 to be fixed inside the inner case 2700 .

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the above embodiments are included in at least one embodiment, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, etc. illustrated in each embodiment can be combined or modified for other embodiments by those of ordinary skill in the art to which the embodiments belong. Accordingly, the contents related to such combinations and modifications should be interpreted as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the embodiment has been mainly described, but this is only an example and does not limit the embodiment, and those of ordinary skill in the art to which the embodiment pertains may find several not illustrated above within the range that does not deviate from the essential characteristics of the embodiment. It can be seen that variations and applications of branches are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the embodiments set forth in the appended claims.

제1 도전형 제1 반도체층(111), 제1 도전형 제2 반도체층(112),
제1 도전형 제3 반도체층(113), 제2 도전형 제4 반도체층(116),
활성층(114), 복수의 홀(H), 제1 컨택 전극(160), 절연층(140),
접합층(156), 지지부재(158), 제2 컨택 전극(132),
A first conductivity type first semiconductor layer 111 , a first conductivity type second semiconductor layer 112 ,
A first conductivity type third semiconductor layer 113 , a second conductivity type fourth semiconductor layer 116 ,
The active layer 114 , the plurality of holes H, the first contact electrode 160 , the insulating layer 140 ,
The bonding layer 156 , the support member 158 , the second contact electrode 132 ,

Claims (9)

제1 도전형 제2 반도체층;
상기 제1 도전형 제2 반도체층 아래에 배치된 제2 도전형 제4 반도체층;
상기 제1 도전형 제2 반도체층 및 제2 도전형 제4 반도체층 사이에 배치된 활성층;
상기 제2 도전형 제4 반도체층의 저면으로부터 상기 제2 도전형 제4 반도체층과 상기 활성층의 관통하여 상기 제1 도전형 제2 반도체층의 일부를 노출하는 복수의 홀;
상기 제2 도전형 제4 반도체층의 저면으로부터 상기 복수의 홀을 통해 상기 제1 도전형 제2 반도체층에 전기적으로 연결된 제1 컨택 전극;
상기 제1 컨택 전극과 상기 복수의 홀 사이에 배치된 절연층;
상기 제1 컨택 전극과 상기 제1 도전형 제2 반도체층 사이에 배치되는 제1 도전형 제3 반도체층;을 포함하는 자외선 발광소자.
a second semiconductor layer of a first conductivity type;
a second conductivity type fourth semiconductor layer disposed under the first conductivity type second semiconductor layer;
an active layer disposed between the first conductivity type second semiconductor layer and the second conductivity type fourth semiconductor layer;
a plurality of holes penetrating through the second conductivity type fourth semiconductor layer and the active layer from a bottom surface of the second conductivity type fourth semiconductor layer to expose a portion of the first conductivity type second semiconductor layer;
a first contact electrode electrically connected from a bottom surface of the second conductivity type fourth semiconductor layer to the first conductivity type second semiconductor layer through the plurality of holes;
an insulating layer disposed between the first contact electrode and the plurality of holes;
and a first conductivity type third semiconductor layer disposed between the first contact electrode and the first conductivity type second semiconductor layer.
제1 항에 있어서,
상기 제1 컨택 전극은 상기 제1 도전형 제3 반도체층과 직접 접하는 자외선 발광소자.
According to claim 1,
The first contact electrode is an ultraviolet light emitting device in direct contact with the third semiconductor layer of the first conductivity type.
제1 항에 있어서,
상기 제1 도전형 제2 반도체층은 n형 AlGaN 계열 반도체층이며,
상기 제1 도전형 제3 반도체층 n형 GaN 계열 반도체층인 자외선 발광소자.
According to claim 1,
The first conductivity-type second semiconductor layer is an n-type AlGaN-based semiconductor layer,
The first conductive type third semiconductor layer is an n-type GaN-based semiconductor layer, the ultraviolet light emitting device.
제3 항에 있어서,
상기 제2 도전형 제4 반도체층은 p형 AlGaN 계열 반도체층인 자외선 발광소자.
4. The method of claim 3,
The second conductivity-type fourth semiconductor layer is a p-type AlGaN-based semiconductor layer, an ultraviolet light emitting device.
제1 항에 있어서,
상기 제1 컨택 전극과 전기적으로 연결된 접합층;
상기 접합층 아래에 배치된 지지부재; 및
상기 제2 도전형 제4 반도체층과 전기적으로 연결된 제2 컨택 전극;을 더 포함하는 자외선 발광소자.
According to claim 1,
a bonding layer electrically connected to the first contact electrode;
a support member disposed under the bonding layer; and
The ultraviolet light emitting device further comprising a; a second contact electrode electrically connected to the second conductive type fourth semiconductor layer.
제1 항에 있어서,
상기 제1 컨택 전극을 둘러싸는 채널층을 더 포함하는 자외선 발광소자.
According to claim 1,
The ultraviolet light emitting device further comprising a channel layer surrounding the first contact electrode.
제6 항에 있어서,
상기 채널층은
반사물질을 포함하는 자외선 발광소자.
7. The method of claim 6,
The channel layer is
An ultraviolet light emitting device comprising a reflective material.
제1 항에 있어서,
전극층을 더 포함하고,
상기 전극층은,
상기 제1 컨택 전극 상의 확산방지층; 및
상기 확산 방지층 상의 접합층을 포함하는 자외선 발광소자.
According to claim 1,
Further comprising an electrode layer,
The electrode layer is
a diffusion barrier layer on the first contact electrode; and
An ultraviolet light emitting device comprising a bonding layer on the diffusion barrier layer.
제1 항 내지 제8 항에 중 어느 하나에 기재된 자외선 발광소자를 구비하는 발광유닛을 포함하는 조명시스템.A lighting system comprising a light emitting unit having the ultraviolet light emitting device according to any one of claims 1 to 8.
KR1020150049156A 2015-04-07 2015-04-07 Uv light emitting device and lighting system KR102350784B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150049156A KR102350784B1 (en) 2015-04-07 2015-04-07 Uv light emitting device and lighting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150049156A KR102350784B1 (en) 2015-04-07 2015-04-07 Uv light emitting device and lighting system

Publications (2)

Publication Number Publication Date
KR20160120085A KR20160120085A (en) 2016-10-17
KR102350784B1 true KR102350784B1 (en) 2022-01-13

Family

ID=57250299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150049156A KR102350784B1 (en) 2015-04-07 2015-04-07 Uv light emitting device and lighting system

Country Status (1)

Country Link
KR (1) KR102350784B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090022193A1 (en) 2005-03-16 2009-01-22 Yoshiaki Hasegawa Nitride semiconductor device and method for manufacturing same
JP2012019217A (en) 2010-07-08 2012-01-26 Samsung Led Co Ltd Semiconductor light-emitting device and method of manufacturing the same, illuminating device and backlight
JP2012049366A (en) 2010-08-27 2012-03-08 Toyoda Gosei Co Ltd Light-emitting element
JP2012522388A (en) 2009-03-31 2012-09-20 西安▲電▼子科技大学 Ultraviolet light emitting diode device and manufacturing method thereof
JP2014513420A (en) 2011-04-07 2014-05-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic semiconductor chip
JP2014150257A (en) 2013-01-30 2014-08-21 Lg Innotek Co Ltd Light emitting element

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101525913B1 (en) * 2010-06-22 2015-06-10 순천대학교 산학협력단 Verticle light emitting diodes and its fabricating method
KR20130113267A (en) * 2012-04-05 2013-10-15 일진엘이디(주) Light emitting diode array with excellent light emtting efficiency
KR101936277B1 (en) * 2012-07-12 2019-01-08 엘지이노텍 주식회사 Light emitting device, light emitting device package, and light unit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090022193A1 (en) 2005-03-16 2009-01-22 Yoshiaki Hasegawa Nitride semiconductor device and method for manufacturing same
JP2012522388A (en) 2009-03-31 2012-09-20 西安▲電▼子科技大学 Ultraviolet light emitting diode device and manufacturing method thereof
JP2012019217A (en) 2010-07-08 2012-01-26 Samsung Led Co Ltd Semiconductor light-emitting device and method of manufacturing the same, illuminating device and backlight
JP2012049366A (en) 2010-08-27 2012-03-08 Toyoda Gosei Co Ltd Light-emitting element
JP2014513420A (en) 2011-04-07 2014-05-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic semiconductor chip
JP2014150257A (en) 2013-01-30 2014-08-21 Lg Innotek Co Ltd Light emitting element

Also Published As

Publication number Publication date
KR20160120085A (en) 2016-10-17

Similar Documents

Publication Publication Date Title
US9935238B2 (en) Light-emitting element and lighting system
US20090267098A1 (en) Semiconductor light emitting device
US20110095332A1 (en) Light emitting device, light emitting device package, and lighting system
KR102175345B1 (en) Light emitting device and lighting system
KR101719623B1 (en) Light emitting diode
KR102163956B1 (en) Light emitting device and lighting system
KR102200000B1 (en) Light emitting device and lighting system
KR101777263B1 (en) Light emitting diode and method for fabricating the light emitting device
KR102445539B1 (en) Light emitting device and lighting apparatus
KR102350784B1 (en) Uv light emitting device and lighting system
KR102181429B1 (en) Light emitting device and lighting system
KR102234117B1 (en) Light emitting device and lighting system
KR102153125B1 (en) Light emitting device and lighting system
KR102181404B1 (en) Light emitting device and lighting system
KR102299735B1 (en) Light emitting device and lighting system
KR101231477B1 (en) Light emitting device
KR20130032201A (en) Light emitting device
KR102581856B1 (en) Uv light emitting device and lighting system
EP3376546B1 (en) Ultraviolet light-emitting element
KR102554517B1 (en) Uv light emitting device and lighting system
KR102181398B1 (en) Light emitting device and lighting system
KR102163967B1 (en) Light emitting device and lighting system
KR102164098B1 (en) Light emitting device and lighting system
KR101633814B1 (en) light emitting device
KR20120037719A (en) Light emitting device and method for fabricating the light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant