KR101633814B1 - light emitting device - Google Patents

light emitting device Download PDF

Info

Publication number
KR101633814B1
KR101633814B1 KR1020100086373A KR20100086373A KR101633814B1 KR 101633814 B1 KR101633814 B1 KR 101633814B1 KR 1020100086373 A KR1020100086373 A KR 1020100086373A KR 20100086373 A KR20100086373 A KR 20100086373A KR 101633814 B1 KR101633814 B1 KR 101633814B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
conductive
semiconductor layer
type semiconductor
Prior art date
Application number
KR1020100086373A
Other languages
Korean (ko)
Other versions
KR20120023953A (en
Inventor
정환희
김소정
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100086373A priority Critical patent/KR101633814B1/en
Publication of KR20120023953A publication Critical patent/KR20120023953A/en
Application granted granted Critical
Publication of KR101633814B1 publication Critical patent/KR101633814B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Abstract

실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 제2 도전형 반도체층의 제1 방향의 제1 영역 상에 구비된 비도전층; 및 상기 비도전층의 제1 방향 상에 구비되는 반사층을 포함하는 발광소자를 제공한다.A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A non-conductive layer provided on a first region of the second conductivity type semiconductor layer in a first direction; And a reflective layer provided on the non-conductive layer in a first direction.

Description

발광 소자{light emitting device}[0001]

실시예는 발광 소자 및 그 제조방법에 관한 것이다.The embodiments relate to a light emitting device and a manufacturing method thereof.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하다.Light emitting devices such as light emitting diodes and laser diodes using semiconductor materials of Group 3-5 or Group 2-6 compound semiconductors can realize various colors such as red, green, blue and ultraviolet rays through the development of thin film growth techniques and device materials, By using fluorescent materials or by combining colors, it is possible to realize a white light beam having high efficiency.

이러한 기술의 발달로 디스플레이 소자뿐만 아니라 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL : Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.With the development of such technology, not only display devices but also transmission modules of optical communication means, light-emitting diode backlights replacing CCFL (Cold Cathode Fluorescence Lamp) constituting the backlight of LCD (Liquid Crystal Display) White light emitting diodes (LED) lighting devices, automotive headlights, and traffic lights.

여기서, LED의 구조는 기판 상에 P 전극, 활성층, N 전극이 순차적으로 적층되고, 기판과 N 전극이 와이어 본딩되어 있으므로 전류가 상호 통전될 수 있다.Here, the structure of the LED is such that the P electrode, the active layer, and the N electrode are sequentially laminated on the substrate, and the substrate and the N electrode are wire-bonded, so that currents can be mutually energized.

이때, 기판에 전류를 인가하면, 전류가 P전극과 N전극에 공급되기 때문에, P전극으로부터 활성층으로 정공(+)이 방출되고, N 전극으로부터 활성층으로 전자(-)가 방출된다. 따라서, 활성층에서 정공과 전자가 결합하면서 에너지 준위가 낮아지게 되고, 에너지 준위가 낮아짐과 동시에 방출되는 에너지가 빛의 형태로 발산된다.At this time, when current is applied to the substrate, a current is supplied to the P electrode and the N electrode, so that positive (+) is emitted from the P electrode to the active layer, and electrons (-) are emitted from the N electrode to the active layer. Therefore, the energy level is lowered as the holes and electrons are combined in the active layer, and the energy level is lowered, and the emitted energy is emitted in the form of light.

실시예는 발광소자 패키지의 제조공정을 간략히 하고, 공정상의 안정성을 확보하고자 한다.The embodiment attempts to simplify the manufacturing process of the light emitting device package and secure the process stability.

실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 제2 도전형 반도체층의 제1 방향의 제1 영역 상에 구비된 비도전층; 및 상기 비도전층의 제1 방향 상에 구비되는 반사층을 포함하는 발광소자를 제공한다.A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A non-conductive layer provided on a first region of the second conductivity type semiconductor layer in a first direction; And a reflective layer provided on the non-conductive layer in a first direction.

여기서, 상기 비도전층은 폐곡면을 이룰 수 있다.Here, the non-conductive layer may form a closed curved surface.

그리고, 상기 비도전층은 Al2O3, SiO2, TiOx(x≥2인 정수), Si3N4 및 AlN 중 어느 하나로 이루어질 수 있다.The non-conductive layer may be formed of any one of Al 2 O 3 , SiO 2 , TiO x (an integer of x? 2 ), Si 3 N 4, and AlN.

그리고, 상기 반사층은 Ag, Al, Cu, Ni 및 Pt로 구성되는 군으로부터 선택되는 적어도 하나의 물질로 이루어질 수 있다.The reflective layer may be made of at least one material selected from the group consisting of Ag, Al, Cu, Ni, and Pt.

그리고, 상기 반사층은 상기 발광구조물보다 넓게 구비되고, 상기 발광구조물의 일부분은 상기 반사층까지 식각될 수 있다.The reflective layer may be wider than the light emitting structure, and a part of the light emitting structure may be etched to the reflective layer.

그리고, 상기 비도전층의 제1 방향 상에 구비되는 오믹층을 더 포함하고, 상기 반사층은 상기 오믹층의 제1 방향 상에 구비될 수 있다.The non-conductive layer may further include an ohmic layer provided on a first direction of the non-conductive layer, and the reflective layer may be provided on the first direction of the ohmic layer.

그리고, 상기 오믹층은 Ag, Ni, Pt, Sn, In 및 Zn으로 구성되는 군으로부터 선택되는 적어도 하나의 물질로 이루어질 수 있다.The ohmic layer may be made of at least one material selected from the group consisting of Ag, Ni, Pt, Sn, In, and Zn.

그리고, 상기 오믹층은 상기 발광구조물보다 넓게 구비되고, 상기 발광구조물의 일부분은 상기 오믹층까지 식각될 수 있다.The ohmic layer may be wider than the light emitting structure, and a part of the light emitting structure may be etched to the ohmic layer.

그리고, 상기 발광구조물은 상기 비도전층과 대응하는 영역에서 상기 제1 도전형 반도체층부터 활성층 및 제2 도전형 반도체층까지 식각될 수 있다.The light emitting structure may be etched from the first conductivity type semiconductor layer to the active layer and the second conductivity type semiconductor layer in a region corresponding to the non-conductive layer.

또한, 상기 발광소자는 상기 제1 도전형 반도체층의 제2 방향 상의 제1 전극을 더 포함하고, 상기 제2 도전형 반도체층의 제1 방향 상에 상기 제1 전극과 대응하고 상기 비도전층과 동일한 물질로 이루어진 전류 저지층을 더 포함할 수 있다.The light emitting device may further include a first electrode in a second direction of the first conductivity type semiconductor layer, and the first electrode may correspond to the first electrode in the first direction of the second conductivity type semiconductor layer, And a current blocking layer made of the same material.

실시예에 따른 발광소자 패키지는 제조공정이 간단하고, 공정상의 안정성이 확보된다.The manufacturing process of the light emitting device package according to the embodiment is simple and the process stability is secured.

도 1a 내지 도 1f는 실시예에 따른 발광소자의 일실시예의 제조방법을 나타낸 도면이고,
도 2a 내지 도 2f는 실시예에 따른 발광소자의 일실시예의 제조방법을 나타낸 도면이고,
도 3은 실시예에 따른 발광소자 패키지의 단면도이다.
1A to 1F are views illustrating a method of manufacturing an LED according to an embodiment of the present invention,
2A to 2F are views illustrating a method of manufacturing a light emitting device according to an embodiment,
3 is a cross-sectional view of a light emitting device package according to an embodiment.

이하 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

상기의 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In describing the above embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and " under" include both being formed "directly" or "indirectly" In addition, the criteria for above or below each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

도 1a 내지 도 1f는 실시예에 따른 발광소자의 일실시예의 제조방법을 나타낸 도면이다.1A to 1F are views showing a method of manufacturing an embodiment of a light emitting device according to an embodiment.

먼저, 도 1a에 도시된 바와 같이 기판(110)을 준비하다. 상기 기판(110)은 전도성 기판 또는 절연성 기판을 포함하며, 예컨대 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(110) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(110)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.First, a substrate 110 is prepared as shown in FIG. 1A. The substrate 110 may include at least one of a sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 O 3 Can be used. The concavo-convex structure may be formed on the substrate 110, but the present invention is not limited thereto. The substrate 110 may be wet-cleaned to remove impurities on the surface.

그리고, 상기 기판(110) 상에 제1도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광구조물(120)을 형성할 수 있다.The light emitting structure 120 including the first conductive semiconductor layer 122, the active layer 124, and the second conductive semiconductor layer 126 may be formed on the substrate 110.

여기서, "상에" 형성된다 함은 하나의 층과 접촉하여 또는 다른 층을 개재하여 형성되는 것을 모두 의미할 수 있으며, 이하에서도 동일하다. 그리고, 도 1d와 도 1e의 공정 간에, 또한 도 2d와 도 2e의 공정 간에 발광구조물이나 발광소자의 상하를 역전시켜서 도시하고 있다. 다만, 아래의 실시예들에서는 도 1e와 도 2f을 기준으로 도면의 아래의 방향을 제1 방향이라 하고, 위의 방향을 제2 방향이라 칭하기로 한다.Herein, " formed on "may mean all that is formed in contact with or through one layer, and so on. The light emitting structure and the light emitting device are reversed between the processes of FIG. 1D and FIG. 1E and the processes of FIGS. 2D and 2E. In the following embodiments, the lower direction of the drawing will be referred to as a first direction and the upper direction will be referred to as a second direction with reference to Figs. 1E and 2F.

이때, 상기 발광구조물(120)과 기판(110) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.At this time, a buffer layer (not shown) may be grown between the light emitting structure 120 and the substrate 110 to mitigate the difference in lattice mismatch and thermal expansion coefficient of the material. The material of the buffer layer may be at least one of Group III-V compound semiconductor such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. An undoped semiconductor layer may be formed on the buffer layer, but the present invention is not limited thereto.

또한, 상기 발광 구조물(120)은, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy)법과 같은 기상 증착법에 의해 성장될 수 있다.The light emitting structure 120 may be grown by a vapor deposition method such as MOCVD (Metal Organic Chemical Vapor Deposition), MBE (Molecular Beam Epitaxy), or HVPE (Hydride Vapor Phase Epitaxy).

상기 제1 도전형 반도체층(122)은 제1 도전형 도퍼트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductive semiconductor layer 122 may be formed of a Group III-V compound semiconductor doped with a first conductive dopant. When the first conductive semiconductor layer 112 is an N-type semiconductor layer , The first conductive dopant may include Si, Ge, Sn, Se, and Te as an N-type dopant, but the present invention is not limited thereto.

상기 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 그리고, 상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 122 may include a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0? X? 1, 0? Y? 1, 0? X + . The first conductive semiconductor layer 112 may be formed of any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, have.

상기 제1 도전형 반도체층(122)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.The N-type GaN layer may be formed on the first conductive semiconductor layer 122 by a chemical vapor deposition (CVD) method, a molecular beam epitaxy (MBE) method, a sputtering method, or a vapor phase epitaxy (HVPE) . The first conductive semiconductor layer 122 may be formed by depositing a silane containing an n-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ) Gas (SiH 4 ) may be implanted and formed.

상기 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(126)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.Electrons injected through the first conductive type semiconductor layer 122 and holes injected through the second conductive type semiconductor layer 126 formed later are brought into contact with each other to form an energy band unique to the active layer Which emits light having an energy determined by < RTI ID = 0.0 >

상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 124 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. For example, the active layer 114 may be formed with a multiple quantum well structure by injecting trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) But is not limited thereto.

상기 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN , GaAs,/AlGaAs(InGaAs), GaP/AlGaP(InGaP) 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the active layer 124 is formed of any one or more pairs of InGaN / GaN, InGaN / InGaN, AlGaN / GaN, InAlGaN / GaN, GaAs, / AlGaAs (InGaAs), and GaP / AlGaP But is not limited to. The well layer may be formed of a material having a band gap lower than the band gap of the barrier layer.

상기 활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(124)의 밴드 갭보다는 높은 밴드 갭을 갖을 수 있다.A conductive clad layer (not shown) may be formed on and / or below the active layer 124. The conductive clad layer may be formed of an AlGaN-based semiconductor and may have a band gap higher than that of the active layer 124.

상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(116)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductive type semiconductor layer 126 is a second conductive type dopant is doped III-V compound semiconductor, for example -5, In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤ 1, 0? X + y? 1). When the second conductive semiconductor layer 116 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a P-type dopant.

상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductive type semiconductor layer 126 is Bisei that the chamber comprises a p-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3), nitrogen gas (N 2), and magnesium (Mg) butyl bicyclo The p-type GaN layer may be formed by implanting pentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 }, but the present invention is not limited thereto.

실시예에서 상기 제1 도전형 반도체층(122)은 P형 반도체층, 상기 제2 도전형 반도체층(126)은 N형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(126) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 상기 제 2도전형 반도체층이 P형 반도체층일 경우 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.In an exemplary embodiment, the first conductive semiconductor layer 122 may be a P-type semiconductor layer, and the second conductive semiconductor layer 126 may be an N-type semiconductor layer. An N-type semiconductor layer (not shown) may be formed on the second conductive semiconductor layer 126 if the semiconductor having the opposite polarity to the second conductive type, for example, the second conductive semiconductor layer is a P- have. Accordingly, the light emitting structure 110 may have any one of an N-P junction structure, a P-N junction structure, an N-P-N junction structure, and a P-N-P junction structure.

그리고, 도 1b에 도시된 바와 같이 상기 제2 도전형 반도체층(126) 상에 마스크(200)를 선택적으로 씌우고, 비도전층(130)과 전류 저지층(Current blocking layer)를 형성한다.1B, the mask 200 is selectively placed on the second conductive type semiconductor layer 126 to form a non-conductive layer 130 and a current blocking layer.

여기서, 상기 비도전층(130)은 Al2O3, SiO2, TiOx(x≥2인 정수), Si3N4 및 AlN 중 어느 하나로 이루어질 수 있다. 그리고, 상기 전류 저지층(135)도 상기 비도전층(130)과 동일한 재료로 구비될 수 있다. 상기 비도전층(130)은 후술하는 공정에서 발광구조물의 소자 분리시에 에칭 스톱층으로 작용할 수 있고, 상기 전류 저지층(135)은 완성된 발광소자에 전류를 공급할 때 발광구조물의 가운데 부분으로만 전류가 흐르는 것을 방지하는 역할을 하나, 제조공정에서 동일한 재료로 1회의 공정으로 형성할 수 있다.Here, the non-conductive layer 130 may be formed of any one of Al 2 O 3 , SiO 2 , TiO x (an integer of x? 2 ), Si 3 N 4, and AlN. The current blocking layer 135 may be formed of the same material as the non-conductive layer 130. The non-conductive layer 130 may function as an etching stop layer when a device of a light emitting structure is separated in a process to be described later, and the current blocking layer 135 may serve only as a middle portion of the light emitting structure But it can be formed by a single step with the same material in the manufacturing process.

그리고, 도 1c에 도시된 바와 같이 상기 제2 도전형 반도체층(126)과 비도전층(130) 및 전류저지층(135) 상에 반사층(160)과 도전성 지지기판(170)을 형성한다.1C, the reflective layer 160 and the conductive supporting substrate 170 are formed on the second conductive type semiconductor layer 126, the non-conductive layer 130, and the current blocking layer 135, respectively.

그리고, 상기 반사층(150)은 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 구리(Cu), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.The reflective layer 150 may be formed of one selected from the group consisting of Al, Ag, Ni, Pt, Cu, Rh, or an alloy containing Al, Ag, Pt, As shown in FIG. Aluminum, silver, or the like effectively reflects the light generated in the active layer 124, thereby greatly improving the light extraction efficiency of the light emitting device.

그리고, 상기 도전성 지지기판(170)을 형성할 수 있다. 상기 도전성 지지기판(170)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다. 상기 도전성 지지기판(170)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.The conductive supporting substrate 170 may be formed. The conductive support substrate 170 may be made of a material selected from the group consisting of molybdenum (Mo), silicon (Si), tungsten (W), copper (Cu), and aluminum (Au), a copper alloy (Cu Alloy), a nickel-nickel, a copper-tungsten (Cu-W), a carrier wafer (e.g., GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga 2 O 3, etc.), and the like. The conductive support substrate 170 may be formed using an electrochemical metal deposition method, a bonding method using a yttetic metal, or the like.

여기서, 상기 반사층(150)과 상기 도전성 지지기판(170)과의 결합을 위하여, 상기 반사층(150)이 결합층의 역할을 기능을 수행하거나, 금(Au), 주석(Sn), 인듐(In), 알루미늄(Al), 실리콘(Si), 은(Ag), 니켈(Ni) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 결합층(160)을 형성할 수 있다.The reflective layer 150 may function as a coupling layer or may be formed of gold (Au), tin (Sn), indium (In), indium (In) The bonding layer 160 may be formed of a material selected from the group consisting of aluminum (Al), silicon (Si), silver (Ag), nickel (Ni), and copper (Cu)

그리고, 도 1d에 도시된 바와 같이, 상기 기판(110)을 분리하다.Then, as shown in FIG. 1D, the substrate 110 is separated.

상기 기판(110)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.The removal of the substrate 110 may be performed by a laser lift off (LLO) method using an excimer laser or the like, or a dry and wet etching method.

레이저 리프트 오프법을 예로 들면, 상기 기판(110) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(110)과 발광 구조물(120)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(110)의 분리가 일어난다.When excimer laser light having a wavelength in a certain region in the direction of the substrate 110 is focused and irradiated using the laser lift-off method, heat energy is applied to the interface between the substrate 110 and the light emitting structure 120 The interface is separated into gallium and nitrogen molecules, and the substrate 110 is instantaneously separated from the laser light passing portion.

그리고, 도 1e에 도시된 바와 같이 마스크(200)를 씌우고 상기 발광구조물(120)의 일부를 식각한다. 이때, 상기 제1 도전형 반도체층(122)의 제1 영역(A) 하부에 구비된 비도전층(130)이 식각을 저지하여 상기 반사층(150) 등이 식각되는 것을 방지할 수 있다.1E, a mask 200 is deposited and a part of the light emitting structure 120 is etched. At this time, the non-conductive layer 130 provided under the first region A of the first conductive type semiconductor layer 122 prevents the etching, thereby preventing the reflective layer 150 from being etched.

식각 공정에서 상기 비도전층(130)의 일부는 손상될 수 있다. 그리고, 상기 A 영역은 폐곡면을 이루어 내부의 발광구조물(120)을 포위하게 식각이 되어야 발광소자의 단락을 방지할 수 있다. 그리고, 상기 발광구조물(120)의 외부의 제2 영역(C)에는 반사층(150)이 노출될 수 있다. 상기 제2 영역에서는 식각 공정에서 반사층(150)의 일부가 식각되어 발광 구조물(120)에 닿을 수 있으나, 폐곡면 형상의 A영역에 의하여 분리된 외부의 발광구조물에는 전류가 공급되지 않으므로 단락(short)의 위험성이 없다.In the etching process, a part of the non-conductive layer 130 may be damaged. In addition, the A region must be etched so as to surround the light emitting structure 120 to form a closed curved surface, thereby preventing a short circuit of the light emitting device. The reflective layer 150 may be exposed to the second region C outside the light emitting structure 120. In the second region, a part of the reflective layer 150 may be etched to reach the light emitting structure 120 in the etching process. However, since no current is supplied to the external light emitting structure separated by the A region of the closed curved surface, ).

그리고, 도 1e의 B 영역에서는 반사층(150)과 발광구조물(120)이 접촉하여 구비되는데, 전극과 연결된 내부의 발광구조물과 분리된 B영역의 발광구조물은 전류가 흐르지 않으므로, 활성층 내에서 전자와 정공이 결합하지 않아서 발광하지 않을 수 있다.In the region B of FIG. 1E, the reflection layer 150 and the light emitting structure 120 are provided in contact with each other. Since the current does not flow in the B-region light emitting structure separated from the internal light emitting structure connected to the electrode, The holes may not bond and may not emit light.

그리고, 도 1f에 도시된 바와 같이 상기 제1 도전형 반도체층(122)의 표면에 요철을 형성한다. 상기 제1 도전형 반도체층(122)의 표면의 요철 형상은, PEC 방법이나 마스크를 형성한 후 에칭을 통하여 형성할 수 있다. 여기서, 식각액(가령, KOH)의 양, UV(자외선)의 세기 및 노출 시간, Gallium-polar, Nitrogen-polar의 식각 속도 차이, GaN 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다.Then, as shown in FIG. 1F, irregularities are formed on the surface of the first conductive type semiconductor layer 122. The concavo-convex shape of the surface of the first conductivity type semiconductor layer 122 can be formed by a PEC method or etching after forming a mask. Here, by controlling the amount of etchant (for example, KOH), the intensity and exposure time of UV (ultraviolet), the difference in etch rate between Gallium-polar and nitropan- The shape can be adjusted.

마스크를 이용한 에칭 공정은, 상기 제1 도전형 반도체층(122) 상에 포토레지스트를 코팅한 다음, 마스크를 사용하여 노광 공정을 진행한다. 그리고, 노광 공정이 진행되면, 이를 현상하여 식각 패턴을 형성한다. 상술한 공정에 따라 상기 제1 도전형 반도체층(122) 상에 식각 패턴이 형성되며, 식각 공정을 진행하여 상기 제1 도전형 반도체층(122) 상에 요철 구조를 형성한다. 상기 요철 구조는 상기 제1 도전형 반도체층(122)의 표면적을 증가시키기 위한 것이므로, 통상적으로 마루와 골의 개수가 많을수록 좋다.In the etching process using a mask, a photoresist is coated on the first conductive type semiconductor layer 122, and then an exposure process is performed using a mask. Then, when the exposure process is performed, it is developed to form an etching pattern. An etching pattern is formed on the first conductive type semiconductor layer 122 according to the above-described process, and an etching process is performed to form a concave-convex structure on the first conductive type semiconductor layer 122. Since the concavo-convex structure is for increasing the surface area of the first conductivity type semiconductor layer 122, the larger the number of the floor and the valley is, the better.

그리고, 상기 제1 도전형 반도체층(122) 상에 제1 전극(180)을 형성하는데, 상기 제1 전극(180)은 몰리브덴, 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다.The first electrode 180 is formed on the first conductive semiconductor layer 122. The first electrode 180 may be formed of one selected from the group consisting of molybdenum, chromium (Cr), nickel (Ni), gold (Au), aluminum (Al), titanium (Ti), platinum (Pt), vanadium (V), tungsten (W), lead (Pd), copper (Cu), rhodium (Rh) and iridium And an alloy of these metals.

도 2a 내지 도 2f는 실시예에 따른 발광소자의 일실시예의 제조방법을 나타낸 도면이다2A to 2F are views showing a manufacturing method of an embodiment of a light emitting device according to an embodiment

도 2a 및 도 2b는 상술한 도 1a 및 도 1b와 동일하므로 생략한다.2A and 2B are the same as those in FIGS. 1A and 1B, and thus will not be described.

도 2c에서 상기 제2 도전형 반도체층(126)과 비도전층(130) 및 전류저지층(135) 상에 오믹층(145)과 반사층(160)과 도전성 지지기판(170)을 형성한다. 즉, 상기 제2 도전형 반도체층(126)과 비도전층(130) 및 전류저지층(135) 상에 오믹층(145)이 형성되는 점에서 상술한 실시예와 상이하다.The ohmic layer 145, the reflective layer 160, and the conductive supporting substrate 170 are formed on the second conductive type semiconductor layer 126, the non-conductive layer 130, and the current blocking layer 135 in FIG. 2C. That is, the ohmic layer 145 is formed on the second conductive semiconductor layer 126, the non-conductive layer 130, and the current blocking layer 135.

상기 오믹층(145)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 그리고, 상기 오믹층(1450)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.The ohmic layer 145 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide ZnO, ZnO, IrOx, ZnO, AlGaO, AZO, ATO, GZO, IZO, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, , Au, and Hf, and is not limited to such a material. The ohmic layer 1450 may be formed by a sputtering method or an electron beam evaporation method.

기타, 반사층(150)과 결합층(160) 및 도전성 지지기판(170)의 조성과, 상기 도전성 지지기판(170)의 분리는 상술한 바와 동일하다. 그리고, 도 2d에서 상기 기판(1100의 분리공정도 상술한 바와 동일하다.The composition of the reflective layer 150, the bonding layer 160 and the conductive supporting substrate 170 and the separation of the conductive supporting substrate 170 are the same as those described above. In FIG. 2D, the process of separating the substrate 1100 is the same as described above.

그리고, 도 2e에 도시된 바와 같이 마스크(200)를 씌우고 상기 발광구조물(120)의 일부를 식각한다. 이때, 상기 제1 도전형 반도체층(122)의 제1 영역(A) 하부에 구비된 비도전층(130)이 식각을 저지하여 상기 오믹층(145) 등이 식각되는 것을 방지할 수 있다. 즉, 도전성 물질인 오믹층(145) 등이 식각되면서 일부가 발광구조물(120)과 쇼트(short)가 발생할 수 있으나, 실시예에서는 비도전층(130)이 오믹층(150)이 식각을 방지한다.2E, a mask 200 is deposited and a part of the light emitting structure 120 is etched. At this time, the non-conductive layer 130 provided under the first region A of the first conductive type semiconductor layer 122 prevents the etching to prevent the ohmic layer 145 and the like from being etched. That is, a part of the ohmic layer 145, which is a conductive material, may be etched away from the light emitting structure 120. However, in the embodiment, the non-conductive layer 130 prevents the ohmic layer 150 from being etched .

식각 공정에서 상기 비도전층(130)의 일부는 손상될 수 있다. 그리고, 상기 A 영역은 폐곡면을 이루어 내부의 발광구조물(120)을 포위하게 식각이 되어야 발광소자의 단락을 방지할 수 있다. 그리고, 상기 발광구조물(120)의 외부의 제2 영역(C)에는 오믹층(145)이 노출될 수 있다.In the etching process, a part of the non-conductive layer 130 may be damaged. In addition, the A region must be etched so as to surround the light emitting structure 120 to form a closed curved surface, thereby preventing a short circuit of the light emitting device. The ohmic layer 145 may be exposed to the second region C outside the light emitting structure 120.

그리고, 도 2f에 도시된 바와 같이 상기 제1 도전형 반도체층(122)의 표면에 요철을 형성하고, 제1 전극(180)을 형성하는데, 상세한 공정 등은 도 1f에서 설명한 바와 같다.2F, irregularities are formed on the surface of the first conductivity type semiconductor layer 122 to form the first electrode 180. The detailed processes and the like are the same as those described with reference to FIG. 1F.

도 3은 발광 소자 패키지의 일실시예의 단면도이다. 이하에서, 도 3을 참조하여 발광 소자 패키지의 일실시예를 설명한다.3 is a cross-sectional view of one embodiment of a light emitting device package. Hereinafter, an embodiment of the light emitting device package will be described with reference to FIG.

도시된 바와 같이, 실시예에 따른 발광 소자 패키지는 패키지 몸체(320)와, 상기 패키지 몸체(320)에 설치된 제1 전극층(311) 및 제2 전극층(312)과, 상기 패키지 몸체(320)에 설치되어 상기 제1 전극층(311) 및 제2 전극층(312)과 전기적으로 연결되는 실시예에 따른 발광 소자(300)와, 상기 발광 소자(300)를 포위하는 충진재(340)를 포함한다.The light emitting device package according to the embodiment includes a package body 320, a first electrode layer 311 and a second electrode layer 312 provided on the package body 320, The light emitting device 300 includes a first electrode layer 311 and a second electrode layer 312 electrically connected to the first electrode layer 311 and the second electrode layer 312 and a filler 340 surrounding the light emitting device 300.

상기 패키지 몸체(320)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(300)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.The package body 320 may be formed of a silicon material, a synthetic resin material, or a metal material. An inclined surface may be formed around the light emitting device 300 to enhance light extraction efficiency.

상기 제1 전극층(311) 및 제2 전극층(312)은 서로 전기적으로 분리되며, 상기 발광 소자(300)에 전원을 제공한다. 또한, 상기 제1 전극층(311) 및 제2 전극층(312)은 상기 발광 소자(300)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(300)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first electrode layer 311 and the second electrode layer 312 are electrically isolated from each other and provide power to the light emitting device 300. The first electrode layer 311 and the second electrode layer 312 may reflect the light generated from the light emitting device 300 to increase the light efficiency. As shown in FIG.

상기 발광 소자(300)는 상기 패키지 몸체(320) 상에 설치되거나 상기 제1 전극층(311) 또는 제2 전극층(312) 상에 설치될 수 있다.The light emitting device 300 may be mounted on the package body 320 or on the first electrode layer 311 or the second electrode layer 312.

상기 발광 소자(300)는 상기 제1 전극층(311) 및 제2 전극층(312)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.The light emitting device 300 may be electrically connected to the first electrode layer 311 and the second electrode layer 312 by wire, flip chip, or die bonding.

상기 충진재(340)는 상기 발광 소자(300)를 포위하여 보호할 수 있다. 또한, 상기 충진재(340)에는 형광체가 포함되어 상기 발광 소자(300)에서 방출된 광의 파장을 변화시킬 수 있다.The filler material 340 may surround and protect the light emitting device 300. The filler 340 may include a phosphor to change the wavelength of the light emitted from the light emitting device 300.

상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device package may include at least one of the light emitting devices of the above-described embodiments, or one or more light emitting devices. However, the present invention is not limited thereto.

실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A light guide plate, a prism sheet, a diffusion sheet, and the like, which are optical members, may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Still another embodiment may be implemented as a display device, an indicating device, a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp, a streetlight .

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

110 : 기판 120 : 발광구조물
122 : 제1 도전형 반도체층 124 : 활성층
126 : 제2 도전형 반도체층 130 : 비도전층
135 : 전류 저지층 145 : 오믹층
150 : 반사층 160 : 결합층
170 : 도전성 지지기판 180 : 제1 전극
200 : 마스크 300 : 발광소자
311 : 제1 전극층 312 : 제2 전극층
320 : 패키지 바디 340 : 충진재
110: substrate 120: light emitting structure
122: first conductivity type semiconductor layer 124: active layer
126: second conductivity type semiconductor layer 130: non-conductive layer
135: current blocking layer 145: ohmic layer
150: reflective layer 160: bonding layer
170: conductive supporting substrate 180: first electrode
200: mask 300: light emitting element
311: first electrode layer 312: second electrode layer
320: package body 340: filler

Claims (10)

제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;
상기 제2 도전형 반도체층의 제1 방향의 제1 영역 상에 구비된 비도전층;
상기 제1 도전형 반도체층의 제2 방향 상의 제1 전극; 및
상기 비도전층의 제1 방향 상에 구비되는 반사층을 포함하고,
상기 발광 구조물은 상기 비도전층의 내측에 구비된 제1 영역과 상기 비도전층의 외측에 구비된 제2 영역을 포함하고, 상기 제1 영역과 상기 제2 영역은 서로 동일한 구조로 이루어지고 서로 분리되며, 상기 제2 영역의 발광 구조물은 상기 제1 전극과 전기적으로 분리된 발광소자.
A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
A non-conductive layer provided on a first region of the second conductivity type semiconductor layer in a first direction;
A first electrode in a second direction of the first conductivity type semiconductor layer; And
And a reflective layer provided on the non-conductive layer in a first direction,
Wherein the light emitting structure includes a first region provided inside the non-conductive layer and a second region provided outside the non-conductive layer, wherein the first region and the second region have the same structure and are separated from each other And the light emitting structure of the second region is electrically separated from the first electrode.
제 1 항에 있어서,
상기 비도전층은 폐곡면을 이루는 발광소자.
The method according to claim 1,
Wherein the non-conductive layer is a closed curved surface.
제 1 항에 있어서, 상기 비도전층은,
Al2O3, SiO2, TiOx(x≥2인 정수), Si3N4 및 AlN 중 어느 하나로 이루어지는 발광소자.
The non-conductive layer according to claim 1,
Al 2 O 3 , SiO 2 , TiO x (an integer of x? 2 ), Si 3 N 4, and AlN.
제 1 항에 있어서, 상기 반사층은,
Ag, Al, Cu, Ni 및 Pt로 구성되는 군으로부터 선택되는 적어도 하나의 물질로 이루어진 발광소자.
The optical information recording medium according to claim 1,
And at least one material selected from the group consisting of Ag, Al, Cu, Ni and Pt.
제 1 항에 있어서,
상기 반사층은 상기 발광구조물보다 넓게 구비되고, 상기 발광구조물의 일부분은 상기 반사층까지 식각된 발광소자.
The method according to claim 1,
Wherein the reflective layer is wider than the light emitting structure, and a part of the light emitting structure is etched to the reflective layer.
제 1 항에 있어서,
상기 비도전층의 제1 방향 상에 구비되는 오믹층을 더 포함하고, 상기 반사층은 상기 오믹층의 제1 방향 상에 구비된 발광소자.
The method according to claim 1,
Further comprising an ohmic layer provided on a first direction of the non-conductive layer, wherein the reflective layer is provided on a first direction of the ohmic layer.
제 6 항에 있어서, 상기 오믹층은,
Ag, Ni, Pt, Sn, In 및 Zn으로 구성되는 군으로부터 선택되는 적어도 하나의 물질로 이루어지는 발광소자.
7. The organic electroluminescent device according to claim 6,
And at least one material selected from the group consisting of Ag, Ni, Pt, Sn, In and Zn.
제 6 항에 있어서,
상기 오믹층은 상기 발광구조물보다 넓게 구비되고, 상기 발광구조물의 일부분은 상기 오믹층까지 식각된 발광소자.
The method according to claim 6,
Wherein the ohmic layer is wider than the light emitting structure, and a part of the light emitting structure is etched to the ohmic layer.
제 1 항에 있어서, 상기 발광구조물은,
상기 비도전층과 대응하는 영역에서 상기 제1 도전형 반도체층부터 활성층 및 제2 도전형 반도체층까지 식각된 발광소자.
The light emitting device according to claim 1,
Wherein the first conductivity type semiconductor layer is etched from the first conductivity type semiconductor layer to the active layer and the second conductivity type semiconductor layer in a region corresponding to the non-conductive layer.
제 1 항에 있어서,
상기 제2 도전형 반도체층의 제1 방향 상에 상기 제1 전극과 대응하고 상기 비도전층과 동일한 공정에서 제조되고 동일한 물질로 이루어진 전류 저지층을 더 포함하는 발광소자.
The method according to claim 1,
And a current blocking layer corresponding to the first electrode on the first direction of the second conductivity type semiconductor layer and made of the same material and manufactured in the same process as the non-conductive layer.
KR1020100086373A 2010-09-03 2010-09-03 light emitting device KR101633814B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100086373A KR101633814B1 (en) 2010-09-03 2010-09-03 light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100086373A KR101633814B1 (en) 2010-09-03 2010-09-03 light emitting device

Publications (2)

Publication Number Publication Date
KR20120023953A KR20120023953A (en) 2012-03-14
KR101633814B1 true KR101633814B1 (en) 2016-06-27

Family

ID=46131085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100086373A KR101633814B1 (en) 2010-09-03 2010-09-03 light emitting device

Country Status (1)

Country Link
KR (1) KR101633814B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046119A (en) * 2001-07-26 2003-02-14 Hitachi Cable Ltd Light-emitting diode and method for manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3332785B2 (en) * 1997-02-28 2002-10-07 シャープ株式会社 Semiconductor light emitting device and method of manufacturing the same
KR101132885B1 (en) * 2005-10-14 2012-04-03 엘지이노텍 주식회사 Nitride light emitting diode and fabricating method thereof
KR100986963B1 (en) * 2008-07-08 2010-10-11 서울옵토디바이스주식회사 Light emitting device and method for fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046119A (en) * 2001-07-26 2003-02-14 Hitachi Cable Ltd Light-emitting diode and method for manufacturing the same

Also Published As

Publication number Publication date
KR20120023953A (en) 2012-03-14

Similar Documents

Publication Publication Date Title
KR101707118B1 (en) Light emitting diode and method for fabricating the light emitting device
US8669586B2 (en) Light emitting device, light emitting device package, and lighting system
KR101813935B1 (en) Light emitting device
KR101782081B1 (en) Light emitting device
KR101719623B1 (en) Light emitting diode
EP2482318B1 (en) Light emitting device
KR101729268B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101742617B1 (en) Light emitting device
KR101777263B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101769047B1 (en) Light emitting diode and method for fabricating the light emitting device
KR20120037709A (en) Light emitting device
KR101827969B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101633814B1 (en) light emitting device
KR101742616B1 (en) Light emitting device and method for fabricating the light emitting device
KR101729269B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101894348B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101650021B1 (en) Light emitting device
KR101742618B1 (en) Light emitting diode and method for fabricating the light emitting device
KR102350784B1 (en) Uv light emitting device and lighting system
KR101742619B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101832305B1 (en) Light emitting diode and method for fabricating the light emitting device
KR20120015623A (en) Ligit emitting device
KR20120065704A (en) Light emitting diode and method for fabricating the light emitting device
KR101103676B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101874574B1 (en) Light emitting diode and method for fabricating the light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 4