KR101874574B1 - Light emitting diode and method for fabricating the light emitting device - Google Patents

Light emitting diode and method for fabricating the light emitting device Download PDF

Info

Publication number
KR101874574B1
KR101874574B1 KR1020110054988A KR20110054988A KR101874574B1 KR 101874574 B1 KR101874574 B1 KR 101874574B1 KR 1020110054988 A KR1020110054988 A KR 1020110054988A KR 20110054988 A KR20110054988 A KR 20110054988A KR 101874574 B1 KR101874574 B1 KR 101874574B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
heat dissipation
conductive
semiconductor layer
Prior art date
Application number
KR1020110054988A
Other languages
Korean (ko)
Other versions
KR20120136023A (en
Inventor
임정순
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110054988A priority Critical patent/KR101874574B1/en
Publication of KR20120136023A publication Critical patent/KR20120136023A/en
Application granted granted Critical
Publication of KR101874574B1 publication Critical patent/KR101874574B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Abstract

실시예는 지지기판 상으로 형성되는 방열 구조층; 상기 방열 구조층 상으로 형성되는 분리층; 및 상기 분리층 상으로 형성되고, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물을 포함하는 발광 소자를 제공한다.An embodiment includes a heat dissipation structure layer formed on a support substrate; A separation layer formed on the heat dissipation structure layer; And a light emitting structure formed on the isolation layer, the light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer.

Description

발광소자 및 그 발광 소자의 제조 방법{Light emitting diode and method for fabricating the light emitting device}TECHNICAL FIELD The present invention relates to a light emitting device and a method of manufacturing the same,

실시예는 발광 소자에 관한 것이다.An embodiment relates to a light emitting element.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.BACKGROUND ART Light emitting devices such as a light emitting diode (LD) or a laser diode using semiconductor materials of Group 3-5 or 2-6 group semiconductors are widely used for various colors such as red, green, blue, and ultraviolet And it is possible to realize white light rays with high efficiency by using fluorescent materials or colors, and it is possible to realize low energy consumption, semi-permanent life time, quick response speed, safety and environment friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps .

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a transmission module of the optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, a white light emitting element capable of replacing a fluorescent lamp or an incandescent lamp Diode lighting, automotive headlights, and traffic lights.

한편, 이러한 발광 소자의 발열 문제는 발광 소자의 신뢰성에 있어서 매우 중요한 요소로 작용한다.On the other hand, the heat generation problem of such a light emitting element is a very important factor in the reliability of the light emitting element.

실시예는 방열 구조를 포함하여 신뢰성을 개선하는 발광소자에 관한 것이다.Embodiments relate to a light emitting device including a heat dissipation structure to improve reliability.

실시예는 지지기판 상으로 형성되는 방열 구조층; 상기 방열 구조층 상으로 형성되는 분리층; 및 상기 분리층 상으로 형성되고, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물을 포함하는 발광 소자를 제공한다. An embodiment includes a heat dissipation structure layer formed on a support substrate; A separation layer formed on the heat dissipation structure layer; And a light emitting structure formed on the isolation layer, the light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer.

이 때, 상기 방열 구조층은 제1 금속층과 제2 금속층 사이에 형성되고, 상기 제1 금속층 또는 상기 제2 금속층으로 전류가 공급될 수 있다. At this time, the heat dissipation structure layer is formed between the first metal layer and the second metal layer, and current can be supplied to the first metal layer or the second metal layer.

또한, 상기 발광 구조물은 상기 제1 금속층 및 상기 제2 금속층 중 어느 하나와 근접하여 형성될 수 있다. Further, the light emitting structure may be formed in proximity to any one of the first metal layer and the second metal layer.

또한, 상기 발광 소자는 상기 제1 금속층을 감싸는 제1 절연층 또는 상기 제2 금속층을 감싸는 제2 절연층을 더 포함할 수 있다. The light emitting device may further include a first insulating layer surrounding the first metal layer or a second insulating layer surrounding the second metal layer.

또한, 상기 방열 구조층은 n형 반도체층 또는 p형 반도체층일 수 있다. The heat dissipation structure layer may be an n-type semiconductor layer or a p-type semiconductor layer.

또한, 상기 분리층은 언도프드(undoped) 반도체층일 수 있다. In addition, the separation layer may be an undoped semiconductor layer.

또한, 상기 발광 소자는 상기 분리층 상으로 형성되고, 상기 발광 구조물 하부에 형성되는 도전층을 더 포함할 수 있다. The light emitting device may further include a conductive layer formed on the isolation layer and formed under the light emitting structure.

또한, 상기 발광 소자는 복수로 구비되고, 각각의 발광 소자에 포함된 상기 발광 구조물은 상기 제1 금속층 및 상기 제2 금속층 중 어느 하나와 근접하여 형성될 수 있다. The light emitting device may include a plurality of light emitting devices, and the light emitting structure included in each light emitting device may be formed in proximity to any one of the first metal layer and the second metal layer.

또한, 상기 각각의 발광 소자는 상기 제1 금속층을 감싸는 제1 절연층 또는 상기 제2 금속층을 감싸는 제2 절연층을 더 포함하고, 상기 복수의 발광 소자에 포함된 제1 절연층 및 제2 절연층은 서로 연결될 수 있다. Each of the light emitting devices may further include a first insulating layer surrounding the first metal layer or a second insulating layer surrounding the second metal layer, wherein the first insulating layer and the second insulating layer, The layers can be connected to each other.

또한, 상기 발광 소자는 상기 제1 도전형 반도체층 또는 상기 제2 도전형 반도체층 상에 형성되는 제1 전극을 더 포함할 수 있다. The light emitting device may further include a first electrode formed on the first conductive semiconductor layer or the second conductive semiconductor layer.

또한, 다른 실시예는 지지기판 상으로 방열 구조층을 형성하는 단계; 상기 방열 구조층 상으로 분리층을 형성하는 단계; 및 상기 분리층 상으로, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물을 형성하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다. Still another embodiment includes forming a heat dissipation structure layer on a support substrate; Forming a separation layer on the heat dissipation structure layer; And forming a light emitting structure including the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer on the isolation layer.

이 때, 상기 방열 구조층은 제1 금속층과 제2 금속층 사이에 형성될 수 있다. At this time, the heat dissipation structure layer may be formed between the first metal layer and the second metal layer.

또한, 상기 발광 구조물은 상기 제1 금속층 및 상기 제2 금속층 중 어느 하나와 근접하여 형성될 수 있다.Further, the light emitting structure may be formed in proximity to any one of the first metal layer and the second metal layer.

실시예에 따른 발광소자는 방열 구조를 포함하여 신뢰성을 개선하는 효과가 있다.The light emitting device according to the embodiment includes a heat dissipation structure to improve the reliability.

도 1은 펠티에 효과를 설명하는 도면,
도 2a 및 도 2b는 방열 구조를 포함하는 발광 소자의 일실시예들을 도시한 도면,
도 3a 내지도 3h는 발광소자의 일실시예를 제조방법을 나타낸 도면,
도 4는 방열 구조를 포함하는 발광 소자를 다른 각도에서 도시한 도면,
도 5는 방열 구조를 포함하는 발광 소자를 복수개 연결한 실시예를 도시한 도면,
도 6은 발광소자 패키지의 일실시예를 나타낸 도면이다.1 is a view for explaining a Peltier effect,
2A and 2B show one embodiment of a light emitting device including a heat dissipation structure,
FIGS. 3A to 3H illustrate a method of manufacturing an embodiment of a light emitting device,
4 is a view showing a light emitting element including a heat dissipation structure from a different angle,
5 is a view showing an embodiment in which a plurality of light emitting devices including a heat dissipation structure are connected,
6 is a view showing an embodiment of a light emitting device package.

이하 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

상기의 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In describing the above embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and " under" include both being formed "directly" or "indirectly" In addition, the criteria for above or below each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

도 1은 펠티에 효과(Peltier effect)를 설명하기 위한 도면이다. 1 is a view for explaining a Peltier effect.

펠티에 효과란, 서로 다른 종류의 도체 또는 반도체의 접점에 전류를 흘리면, 그 접점에서 줄열 외의 열이 발생하거나 흡수되는 현상이 발생하는 것을 말한다. 이 때, 전류의 방향을 바꾸면 열의 발생과 흡수도 바뀌게 된다. The Peltier effect refers to a phenomenon in which heat is generated or absorbed outside the jellyfish at the contact point when current is passed through the contact points of different kinds of conductors or semiconductors. At this time, changing the direction of current changes the generation and absorption of heat.

도 1을 참조하면, n형 반도체(102)를 사이에 둔 금속(101, 103)에 전류를 흘리게 되면 한쪽의 금속(103)에는 열이 발생하고, 다른 한쪽의 금속(101)에는 열이 흡수된다. Referring to FIG. 1, when a current flows through the metals 101 and 103 sandwiching the n-type semiconductor 102, heat is generated in one metal 103 and heat is absorbed in the other metal 101 do.

또한, p형 반도체(105)를 사이에 둔 금속(104, 106)에 전류를 흘리게 되면, 한쪽의 금속(106)에는 열이 발생하고, 다른 한쪽의 금속(104)에는 열이 흡수된다.Heat is generated in one metal 106 and heat is absorbed in the other metal 104 when current is passed through the metal 104 and 106 sandwiching the p-type semiconductor 105.

따라서, 이러한 펠티에 효과를 이용하여 발광 소자의 성장 시에 방열 구조를 형성할 수 있는 발광 소자를 제안한다. Therefore, a light emitting device capable of forming a heat dissipation structure at the time of growth of the light emitting device by using the Peltier effect is proposed.

도 2a 및 도 2b는 방열 구조를 포함하는 발광 소자의 일실시예들을 도시한 도면이다. 2A and 2B are views showing one embodiment of a light emitting device including a heat dissipation structure.

도 2a를 참조하면, 제1 실시예의 발광 소자는 지지기판(160) 상으로 형성된 방열 구조층(170), 방열 구조층(170) 상으로 형성되는 분리층(180), 분리층(180) 상으로 형성되는 도전층(190), 도전층(190) 상으로 형성되는 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 제1 도전형 반도체층(122) 상에 형성되는 제1 전극(200)과, 상기 도전층(190) 상에 형성되는 제2 전극(195)을 포함할 수 있다. 발광 구조물(120)은 제1 전극(200)과 제2 전극(195)을 통하여 전류가 공급되어 구동할 수 있다.2A, the light emitting device of the first embodiment includes a heat dissipation structure layer 170 formed on a support substrate 160, a separation layer 180 formed on the heat dissipation structure layer 170, A light emitting structure 120 including a conductive layer 190 formed on the conductive layer 190, a first conductive semiconductor layer 122 formed on the conductive layer 190, an active layer 124, and a second conductive semiconductor layer 126, A first electrode 200 formed on the first conductive type semiconductor layer 122 and a second electrode 195 formed on the conductive layer 190. [ The light emitting structure 120 may be driven by supplying current through the first electrode 200 and the second electrode 195.

또한, 방열 구조층(170) 상으로는 제1 금속층(220) 및 제2 금속층(230), 이 형성되고, 제1 금속층(220)을 감싸는 제1 절연층(210), 제2 금속층(230)을 감싸는 제2 절연층(240)이 형성될 수 있다.지지기판(160)은 절연성 기판으로 이루어질 수 있으며, 예를 들어, 사파이어(Al2O3), 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층 중 적어도 하나를 포함하여 이루어질 수 있다. 지지기판(160)이 도전성 기판으로 이루어지는 경우, 제1 금속층(220)과 제2 금속층(230) 중 적어도 하나는 상기 지지기판(160))과 전기적으로 연결되지 않을 수 있다.The first metal layer 220 and the second metal layer 230 are formed on the heat dissipation structure layer 170 and the first insulation layer 210 and the second metal layer 230 surrounding the first metal layer 220 are formed. The supporting substrate 160 may be formed of an insulating substrate such as a sapphire (Al 2 O 3 ), a silicon oxide (SiO 2 ) layer, an oxynitride layer , And an aluminum oxide layer. When the supporting substrate 160 is formed of a conductive substrate, at least one of the first metal layer 220 and the second metal layer 230 may not be electrically connected to the supporting substrate 160).

도전성 물질로 이루어지는 경우, 상기 지지기판(160)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 예를 들어, 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다. 상기 도전성 지지기판(160)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.The support substrate 160 may be formed of a material selected from the group consisting of molybdenum (Mo), silicon (Si), tungsten (W), copper (Cu), and aluminum For example, gold (Au), copper alloys (Cu Alloy), nickel-nickel, copper-tungsten (Cu-W), carrier wafers such as GaN, Si, Ge, GaAs , ZnO, SiGe, SiC, SiGe, Ga 2 O 3, etc.). The conductive support substrate 160 may be formed using an electrochemical metal deposition method, a bonding method using a yttetic metal, or the like.

방열 구조층(170)은 도전형 반도체층으로 형성될 수 있는데, 예를 들어, N형 반도체층 또는 P형 반도체층일 수 있다. The heat dissipation structure layer 170 may be formed of a conductive semiconductor layer, for example, an N-type semiconductor layer or a P-type semiconductor layer.

이 때, 방열 구조층(170)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 방열 구조층(170)이 N형 반도체층인 경우, 상기 제1 도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.In this case, the heat dissipation structure layer 170 may be formed of a Group III-V compound semiconductor doped with the first conductivity type dopant, and when the heat dissipation structure layer 170 is an N-type semiconductor layer, Type dopant is an N-type dopant and may include, but is not limited to, Si, Ge, Sn, Se, and Te.

또한, 방열 구조층(170)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 로 구현될 수 있으며, 상기 방열 구조층(170)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되지 않는다.The heat dissipation structure layer 170 may be formed of a Group III-V compound semiconductor doped with the second conductivity type dopant. When the heat dissipation structure layer 170 is a P-type semiconductor layer, The dopant is a P-type dopant and may include, but is not limited to, Mg, Zn, Ca, Sr, and Ba.

방열 구조층(170) 상으로는 제1 금속층(220) 및 제2 금속층(230)이 형성되고, 제1 금속층(220)을 감싸는 제1 절연층(210), 제2 금속층(230)을 감싸는 제2 절연층(240)이 형성될 수 있다. 제1 절연층(210) 및 제2 절연층(210)은 절연 물질로 형성되어, 제1 금속층(220) 또는 제2 금속층(230)에 공급되는 전류가 누설되지 않도록 한다. A first metal layer 220 and a second metal layer 230 are formed on the heat dissipation structure layer 170. The first metal layer 220 surrounds the first metal layer 220 and the second insulation layer 210 surrounds the second metal layer 230. [ An insulating layer 240 may be formed. The first insulating layer 210 and the second insulating layer 210 are formed of an insulating material so that a current supplied to the first metal layer 220 or the second metal layer 230 is not leaked.

제1 금속층(220) 또는 제2 금속층(230)으로는 전류가 공급될 수 있으며, 전류는 방열 구조층(170)을 통과하여 흐르게 된다. 따라서, 펠티에 효과에 의해 제1 금속층(220) 및 제2 금속층(230) 중 어느 한쪽에는 열이 발생하고 다른 한쪽에는 열이 흡수된다. A current may be supplied to the first metal layer 220 or the second metal layer 230 and a current may flow through the heat dissipation structure layer 170. Accordingly, heat is generated in one of the first metal layer 220 and the second metal layer 230 by the Peltier effect, and heat is absorbed to the other.

실시예는 제1 금속층(220) 및 제2 금속층(230) 중 열이 흡수되는 한쪽에 근접하게 발광 소자(120)를 형성하여, 발광 소자(120)의 구동에 의해 발생하는 열이 흡수되게 한다. The light emitting device 120 is formed near one of the first metal layer 220 and the second metal layer 230 where the heat is absorbed so that the heat generated by the driving of the light emitting device 120 is absorbed .

예를 들어, 방열 구조층(170)이 N형 반도체층인 경우, 제1 금속층(220)으로 전류를 공급하면, 제1 금속층(220)에는 열이 발생하고, 제2 금속층(230)에는 열이 흡수되므로, 발광 구조물(120)을 제2 금속층(230)에 근접하게 배치하여 발광 구조물(120)에서 발생한 열이 제2 금속층(230)에 흡수되게 함으로써, 실시예는 발광 소자의 형성 공정에서 방열 구조와 발광 소자를 연계하여 배치하는 효과가 있다. 이로써, 발광 소자에 방열 구조를 추가하기 위한 공정이 간단해 진다. For example, when the heat dissipation structure layer 170 is an N-type semiconductor layer, when current is supplied to the first metal layer 220, heat is generated in the first metal layer 220, heat is generated in the second metal layer 230 The heat generated in the light emitting structure 120 is absorbed in the second metal layer 230 by arranging the light emitting structure 120 close to the second metal layer 230 so that the light emitting structure 120 There is an effect that the heat dissipation structure and the light emitting element are disposed in conjunction with each other. This simplifies the process for adding a heat dissipation structure to the light emitting element.

또한, 실시예는 방열 구조층(170)으로 흐르는 전류를 제어하여, 발광 구조물(120)의 방열 정도를 제어함으로써, 발광 구조물(120)에서 발생하는 빛의 색온도를 제어할 수 있다. In addition, the embodiment can control the color temperature of light generated in the light emitting structure 120 by controlling the current flowing to the heat dissipation structure layer 170 and controlling the heat dissipation degree of the light emitting structure 120.

예를 들어, 실시예는 방열 구조층(170)으로 흐르는 구동 전류의 방향을 제어하여 발광 구조물(120)의 온도를 제어할 수 있으며, 온도 제어에 따라 발광 구조물(120)에서 발생하는 빛의 파장(또는 색온도) 편차를 제어할 수 있는 효과가 있다. For example, the embodiment may control the temperature of the light emitting structure 120 by controlling the direction of the driving current flowing to the heat dissipation structure layer 170, and may control the wavelength of the light generated in the light emitting structure 120 (Or color temperature) deviations can be controlled.

방열 구조층(170) 상으로 형성되는 분리층(180)은 방열 구조와 발광 구조물(120)을 전기적으로 분리하기 위한 층으로써, 언도프드(undoped) 반도체층이 형성될 수 있다.The isolation layer 180 formed on the heat dissipation structure layer 170 is a layer for electrically separating the heat dissipation structure from the light emitting structure 120, and an undoped semiconductor layer may be formed.

도전층(190)은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W) 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있다. The conductive layer 190 may be a material selected from the group consisting of Ni-nickel, Pt, Ti, W, V, Fe, They can be made of an optionally contained alloy.

분리층(180)과 도전층(190)에 비하여 발광 구조물(120)은 폭이 좁게 형성될 수 있으며, 도전층(190)의 측면에 제2 전극(195)이 배치될 수 있다.The light emitting structure 120 may be narrower than the isolation layer 180 and the conductive layer 190 and the second electrode 195 may be disposed on the side surface of the conductive layer 190.

제1 도전형 반도체층(122)은 캐리어가 주입되는 층으로써, 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(122)이 N형 반도체층인 경우, 상기 제1 도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductivity type semiconductor layer 122 may be formed of a Group III-V compound semiconductor doped with a first conductivity type dopant, and the first conductivity type semiconductor layer 122 may be formed of N Type semiconductor layer, the first conductive type dopant may include Si, Ge, Sn, Se, and Te as an N-type dopant, but the present invention is not limited thereto.

그리고, 상기 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 캐리어(예를 들어, 전자)와 이후 형성되는 제2 도전형 반도체층(126)을 통해서 주입되는 캐리어(예를 들어, 정공)가 서로 만나서 활성층(발광층)의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.The active layer 124 may include a carrier injected through the first conductivity type semiconductor layer 122 and a carrier injected through the second conductivity type semiconductor layer 126 to be formed later (Holes, holes, and holes) meet with each other to emit light having energy determined by the energy band of the active layer (light emitting layer).

그리고, 상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductivity type semiconductor layer 126 may be a group III - V compound semiconductor doped with a second conductivity type dopant, such as In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y? 1). When the second conductive semiconductor layer 126 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a P-type dopant.

제1 도전형 반도체층(122) 상으로는 요철부를 형성하여 광 적출 효율을 향상시킬 수 있다. 이 때, 상기 요철부는 드라이 에칭 공정을 사용하거나, PEC 방법이나 마스크를 형성한 후 에칭을 통하여 형성될 수도 있다. 상기 드라이 에칭 방법은 플래즈머 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있다. The light extraction efficiency can be improved by forming a recessed portion on the first conductivity type semiconductor layer 122. At this time, the concavo-convex part may be formed by a dry etching process or by etching after forming a mask or a PEC method. The dry etching method may be plasma etching, sputter etching, ion etching, or the like.

이러한 요철부는 활성층(124)에서 발광되어 제1 도전형 반도체층(122)으로 입사되는 빛의 입사각을 변화시켜 제1 도전형 반도체층(122) 표면에서의 전반사를 감소시킴으로써, 광추출 효과를 증대시킬 수 있고, 활성층(124)에서 발광된 빛이 이 발광구조물 내부에서 흡수되는 것을 감소시켜서 발광효율을 높일 수 있다. This concavity and convexity increases the light extracting effect by reducing the total reflection on the surface of the first conductivity type semiconductor layer 122 by changing the incident angle of the light emitted from the active layer 124 and entering the first conductivity type semiconductor layer 122 And light emitted from the active layer 124 is not absorbed in the light emitting structure, thereby increasing the luminous efficiency.

요철부는 실시예에 따라 주기적 또는 비주기적으로 형성될 수 있으며, 요철 형상은 제한받지 않는다. 예를 들어, 요철 형상은 사각, 반구, 세모, 사다리꼴 등 단일 또는 복합적인 형태의 형상을 모두 포함한다. The concavo-convex portion can be formed periodically or aperiodically according to the embodiment, and the shape of the concavo-convex shape is not limited. For example, the concavo-convex shape includes both single and multiple shapes such as square, hemispherical, triangular, and trapezoidal shapes.

상기 요철부는 습식 에칭 공정 또는 드라이 에칭 공정을 사용하거나, 습식 에칭 공정 및 드라이 에칭 공정을 모두 사용하여 형성할 수 있다. The concavities and convexities may be formed by using a wet etching process or a dry etching process, or both a wet etching process and a dry etching process.

상기 드라이 에칭 방법은 플래즈머 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있으며, 습식 에칭 공정은 PEC(Photo Chemical Wet-etching) 공정 등이 사용될 수 있다. The dry etching method may be plasma etching, sputter etching, ion etching or the like, and a wet chemical etching (PEC) process may be used.

이 때, PEC 공정의 경우, 식각액(가령, KOH)의 양과 GaN 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다. 또한, 마스크를 형성한 후 에칭 공정을 수행하여, 요철 형상을 주기적으로 조정할 수도 있다.At this time, in the case of the PEC process, the shape of fine irregularities can be controlled by controlling the amount of the etchant (for example, KOH) and the etching rate difference caused by the crystallinity of GaN. Further, after the mask is formed, an etching process may be performed to periodically adjust the concavo-convex shape.

그리고, 제1 도전형 반도체층(122) 상으로 제1 전극(200)이 형성되는데, 상기 제1 전극(200)은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다.A first electrode 200 is formed on the first conductive semiconductor layer 122. The first electrode 200 may be formed of a metal such as molybdenum (Mo), chromium (Cr), nickel (Ni), gold (Au) Selected from the group consisting of aluminum (Al), titanium (Ti), platinum (Pt), vanadium (V), tungsten (W), lead (Pd), copper (Cu), rhodium Metal or an alloy of these metals.

또한, 실시예에 따라 발광 구조물(120)과 도전층(190) 사이에는 오믹층 또는 반사층이 형성될 수 있다. In addition, an ohmic layer or a reflective layer may be formed between the light emitting structure 120 and the conductive layer 190 according to the embodiment.

그리고, 상기 오믹층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The ohmic layer may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide ), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO nitride), AGZO (Al- Ga ZnO), IGZO , NiO, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Au, and Hf, and is not limited to such a material.

그리고, 상기 반사층은 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.The reflective layer may be formed of a metal layer containing aluminum (Al), silver (Ag), nickel (Ni), platinum (Pt), rhodium (Rh), or an alloy containing Al, Ag, Pt, . Aluminum, silver, or the like effectively reflects the light generated in the active layer 124, thereby greatly improving the light extraction efficiency of the light emitting device.

도 2b에 도시된 실시예는 도 2a에 도시된 실시예와 비교하여, 도전층(190)이 생략되어 있다. 즉, 분리층(180) 상에 발광 구조물이 배치되는데, 제2 도전형 반도체층(126)의 일부와 활성층(124) 및 제1 도전형 반도체층(122)이 식각되어, 제2 도전형 반도체층(126)의 일부가 노출되고 있다. 그리고, 제2 도전형 반도체층(126)의 노출된 표면에 제2 전극(195)이 배치되고 있으며, 제2 도전형 반도체층(126) 상에 제2 전극(195)이 직접 접촉하므로, 도 2a의 실시예와 달리 도전층(190)이 생략되어 있다.The embodiment shown in Fig. 2B is different from the embodiment shown in Fig. 2A in that the conductive layer 190 is omitted. That is, a light emitting structure is disposed on the isolation layer 180. A part of the second conductivity type semiconductor layer 126, the active layer 124, and the first conductivity type semiconductor layer 122 are etched, A portion of the layer 126 is exposed. The second electrode 195 is disposed on the exposed surface of the second conductivity type semiconductor layer 126 and the second electrode 195 directly contacts the second conductivity type semiconductor layer 126, The conductive layer 190 is omitted, unlike the embodiment of FIGS.

각 구성에 대한 상세 설명은 도 3a 내지 도 3h를 참조하여 상세히 설명한다.Details of each configuration will be described in detail with reference to FIGS. 3A to 3H.

도 3a 내지도 3h는 발광소자의 제1 실시예의 제조방법을 나타낸 도면이다.3A to 3H are views showing a manufacturing method of the first embodiment of the light emitting device.

도 3a에 도시된 바와 같이 기판(100)을 준비하다. 상기 기판(100)은 전도성 기판 또는 절연성 기판으로 이루어질 수 있으며, 예를 들어, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(100) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(100)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The substrate 100 is prepared as shown in FIG. The substrate 100 may be made of a conductive substrate or an insulating substrate, e.g., sapphire (Al 2 O 3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 0 3 can be used. A concavo-convex structure may be formed on the substrate 100, but the present invention is not limited thereto. The substrate 100 may be wet-cleaned to remove impurities on the surface.

그리고, 기판(100) 상으로 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 형성하여 발광 구조물(120)을 형성할 수 있다.The light emitting structure 120 may be formed by forming the first conductive semiconductor layer 122, the active layer 124, and the second conductive semiconductor layer 126 on the substrate 100.

이때, 상기 발광 구조물(120)과 기판(100) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층의 재료는 3족-5족 화합물 반도체로 이루어 질 수 있으며, 예를 들어, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.At this time, a buffer layer (not shown) may be grown between the light emitting structure 120 and the substrate 100 to mitigate the difference in lattice mismatch and thermal expansion coefficient of the material. The buffer layer may be made of a Group III-V compound semiconductor, and may be formed of at least one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. An undoped semiconductor layer may be formed on the buffer layer, but the present invention is not limited thereto.

또한, 상기 발광 구조물(120)은, 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 120 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, ), A molecular beam epitaxy (MBE) method, a hydride vapor phase epitaxy (HVPE) method, and the like, but the present invention is not limited thereto.

상기 제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, 예를 들어, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductive semiconductor layer 122 may be formed of a Group III-V compound semiconductor doped with a first conductive dopant. When the first conductive semiconductor layer 112 is an N-type semiconductor layer, The first conductive dopant may include, for example, Si, Ge, Sn, Se, and Te as an N-type dopant.

상기 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 상기 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 122 may include a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0? X? 1, 0? Y? 1, 0? X + . For example, the first conductive semiconductor layer 122 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, .

상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다. The first conductive semiconductor layer 122 may be formed of a silane gas containing an n-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ) SiH 4 ) may be implanted.

다음으로, 제1 도전형 반도체층(122) 상으로 활성층(124) 및 제2 도전형 반도체층(126)을 형성한다. Next, the active layer 124 and the second conductivity type semiconductor layer 126 are formed on the first conductivity type semiconductor layer 122.

상기 활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126)을 통해서 주입되는 캐리어(Carrier)가 서로 만나서 활성층(발광층)의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.The active layer 124 is formed in such a manner that the carriers injected through the first conductive semiconductor layer 122 and the second conductive semiconductor layer 126 meet each other and have energy determined by the energy band of the active layer It is a layer that emits light.

상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 124 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. For example, the active layer 114 may be formed with a multiple quantum well structure by injecting trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) But is not limited thereto.

상기 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/ AlGaN/, InAlGaN/GaN , GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 좁은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the active layer 124 may be formed of any one or more pairs of InGaN / GaN, InGaN / InGaN, GaN / AlGaN / InAlGaN / GaN, GaAs (InGaAs), / AlGaAs, GaP (InGaP) But is not limited thereto. The well layer may be formed of a material having a bandgap narrower than the bandgap of the barrier layer.

상기 활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(124)의 밴드 갭보다는 높은 밴드 갭을 가질 수 있다.A conductive clad layer (not shown) may be formed on and / or below the active layer 124. The conductive clad layer may be formed of an AlGaN-based semiconductor and may have a band gap higher than that of the active layer 124.

상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2 도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductive semiconductor layer 126 may be formed of a Group III-V compound semiconductor doped with a second conductive dopant such as In x Al y Ga 1-xy N (0? X? 1, 0? Y? 0 ≤ x + y ≤ 1). When the second conductive semiconductor layer 126 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a P-type dopant.

상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductive type semiconductor layer 126 is Bisei that the chamber comprises a p-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3), nitrogen gas (N 2), and magnesium (Mg) butyl bicyclo The p-type GaN layer may be formed by implanting pentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 }, but the present invention is not limited thereto.

실시예에서 상기 제1 도전형 반도체층(122)은 P형 반도체층, 상기 제2 도전형 반도체층(126)은 N형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(126) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 상기 제 2도전형 반도체층이 P형 반도체층일 경우 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물(120)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.In an exemplary embodiment, the first conductive semiconductor layer 122 may be a P-type semiconductor layer, and the second conductive semiconductor layer 126 may be an N-type semiconductor layer. An N-type semiconductor layer (not shown) may be formed on the second conductive semiconductor layer 126 if the semiconductor having the opposite polarity to the second conductive type, for example, the second conductive semiconductor layer is a P- have. Accordingly, the light emitting structure 120 may have any one of an N-P junction structure, a P-N junction structure, an N-P-N junction structure, and a P-N-P junction structure.

그리고, 도 3b에 도시된 바와 같이 제2 도전형 반도체층(126) 상으로, 도전층(190)을 형성한다. 도전층(190)은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W) 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있다. Then, as shown in FIG. 3B, the conductive layer 190 is formed on the second conductive type semiconductor layer 126. The conductive layer 190 may be a material selected from the group consisting of Ni-nickel, Pt, Ti, W, V, Fe, They can be made of an optionally contained alloy.

이 때, 도전층(190)은 스퍼터링 증착 방법을 사용하여 형성할 수 있다. 스퍼터링 증착 방법을 사용할 경우, 이온화된 원자를 전기장에 의해 가속시켜, 도전층(190)의 소스 재료(source material)에 충돌시키면, 소스 재료의 원자들이 튀어나와 증착된다. 또한, 실시예에 따라 전기 화학적인 금속 증착 방법이나, 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수도 있다. 실시예에 따라 도전층(190)은 복수의 레이어로 형성될 수도 있다. At this time, the conductive layer 190 may be formed using a sputtering deposition method. When a sputter deposition method is used, ions of the source material are sputtered and deposited as the ionized atoms are accelerated by an electric field to impinge on the source material of the conductive layer 190. In addition, an electrochemical metal deposition method, a bonding method using a eutectic metal, or the like may be used according to the embodiment. The conductive layer 190 may be formed of a plurality of layers according to an embodiment.

도전층(190)은 발광 구조물(120을 전체적으로 지지하여, 발광 소자의 제조 공정상 발생할 수 있는 기계적 손상(깨짐 또는 박리 등)을 최소화할 수 있는 효과가 있다. The conductive layer 190 supports the light emitting structure 120 as a whole and has the effect of minimizing mechanical damage (breakage or peeling, etc.) that may occur in the manufacturing process of the light emitting device.

그리고, 도 3c에 도시된 바와 같이 도전층(190) 상에 분리층(180)을 형성한다. 분리층(180)은 방열 구조와 발광 구조물(120)을 전기적으로 분리하기 위한 층으로써, 언도프드(undoped) 반도체층이 형성될 수 있다.Then, a separation layer 180 is formed on the conductive layer 190 as shown in FIG. 3C. The isolation layer 180 may be a layer for electrically isolating the light emitting structure and the light emitting structure 120, and an undoped semiconductor layer may be formed.

그리고, 도 3d에 도시된 바와 같이 분리층(180) 상에 방열 구조층(170)을 형성한다. 방열 구조층(170)은 도전형 반도체층으로 형성될 수 있는데, 예를 들어, N형 반도체층 또는 P형 반도체층일 수 있다. Then, the heat dissipation structure layer 170 is formed on the separation layer 180 as shown in FIG. 3D. The heat dissipation structure layer 170 may be formed of a conductive semiconductor layer, for example, an N-type semiconductor layer or a P-type semiconductor layer.

이 때, 방열 구조층(170)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 방열 구조층(170)이 N형 반도체층인 경우, 상기 제1 도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.In this case, the heat dissipation structure layer 170 may be formed of a Group III-V compound semiconductor doped with the first conductivity type dopant, and when the heat dissipation structure layer 170 is an N-type semiconductor layer, Type dopant is an N-type dopant and may include, but is not limited to, Si, Ge, Sn, Se, and Te.

또한, 방열 구조층(170)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 로 구현될 수 있으며, 상기 방열 구조층(170)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되지 않는다.The heat dissipation structure layer 170 may be formed of a Group III-V compound semiconductor doped with the second conductivity type dopant. When the heat dissipation structure layer 170 is a P-type semiconductor layer, The dopant is a P-type dopant and may include, but is not limited to, Mg, Zn, Ca, Sr, and Ba.

그리고, 도 3e에 도시된 바와 같이 방열 구조층(170) 상으로 지지기판(160)을 형성할 수 있다.The support substrate 160 may be formed on the heat dissipation structure layer 170 as shown in FIG. 3E.

상기 지지기판(160)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 예를 들어, 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다. 상기 도전성 지지기판(160)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.The support substrate 160 may be formed of a material selected from the group consisting of molybdenum (Mo), silicon (Si), tungsten (W), copper (Cu), and aluminum (Al) For example, gold (Au), copper alloy (Cu Alloy), nickel-nickel, copper-tungsten (Cu-W), carrier wafers (eg GaN, Si, Ge, GaAs, ZnO, SiGe, SiC , SiGe, Ga 2 O 3, etc.), and the like. The conductive support substrate 160 may be formed using an electrochemical metal deposition method, a bonding method using a yttetic metal, or the like.

실시예에 따라, 지지기판(160)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 지지기판(160)은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.According to an embodiment, the support substrate 160 may be made of an insulating material, and the insulating material may be made of a non-conductive oxide or nitride. As an example, the support substrate 160 may be formed of a silicon oxide (SiO 2 ) layer, an oxynitride layer, and an aluminum oxide layer.

그리고, 도 3f에 도시된 바와 같이, 상기 기판(100)을 분리하다.Then, as shown in FIG. 3F, the substrate 100 is separated.

상기 기판(100)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.The removal of the substrate 100 may be performed by a laser lift off (LLO) method using an excimer laser or the like, or a dry and wet etching method.

레이저 리프트 오프법을 예로 들면, 상기 기판(100) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(110)과 발광 구조물(120)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(100)의 분리가 일어난다.When the excimer laser light having a wavelength in a certain region in the direction of the substrate 100 is focused and irradiated using the laser lift-off method, heat energy is applied to the interface between the substrate 110 and the light emitting structure 120 The interface is separated into gallium and nitrogen molecules, and the substrate 100 is instantaneously separated from the laser light passing portion.

그리고, 도 3g에 도시된 바와 같이 발광 구조물(120)과 도전층(190) 및 분리층(180)의 측면을 식각하고, 방열 구조층(170)의 측면을 식각한다. 이때, 발광 구조물(120)을 도전층(190)보다 좁게 식각하여, 제2 전극(195)이 배치될 공간을 확보할 수 있다.3G, side surfaces of the light emitting structure 120, the conductive layer 190, and the isolation layer 180 are etched to etch the side surfaces of the heat dissipation structure layer 170. Next, as shown in FIG. At this time, the light emitting structure 120 may be etched narrower than the conductive layer 190 to secure a space for disposing the second electrode 195.

그리고, 도 3h에 도시된 바와 같이, 방열 구조층(170) 상으로 제1 금속층(220) 및 제2 금속층(230)을 형성하고, 제1 금속층(220)을 감싸는 제1 절연층(210), 제2 금속층(230)을 감싸는 제2 절연층(240)을 형성한다. 3H, a first metal layer 220 and a second metal layer 230 are formed on the heat dissipation structure layer 170, a first insulation layer 210 surrounding the first metal layer 220, A second insulating layer 240 surrounding the second metal layer 230 is formed.

이 때, 제1 절연층(210) 및 제2 절연층(240)은 절연 물질로 형성되어, 제1 금속층(220) 또는 제2 금속층(230)에 공급되는 전류가 누설되지 않도록 한다. 상기 절연 물질은 비전도성인 산화물이나 질화물 또는 PCB(Poly Chlorinated Biphenyl)로 이루어질 수 있다. 또한, 제1 절연층(210) 및 제2 절연층(240)은 별도의 방열 구조와 연결되어 제1 금속층(220) 또는 제2 금속층(230)에서 발생하는 열이 흡수되도록 할 수 있다. At this time, the first insulating layer 210 and the second insulating layer 240 are formed of an insulating material so that a current supplied to the first metal layer 220 or the second metal layer 230 is not leaked. The insulating material may be made of a non-conductive oxide, nitride, or polychlorinated biphenyl (PCB). The first insulating layer 210 and the second insulating layer 240 may be connected to a separate heat dissipating structure to absorb heat generated from the first metal layer 220 or the second metal layer 230.

제1 금속층(220) 또는 제2 금속층(230)으로는 전류가 공급될 수 있으며, 전류는 방열 구조층(170)을 통과하여 흐르게 된다. 따라서, 펠티에 효과에 의해 제1 금속층(220) 및 제2 금속층(230) 중 어느 한쪽에는 열이 발생하고 다른 한쪽에는 열이 흡수된다. A current may be supplied to the first metal layer 220 or the second metal layer 230 and a current may flow through the heat dissipation structure layer 170. Accordingly, heat is generated in one of the first metal layer 220 and the second metal layer 230 by the Peltier effect, and heat is absorbed to the other.

실시예는 제1 금속층(220) 및 제2 금속층(230) 중 열이 흡수되는 한쪽에 근접하게 발광 소자(120)를 형성하여, 발광 소자(120)의 구동에 의해 발생하는 열이 흡수되게 한다. The light emitting device 120 is formed near one of the first metal layer 220 and the second metal layer 230 where the heat is absorbed so that the heat generated by the driving of the light emitting device 120 is absorbed .

예를 들어, 방열 구조층(170)이 N형 반도체층인 경우, 제1 금속층(220)으로 전류를 공급하면, 제1 금속층(220)에는 열이 발생하고, 제2 금속층(230)에는 열이 흡수되므로, 발광 구조물(120)을 제2 금속층(230)에 근접하게 배치하여 발광 구조물(120)에서 발생한 열이 제2 금속층(230)에 흡수되게 함으로써, 실시예는 발광 소자의 공정상에서 방열 구조와 발광 소자를 연계하여 배치하는 효과가 있다. For example, when the heat dissipation structure layer 170 is an N-type semiconductor layer, when current is supplied to the first metal layer 220, heat is generated in the first metal layer 220, heat is generated in the second metal layer 230 The heat generated in the light emitting structure 120 is absorbed in the second metal layer 230 by arranging the light emitting structure 120 in the vicinity of the second metal layer 230 so that the heat dissipation There is an effect that the structure and the light emitting element are disposed in conjunction with each other.

또한, 실시예는 방열 구조층(170)으로 흐르는 전류를 제어하여, 발광 구조물(120)의 방열 정도를 제어함으로써, 발광 구조물(120)에서 발생하는 빛의 색온도를 제어할 수 있다. In addition, the embodiment can control the color temperature of light generated in the light emitting structure 120 by controlling the current flowing to the heat dissipation structure layer 170 and controlling the heat dissipation degree of the light emitting structure 120.

예를 들어, 실시예는 방열 구조층(170)으로 흐르는 구동 전류의 방향을 제어하여 발광 구조물(120)의 온도를 제어할 수 있으며, 온도 제어에 따라 발광 구조물(120)에서 발생하는 빛의 파장(또는 색온도) 편차를 제어할 수 있는 효과가 있다. For example, the embodiment may control the temperature of the light emitting structure 120 by controlling the direction of the driving current flowing to the heat dissipation structure layer 170, and may control the wavelength of the light generated in the light emitting structure 120 (Or color temperature) deviations can be controlled.

방열 구조층(170) 상으로 형성되는 분리층(180)은 방열 구조와 발광 구조물(120)을 전기적으로 분리하기 위한 층으로써, 언도프드(undoped) 반도체층이 형성될 수 있다.The isolation layer 180 formed on the heat dissipation structure layer 170 is a layer for electrically separating the heat dissipation structure from the light emitting structure 120, and an undoped semiconductor layer may be formed.

그리고, 상기 제1 도전형 반도체층(122) 상에 요철부를 형성하여 광 적출 효율을 향상시킨다. Then, concave and convex portions are formed on the first conductive type semiconductor layer 122 to improve the light extraction efficiency.

이 때, 상기 요철부는 드라이 에칭 공정을 사용하거나, PEC 방법이나 마스크를 형성한 후 에칭을 통하여 형성될 수도 있다. 상기 드라이 에칭 방법은 플래즈머 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있다. At this time, the concavo-convex part may be formed by a dry etching process or by etching after forming a mask or a PEC method. The dry etching method may be plasma etching, sputter etching, ion etching, or the like.

일예로, 상기 요철부는 BCl 또는 Cl2를 이용한 드라이 에칭 공정을 통해 형성할 수 있다. 드라이 에칭 방법을 사용하는 경우, PEC 방법에 비해 제1 도전형 반도체층(122)의 두께를 감소시킬 수 있는 장점이 있다. For example, the irregularities can be formed through a dry etching process using BCl 3 or Cl 2 . When the dry etching method is used, there is an advantage that the thickness of the first conductivity type semiconductor layer 122 can be reduced as compared with the PEC method.

이러한 요철부는 활성층(124)에서 발광되어 제1 도전형 반도체층(122)으로 입사되는 빛의 입사각을 변화시켜 제1 도전형 반도체층(122) 표면에서의 전반사를 감소시킴으로써, 광추출 효과를 증대시킬 수 있고, 활성층(124)에서 발광된 빛이 이 발광구조물 내부에서 흡수되는 것을 감소시켜서 발광효율을 높일 수 있다. This concavity and convexity increases the light extracting effect by reducing the total reflection on the surface of the first conductivity type semiconductor layer 122 by changing the incident angle of the light emitted from the active layer 124 and entering the first conductivity type semiconductor layer 122 And light emitted from the active layer 124 is not absorbed in the light emitting structure, thereby increasing the luminous efficiency.

요철부는 실시예에 따라 주기적 또는 비주기적으로 형성될 수 있으며, 요철 형상은 제한받지 않는다. 예를 들어, 요철 형상은 사각, 반구, 세모, 사다리꼴 등 단일 또는 복합적인 형태의 형상을 모두 포함한다. The concavo-convex portion can be formed periodically or aperiodically according to the embodiment, and the shape of the concavo-convex shape is not limited. For example, the concavo-convex shape includes both single and multiple shapes such as square, hemispherical, triangular, and trapezoidal shapes.

상기 요철부는 습식 에칭 공정 또는 드라이 에칭 공정을 사용하거나, 습식 에칭 공정 및 드라이 에칭 공정을 모두 사용하여 형성할 수 있다. The concavities and convexities may be formed by using a wet etching process or a dry etching process, or both a wet etching process and a dry etching process.

상기 드라이 에칭 방법은 플래즈머 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있으며, 습식 에칭 공정은 PEC(Photo Chemical Wet-etching) 공정 등이 사용될 수 있다. The dry etching method may be plasma etching, sputter etching, ion etching or the like, and a wet chemical etching (PEC) process may be used.

이 때, PEC 공정의 경우, 식각액(가령, KOH)의 양과 GaN 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다. 또한, 마스크를 형성한 후 에칭 공정을 수행하여, 요철 형상을 주기적으로 조정할 수도 있다. At this time, in the case of the PEC process, the shape of fine irregularities can be controlled by controlling the amount of the etchant (for example, KOH) and the etching rate difference caused by the crystallinity of GaN. Further, after the mask is formed, an etching process may be performed to periodically adjust the concavo-convex shape.

그리고, 제1 도전형 반도체층((122) 상으로 제1 전극(190)을 형성할 수 있다. 상기 제1 전극(190)은 몰리브덴, 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다. The first electrode 190 may be formed of a metal such as molybdenum, chromium (Cr), nickel (Ni), gold (Au), or the like. The first electrode 190 may be formed on the first conductive semiconductor layer 122, Selected from the group consisting of aluminum (Al), titanium (Ti), platinum (Pt), vanadium (V), tungsten (W), lead (Pd), copper (Cu), rhodium Metal or an alloy of these metals.

제2 도전형 반도체층(126) 상에 제2 전극(195)을 형성할 수 있으며, 제2 전극(195)의 조성은 제1 전극(190)과 동일하다.The second electrode 195 may be formed on the second conductive semiconductor layer 126 and the composition of the second electrode 195 may be the same as that of the first electrode 190.

도 4는 방열 구조를 포함하는 발광 소자를 다른 각도에서 도시한 도면이다. 4 is a view showing a light emitting element including a heat dissipation structure from another angle.

도 4를 참조하면, 실시예의 발광 소자는 제1 금속층(220)과 제2 금속층(230) 사이로 방열 구조층(170)이 형성되고, 방열 구조층(170) 상으로 발광 구조물(120)이 형성된다. 4, the light emitting device of the embodiment includes a heat dissipation structure layer 170 formed between a first metal layer 220 and a second metal layer 230, and a light emitting structure 120 is formed on the heat dissipation structure layer 170 do.

제1 금속층(220) 또는 제2 금속층(230)으로는 전류가 공급될 수 있으며, 전류는 방열 구조층(170)을 통과하여 흐르게 된다. 따라서, 펠티에 효과에 의해 제1 금속층(220) 및 제2 금속층(230) 중 어느 한쪽에는 열이 발생하고 다른 한쪽에는 열이 흡수된다. A current may be supplied to the first metal layer 220 or the second metal layer 230 and a current may flow through the heat dissipation structure layer 170. Accordingly, heat is generated in one of the first metal layer 220 and the second metal layer 230 by the Peltier effect, and heat is absorbed to the other.

실시예는 제1 금속층(220) 및 제2 금속층(230) 중 열이 흡수되는 한쪽에 근접하게 발광 소자(120)를 형성하여, 발광 소자(120)의 구동에 의해 발생하는 열이 흡수되게 한다. The light emitting device 120 is formed near one of the first metal layer 220 and the second metal layer 230 where the heat is absorbed so that the heat generated by the driving of the light emitting device 120 is absorbed .

예를 들어, 방열 구조층(170)이 N형 반도체층인 경우, 제1 금속층(220)으로 전류를 공급하면, 제1 금속층(220)에는 열이 발생하고, 제2 금속층(230)에는 열이 흡수되므로, 발광 구조물(120)을 제2 금속층(230)에 근접하게 배치하여 발광 구조물(120)에서 발생한 열이 제2 금속층(230)에 흡수되게 한다.For example, when the heat dissipation structure layer 170 is an N-type semiconductor layer, when current is supplied to the first metal layer 220, heat is generated in the first metal layer 220, heat is generated in the second metal layer 230 The light emitting structure 120 is disposed close to the second metal layer 230 so that the heat generated in the light emitting structure 120 is absorbed by the second metal layer 230.

따라서, 실시예는 발광 소자의 형성 시, 방열 구조와 발광 소자를 연계하여 형성함으로써, 공정을 단순화 하면서 발광 소자의 신뢰성을 개선하는 효과가 있다. Therefore, the embodiment has the effect of improving the reliability of the light emitting device while simplifying the process by forming the heat dissipation structure and the light emitting device in conjunction with each other in forming the light emitting device.

도 5는 방열 구조를 포함하는 발광 소자를 복수개 연결한 실시예를 도시한 도면 이다. 5 is a view showing an embodiment in which a plurality of light emitting devices including a heat dissipation structure are connected.

도 5를 참조하면, 실시예는 도 4의 발광 소자(501, 502, 503, 504, 505)를 복수 개 연결할 수 있다. Referring to FIG. 5, a plurality of light emitting devices 501, 502, 503, 504, and 505 of FIG. 4 may be connected in the embodiment.

각각의 발광 소자에 포함된 제1 금속층에는 전류가 공급되고, 방열 구조층을 통과하여 제2 금속층으로 흐르면, 펠티에 효과에 의해 제1 금속층 및 제2 금속층 중 어느 한쪽에는 열이 발생하고 다른 한쪽에는 열이 흡수된다. When a current is supplied to the first metal layer included in each light emitting element and flows to the second metal layer through the heat dissipation structure layer, heat is generated in one of the first metal layer and the second metal layer by the Peltier effect, Heat is absorbed.

실시예는 제1 금속층 및 제2 금속층 중 열이 흡수되는 한쪽에 근접하게 발광 소자를 형성하여, 발광 소자의 구동에 의해 발생하는 열이 흡수되게 한다. In the embodiment, a light emitting element is formed close to one side of the first metal layer and the second metal layer where heat is absorbed, so that heat generated by driving the light emitting element is absorbed.

이 때, 각각의 발광 소자에 포함된 제1 절연층(210) 및 제2 절연층(240)은 공통적으로 연결될 수 있으며, 별도의 방열 구조와 연결되어 제1 금속층(220) 또는 제2 금속층(230)에서 발생하는 열이 흡수되도록 할 수 있음은 이미 설명한 바와 같다. In this case, the first insulating layer 210 and the second insulating layer 240 included in the respective light emitting devices may be connected in common, and may be connected to a separate heat dissipating structure to form the first metal layer 220 or the second metal layer 230 can be absorbed.

도 6은 발광소자 패키지의 제1 실시예의 단면도이다.6 is a sectional view of the first embodiment of the light emitting device package.

도시된 바와 같이, 상술한 실시예들에 따른 발광 소자 패키지는 패키지 몸체(620)와, 상기 패키지 몸체(620)에 설치된 제1 전극층(611) 및 제2 전극층(612)과, 상기 패키지 몸체(620)에 설치되어 상기 제1 전극층(611) 및 제2 전극층(612)과 전기적으로 연결되는 실시예에 따른 발광 소자(600)와, 상기 발광 소자(600)를 포위하는 수지층(640)를 포함한다.As shown in the figure, the light emitting device package according to the above-described embodiments includes a package body 620, a first electrode layer 611 and a second electrode layer 612 provided on the package body 620, A light emitting device 600 according to an embodiment of the present invention is installed in the first electrode layer 620 and electrically connected to the first electrode layer 611 and the second electrode layer 612 and a resin layer 640 surrounding the light emitting device 600 .

상기 패키지 몸체(620)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(600)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.The package body 620 may include a silicon material, a synthetic resin material, or a metal material. An inclined surface may be formed around the light emitting device 600 to increase the light extraction efficiency.

상기 제1 전극층(611) 및 제2 전극층(612)은 서로 전기적으로 분리되며, 상기 발광 소자(600)에 전원을 제공한다. 또한, 상기 제1 전극층(611) 및 제2 전극층(612)은 상기 발광 소자(600)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(600)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first electrode layer 611 and the second electrode layer 612 are electrically isolated from each other and provide power to the light emitting device 600. The first electrode layer 611 and the second electrode layer 612 may reflect the light generated from the light emitting device 600 to increase the light efficiency. As shown in FIG.

상기 발광 소자(600)는 상기 패키지 몸체(620) 상에 설치되거나 상기 제1 전극층(611) 또는 제2 전극층(612) 상에 설치될 수 있다.The light emitting device 600 may be mounted on the package body 620 or on the first electrode layer 611 or the second electrode layer 612.

상기 발광 소자(600)는 상기 제1 전극층(611) 및 제2 전극층(612)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.The light emitting device 600 may be electrically connected to the first electrode layer 611 and the second electrode layer 612 by wire, flip chip, or die bonding.

상기 수지층(640)는 상기 발광 소자(600)를 포위하여 보호할 수 있다. 또한, 상기 수지층(640)에는 형광체가 포함되어 상기 발광 소자(600)에서 방출된 광의 파장을 변화시킬 수 있다.The resin layer 640 may surround and protect the light emitting device 600. The resin layer 640 may include a phosphor to change the wavelength of light emitted from the light emitting device 600.

상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device package may include at least one of the light emitting devices of the above-described embodiments, or one or more light emitting devices. However, the present invention is not limited thereto.

실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A light guide plate, a prism sheet, a diffusion sheet, and the like, which are optical members, may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Still another embodiment may be implemented as a display device, an indicating device, a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp, a streetlight .

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

100 : 기판
120 : 발광구조물 122 : 제1 도전형 반도체층
124 : 활성층 126 : 제2 도전형 반도체층
160 : 지지기판 170 : 방열 구조층
180 : 분리층 190 : 도전층
195 : 제2 전극
200 : 제1 전극 210 : 제1 절연층
220 : 제1 금속층 230 : 제2 금속층
240 : 제2 절연층 600 : 발광소자
611 : 제1 전극층 612 : 제2 전극층
620 : 패키지 몸체 640 : 수지층100: substrate
120: light emitting structure 122: first conductivity type semiconductor layer
124: active layer 126: second conductivity type semiconductor layer
160: support substrate 170: heat dissipation structure layer
180: isolation layer 190: conductive layer
195: Second electrode
200: first electrode 210: first insulating layer
220: first metal layer 230: second metal layer
240: second insulating layer 600: light emitting element
611: first electrode layer 612: second electrode layer
620: package body 640: resin layer

Claims (12)

지지기판;
상기 지지기판 상으로 배치되며 도전형 반도체층으로 형성되는 방열 구조층;
상기 방열 구조층 상으로 배치되는 분리층;
상기 분리층 상에 배치되는 도전층;
상기 도전층 상에 배치되고, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
상기 제1 도전형 반도체층 상에 배치되는 제1 전극;
상기 도전층 상에 배치되는 제2 전극; 및
상기 지지기판과 상기 방열 구조층의 양측 가장자리에서 상기 방열 구조층을 감싸도록 각각 배치되며 상기 발광 구조물과 이격되는 제1 금속층과 제2 금속층;을 포함하며,
상기 발광 구조물과 상기 제2 금속층과의 측간 최단 거리가 상기 발광 구조물과 상기 제1 금속층과의 측간 최단 거리보다 짧은, 발광 소자. A support substrate;
A heat dissipation structure layer disposed on the support substrate and formed of a conductive semiconductor layer;
A separation layer disposed on the heat dissipation structure layer;
A conductive layer disposed on the isolation layer;
A light emitting structure disposed on the conductive layer, the light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
A first electrode disposed on the first conductive semiconductor layer;
A second electrode disposed on the conductive layer; And
And a first metal layer and a second metal layer that are disposed on both sides of the support substrate and the heat dissipation structure layer to surround the heat dissipation structure layer and are spaced apart from the light emitting structure,
Wherein the shortest distance between the light emitting structures and the second metal layer is shorter than the shortest distance between the light emitting structures and the first metal layer. 삭제delete 삭제delete 제1항에 있어서,
상기 제1 금속층을 감싸는 제1 절연층 또는 상기 제2 금속층을 감싸는 제2 절연층을 더 포함하는 발광 소자. The method according to claim 1,
Further comprising a first insulating layer surrounding the first metal layer or a second insulating layer surrounding the second metal layer. 제4항에 있어서,
상기 방열 구조층은 n형 반도체층 또는 p형 반도체층인 발광 소자.5. The method of claim 4,
Wherein the heat dissipation structure layer is an n-type semiconductor layer or a p-type semiconductor layer. 제1항에 있어서,
상기 지지기판은 절연성 물질로 이루어진 발광 소자.The method according to claim 1,
Wherein the supporting substrate is made of an insulating material. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020110054988A 2011-06-08 2011-06-08 Light emitting diode and method for fabricating the light emitting device KR101874574B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110054988A KR101874574B1 (en) 2011-06-08 2011-06-08 Light emitting diode and method for fabricating the light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110054988A KR101874574B1 (en) 2011-06-08 2011-06-08 Light emitting diode and method for fabricating the light emitting device

Publications (2)

Publication Number Publication Date
KR20120136023A KR20120136023A (en) 2012-12-18
KR101874574B1 true KR101874574B1 (en) 2018-07-04

Family

ID=47903574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110054988A KR101874574B1 (en) 2011-06-08 2011-06-08 Light emitting diode and method for fabricating the light emitting device

Country Status (1)

Country Link
KR (1) KR101874574B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599012B1 (en) * 2005-06-29 2006-07-12 서울옵토디바이스주식회사 Light emitting diode having a thermal conductive substrate and method of fabricating the same
JP2009200220A (en) * 2008-02-21 2009-09-03 Sony Corp Light-emitting device, electronic instrument and method for manufacturing light-emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599012B1 (en) * 2005-06-29 2006-07-12 서울옵토디바이스주식회사 Light emitting diode having a thermal conductive substrate and method of fabricating the same
JP2009200220A (en) * 2008-02-21 2009-09-03 Sony Corp Light-emitting device, electronic instrument and method for manufacturing light-emitting device

Also Published As

Publication number Publication date
KR20120136023A (en) 2012-12-18

Similar Documents

Publication Publication Date Title
KR101707118B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101813935B1 (en) Light emitting device
KR101782081B1 (en) Light emitting device
KR101719623B1 (en) Light emitting diode
KR101785644B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101729268B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101742617B1 (en) Light emitting device
KR101777263B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101769047B1 (en) Light emitting diode and method for fabricating the light emitting device
KR20120037709A (en) Light emitting device
KR101827969B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101729269B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101742616B1 (en) Light emitting device and method for fabricating the light emitting device
KR101874574B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101874573B1 (en) Light emitting device and method for fabricating the light emitting device
KR20120029232A (en) Light emitting diode
KR101742618B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101742619B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101103676B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101894348B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101832305B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101633814B1 (en) light emitting device
KR101650021B1 (en) Light emitting device
KR20120078049A (en) Light emitting diode and method for fabricating the light emitting device
KR20120065704A (en) Light emitting diode and method for fabricating the light emitting device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant