KR101874573B1 - Light emitting device and method for fabricating the light emitting device - Google Patents

Light emitting device and method for fabricating the light emitting device Download PDF

Info

Publication number
KR101874573B1
KR101874573B1 KR1020110054695A KR20110054695A KR101874573B1 KR 101874573 B1 KR101874573 B1 KR 101874573B1 KR 1020110054695 A KR1020110054695 A KR 1020110054695A KR 20110054695 A KR20110054695 A KR 20110054695A KR 101874573 B1 KR101874573 B1 KR 101874573B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
conductive
porous graphene
Prior art date
Application number
KR1020110054695A
Other languages
Korean (ko)
Other versions
KR20120135787A (en
Inventor
문용태
유춘리
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110054695A priority Critical patent/KR101874573B1/en
Publication of KR20120135787A publication Critical patent/KR20120135787A/en
Application granted granted Critical
Publication of KR101874573B1 publication Critical patent/KR101874573B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Abstract

실시예는 캐리어가 주입되는 제1 도전형 반도체층 또는 제2 도전형 반도체층에 다공성 그래핀층을 형성하여 캐리어가 균일하게 주입되도록 하고, 열전도율과 전기 전도율을 개선하는 발광 소자에 관한 것이다.The present invention relates to a light emitting device in which a carrier is uniformly injected by forming a porous graphene layer on a first conductive semiconductor layer or a second conductive semiconductor layer into which carriers are injected, thereby improving the thermal conductivity and the electric conductivity.

Description

발광소자 및 그 발광 소자의 제조 방법{Light emitting device and method for fabricating the light emitting device}TECHNICAL FIELD The present invention relates to a light emitting device and a method of manufacturing the same,

실시예는 발광 소자에 관한 것이다.An embodiment relates to a light emitting element.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.BACKGROUND ART Light emitting devices such as a light emitting diode (LD) or a laser diode using semiconductor materials of Group 3-5 or 2-6 group semiconductors are widely used for various colors such as red, green, blue, and ultraviolet And it is possible to realize white light rays with high efficiency by using fluorescent materials or colors, and it is possible to realize low energy consumption, semi-permanent life time, quick response speed, safety and environment friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps .

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a transmission module of the optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, a white light emitting element capable of replacing a fluorescent lamp or an incandescent lamp Diode lighting, automotive headlights, and traffic lights.

실시예는 열전도율과 전기 전도율을 개선하는 발광 소자를 제공한다.Embodiments provide a light emitting device that improves thermal conductivity and electrical conductivity.

실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층 또는 상기 제2 도전형 반도체층 내에 형성되는 다공성 그래핀층을 포함하는 발광 소자를 제공한다.An embodiment of the present invention provides a semiconductor light emitting device including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; And a porous graphene layer formed in the first conductive semiconductor layer or the second conductive semiconductor layer.

이때, 상기 다공성 그래핀층은 탄소 박막에 형성된 다공을 포함할 수 있다.At this time, the porous graphene layer may include pores formed in the carbon thin film.

또한, 상기 다공성 그래핀층에 형성된 다공의 지름은 5nm ~ 5㎛일 수 있다.The diameter of the pores formed in the porous graphene layer may be 5 nm to 5 탆.

또한, 상기 다공성 그래핀층의 다공은 마스크 형성 공정 및 식각 공정을 통하여 형성될 수 있다.The porosity of the porous graphene layer may be formed through a mask forming process and an etching process.

또한, 상기 다공성 그래핀층의 다공은 주기적 또는 비주기적 패턴으로 형성될 수 있다.In addition, the pores of the porous graphene layer may be formed in a periodic or aperiodic pattern.

또한, 상기 다공성 그래핀층은 단일 탄소 원자의 두께 또는 다중 탄소 원자 두께의 2차원 물질로 형성될 수 있다.Further, the porous graphene layer may be formed of a two-dimensional material having a thickness of a single carbon atom or a multiple carbon atom thickness.

또한, 상기 제1 도전형 반도체층 또는 상기 제2 도전형 반도체층의 일부가 형성된 후, 상기 제1 도전형 반도체층 또는 상기 제2 도전형 반도체층의 일부 상에 상기 다공성 그래핀층을 형성되고, 상기 다공성 그래핀층에 포함된 다공을 통하여 상기 제1 도전형 반도체층 또는 상기 제2 도전형 반도체층의 나머지가 형성되될 수 있다.After the first conductive semiconductor layer or the second conductive semiconductor layer is partially formed, the porous graphene layer is formed on a part of the first conductive semiconductor layer or the second conductive semiconductor layer, The remaining part of the first conductive type semiconductor layer or the second conductive type semiconductor layer may be formed through the pores included in the porous graphene layer.

또한, 상기 제1 도전형 반도체층 또는 상기 제2 도전형 반도체층에는 캐리어가 주입될 수 있다.A carrier may be implanted into the first conductive semiconductor layer or the second conductive semiconductor layer.

이때, 상기 제1 도전형 반도체층 또는 상기 제2 도전형 반도체층에 주입된 캐리어는 상기 다공성 그래핀층을 통과하여 상기 활성층으로 이동될 수 있다.At this time, the carrier injected into the first conductivity type semiconductor layer or the second conductivity type semiconductor layer may be moved to the active layer through the porous graphene layer.

또한, 발광 소자는 상기 제1 도전형 반도체층 또는 상기 제2 도전형 반도체층 상에 형성되는 제1 전극을 더 포함하고, 상기 다공성 그래핀층은 상기 제1 전극과 상기 활성층 사이에 형성될 수 있다.The light emitting device may further include a first electrode formed on the first conductive semiconductor layer or the second conductive semiconductor layer, and the porous graphene layer may be formed between the first electrode and the active layer .

실시예는 캐리어가 균일하게 주입되도록 하고, 열전도율과 전기전도율을 개선하는 효과가 있다.The embodiment has the effect of injecting the carrier uniformly and improving the thermal conductivity and the electric conductivity.

도 1은 발광 소자의 일실시예의 단면을 나타낸 도면,
도 2a 내지도 2j는 발광소자의 일실시예를 제조방법을 나타낸 도면,
도 3은 발광 소자의 다른 실시예의 단면을 나타낸 도면,
도 4는 발광 소자의 또 다른 실시예의 단면을 나타낸 도면,
도 5는 발광 소자의 또 다른 실시예의 단면을 나타낸 도면,
도 6은 발광소자 패키지의 일실시예를 나타낸 도면,
도 7은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도,
도 8a는 실시예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸 도면,
도 8b는 도 8a에 도시된 표시 장치의 광원 부분의 단면도이다.1 is a cross-sectional view of an embodiment of a light emitting device,
2A to 2J show a manufacturing method of an embodiment of a light emitting device,
3 is a cross-sectional view of another embodiment of the light emitting device,
4 is a cross-sectional view of another embodiment of the light emitting device,
5 is a cross-sectional view of another embodiment of the light emitting device,
6 is a view showing an embodiment of a light emitting device package,
7 is an exploded perspective view of a lighting device including a light emitting device package according to an embodiment,
8A is a view illustrating a display device including a light emitting device package according to an embodiment,
8B is a sectional view of the light source portion of the display device shown in Fig. 8A.

이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer are described with reference to the drawings.

도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 발광 소자 패키지, 조명 장치, 및 표시 장치에 대하여 설명한다.In the drawings, dimensions are exaggerated, omitted, or schematically illustrated for convenience and clarity of illustration. Also, the size of each component does not entirely reflect the actual size. The same reference numerals denote the same elements throughout the description of the drawings. Hereinafter, a light emitting device, a light emitting device package, a lighting device, and a display device according to embodiments will be described with reference to the accompanying drawings.

도 1은 발광 소자(100)의 일실시예의 단면을 나타낸 도면이다. 도 1에 도시된 바와 같이, 발광 소자(100)는 지지기판(160) 상에 형성된 결합층(150)과, 결합층(150) 상에 형성된 도전층(170)과, 도전층(170) 상에 형성된 채널층(180)과, 도전층(170)에 형성된 반사층(140)과, 반사층(140) 상에 형성된 오믹층(130)과, 오믹층(130) 상에 형성되는 제2 도전형 반도체층(126), 활성층(124), 제1 도전형 반도체층(122)을 포함하는 발광 구조물(120)과, 제1 도전형 반도체층(122) 내부에 형성된 다공성 그래핀층(graphene layer, 128), 제1 도전형 반도체층(122) 상에 형성되는 제1 전극(190)을 포함할 수 있다.FIG. 1 is a cross-sectional view of an embodiment of a light emitting device 100. FIG. 1, the light emitting device 100 includes a bonding layer 150 formed on a supporting substrate 160, a conductive layer 170 formed on the bonding layer 150, A reflective layer 140 formed on the conductive layer 170; an ohmic layer 130 formed on the reflective layer 140; a second conductive semiconductor layer 140 formed on the ohmic layer 130; A light emitting structure 120 including a layer 126, an active layer 124 and a first conductive semiconductor layer 122 and a porous graphene layer 128 formed in the first conductive semiconductor layer 122, And a first electrode 190 formed on the first conductive semiconductor layer 122. [

도 1에 도시된 바와 같이 발광 소자에는 지지기판(160)상에 결합층(150), 도전층(170)이 구비될 수 있다.As shown in FIG. 1, a bonding layer 150 and a conductive layer 170 may be provided on a supporting substrate 160 as a light emitting device.

도전층(170)은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W) 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있다.The conductive layer 170 may be formed of a material selected from the group consisting of Ni-nickel, Pt, Ti, W, V, Fe, They can be made of an optionally contained alloy.

도전층(170)은 발광 소자의 제조 공정상 발생할 수 있는 기계적 손상(깨짐 또는 박리 등)을 최소화할 수 있는 효과가 있다.The conductive layer 170 has an effect of minimizing mechanical damage (breakage or peeling, etc.) that may occur in the manufacturing process of the light emitting device.

채널층(180)은 금속물질 및 절연물질 중 적어도 하나를 포함할 수 있으며, 금속물질인 경우에는 오믹층(130)을 이루는 물질보다 전기 전도성이 낮은 물질을 사용하여, 오믹층(130)에 인가되는 전원이 채널층(180)으로 인가되지 않도록 할 수 있다.The channel layer 180 may include at least one of a metal material and an insulating material. In the case of a metal material, the channel layer 180 may be formed of a material having a lower electrical conductivity than that of the ohmic layer 130, The channel layer 180 may be formed of a conductive material.

이러한 채널층(180)은 티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir) 및 텅스텐(W) 중 적어도 하나를 포함하거나, 또는 산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4) 및 산화티탄(TiOx) 중 적어도 하나를 포함하거나, 또는 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있으나, 바람직하게는 티탄(Ti), 니켈(Ni), 백금(Pt), 텅스텐(W), 몰리브덴(Mo), 바나듐(V), 철(Fe) 중 적어도 하나를 포함할 수 있다.The channel layer 180 may include at least one of titanium (Ti), nickel (Ni), platinum (Pt), lead (Pb), rhodium (Rh), iridium (Ir), and tungsten aluminum (Al 2 O 3), silicon oxide (SiO 2), silicon nitride (Si 3 N 4), and includes at least one of titanium oxide (TiO x), or indium tin oxide (ITO, indium tin oxide), Al (Ti), nickel (Ni), platinum (Pt), tungsten (W), tungsten (W), and the like. ), Molybdenum (Mo), vanadium (V), and iron (Fe).

채널층(180)은 발광 구조물(120)의 식각 시, 채널층(180) 하부에 위치한 구성들을 식각으로부터 보호하고, 발광 소자를 안정감있게 지지하여 제조 공정상 발생할 수 있는 손상으로부터 보호하는 효과가 있다.The channel layer 180 has an effect of protecting the structures located under the channel layer 180 from the etching when the light emitting structure 120 is etched and protecting the light emitting device from damage that may occur in the manufacturing process .

그리고, 상기 반사층(150)은 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.The reflective layer 150 may be formed of a metal layer containing aluminum (Al), silver (Ag), nickel (Ni), platinum (Pt), rhodium (Rh), or an alloy containing Al, Ag, Lt; / RTI > Aluminum, silver, or the like effectively reflects the light generated in the active layer 124, thereby greatly improving the light extraction efficiency of the light emitting device.

그리고, 상기 오믹층(130)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The ohmic layer 130 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide gallium tin oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZON nitride, AGZO (In-Ga ZnO) Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn , Pt, Au, and Hf, and is not limited to such a material.

그리고, 제1 도전형 반도체층(122)은 캐리어가 주입되는 층으로써, 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1 도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductivity type semiconductor layer 122 may be formed of a Group III-V compound semiconductor doped with a first conductivity type dopant. The first conductivity type semiconductor layer 122 may be a layer into which carriers are injected. In the case of the N-type semiconductor layer, the first conductivity type dopant may include Si, Ge, Sn, Se, and Te as an N-type dopant.

다공성 그래핀층(128)은 제1 도전형 반도체층(122) 내부에는 형성될 수 있다.The porous graphene layer 128 may be formed in the first conductive semiconductor layer 122.

이때, 그래핀층(Graphene layer)은 탄소 원자로 만들어진 박막일 수 있으며, 단일 또는 다중의 탄소 원자가 쌓여진 2차원 물질일 수 있다. 다공성 그래핀층(128)은 단일 원자 두께 또는 다중 원자 두께의 그래핀에 다공(open site, 多孔)이 형성된 것일 수 있다.At this time, the Graphene layer may be a thin film made of carbon atoms, and may be a two-dimensional material in which single or multiple carbon atoms are piled up. The porous graphene layer 128 may be formed in a single atomic layer or a multi-atomic layer of graphene with an open site.

예를 들어, 실시예의 다공성 그래핀층(128)은 단일 원자 두께 또는 다중 원자 두께의 탄소 박막에 마스크 형성 공정 및 식각 공정을 통해 형성된 다수의 구멍을 포함할 수 있다.For example, the porous graphene layer 128 of an embodiment may include a plurality of holes formed in a single atomic or multi-atom thick carbon film through a mask formation process and an etching process.

이때, 형성된 다공의 지름은 5nm ~ 5㎛일 수 있으며, 다공의 형상은 제한받지 않는다. 예를 들어, 상기 다공성 그래핀층의 다공은 비주기적 패턴으로 형성되거나, 마스크를 이용하여 주기적 패턴으로 형성될 수 있다. 다공의 형상은 원, 사각, 반구, 세모, 사다리꼴 등 단일 또는 복합적인 형태의 형상을 모두 포함한다.At this time, the diameter of the formed pores may be 5 nm to 5 탆, and the shape of the pores is not limited. For example, the pores of the porous graphene layer may be formed in an aperiodic pattern, or may be formed in a periodic pattern using a mask. The shape of the pores includes both single and composite shapes such as circle, square, hemisphere, triangle, and trapezoid.

다공은 습식 식각 공정 또는 건식 식각 공정을 사용하거나, 습식 식각 공정 및 건식 식각 공정을 모두 사용하여 형성할 수 있다.Porosity can be formed using either a wet etch process or a dry etch process, or both a wet etch process and a dry etch process.

건식 식각 공정은 플래즈머 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있으며, 습식 식각 공정은 PEC(Photo Chemical Wet-etching) 공정 등이 사용될 수 있다. Plasma etching, sputter etching, ion etching and the like can be used for the dry etching process, and PEC (Photo Chemical Wet-etching) process can be used for the wet etching process.

이때, 실시예에 따라, 제1 도전형 반도체층(122)의 일부를 형성한 후, 단일 원자 두께 또는 다중 원자 두께의 탄소 박막을 형성하고, 마스크 형성 공정 및 식각 공정을 통해 탄소 박막에 다공을 형성한 후, 다공을 통하여 제1 도전형 반도체층(122)의 나머지를 다공성 그래핀층(128) 상에 성장시켜, 다공성 그래핀층(128)이 제1 도전형 반도체층(122) 내부에 형성되도록 할 수 있다.At this time, according to the embodiment, after forming a part of the first conductivity type semiconductor layer 122, a carbon thin film having a single atom thickness or a multiple atom thickness is formed, and a porous thin film is formed on the carbon thin film through a mask forming process and an etching process The remaining portion of the first conductivity type semiconductor layer 122 is grown on the porous graphene layer 128 so that the porous graphene layer 128 is formed inside the first conductivity type semiconductor layer 122 can do.

다공성 그래핀층(128)은 5300 W/mK의 비교적 높은 열전도도를 가지고, 15000~200000 ㎠/Vs 의 비교적 높은 전기 전도도를 가진다. 실시예는 열전도율과 전기 전도도가 높은 다공성 그래핀층(128)을 제1 도전형 반도체층(122) 내부에 형성함으로써, 제1 도전형 반도체층(122)으로 주입되는 캐리어가 다공성 그래핀층(128)을 통과함으로써, 균일하게 활성층(124)으로 주입되도록 하고, 열방출 효율을 개선하여 발광 소자의 발광 효율과 신뢰성을 개선할 수 있는 효과가 있다.The porous graphene layer 128 has a relatively high thermal conductivity of 5300 W / mK and a relatively high electrical conductivity of 15,000 to 200,000 cm2 / Vs. In this embodiment, a porous graphene layer 128 having a high thermal conductivity and high electrical conductivity is formed in the first conductivity type semiconductor layer 122, so that carriers injected into the first conductivity type semiconductor layer 122 are injected into the porous graphene layer 128, So that the light can be uniformly injected into the active layer 124 and the heat emission efficiency can be improved to improve the luminous efficiency and reliability of the light emitting device.

다공성 그래핀층(128) 일측에 위치하는 제1 도전형 반도체층(122)의 두께(K1), 즉 제1 도전형 반도체층(122) 내부에 형성되는 다공성 그래핀층(128)과 활성층(124)과의 제1 이격 거리(K1)는 1nm ~ 3㎛일 수 있다. 제1 이격 거리(K1)가 1nm보다 작은 경우에는 활성층(124)의 결정 품질을 저하시킬 수 있고, 제1 이격 거리(K1)가 3㎛보다 큰 경우에는 활성층(124)으로부터 발생하는 열을 효과적으로 방출하지 못하기 때문이다. The thickness K1 of the first conductivity type semiconductor layer 122 located at one side of the porous graphene layer 128, that is, the thickness of the active layer 124, which is the porous graphene layer 128 formed inside the first conductivity type semiconductor layer 122, The first separation distance K1 may be between 1 nm and 3 mu m. When the first spacing distance K1 is smaller than 1 nm, the crystal quality of the active layer 124 can be lowered. When the first spacing distance K1 is larger than 3 m, the heat generated from the active layer 124 can be effectively It does not emit.

그리고 다공성 그래핀층(128) 타측에 위치하는 제1 도전형 반도체층(122)의 두께(K2), 즉 다공성 그래핀층(128)과 제1 도전형 반도체층(122)의 표면까지의 제2 이격 거리(K2)는 적어도 1nm이상일 수 있다. 제2 이격 거리(K2)가 1nm보다 작은 경우에는 제1 전극(190)과의 접촉 저항을 증가시킬 수 있기 때문이다.The thickness K2 of the first conductive type semiconductor layer 122 located on the other side of the porous graphene layer 128, that is, the thickness of the second conductive type semiconductor layer 122 between the porous graphene layer 128 and the surface of the first conductivity type semiconductor layer 122 The distance K2 may be at least 1 nm. This is because when the second distance K2 is less than 1 nm, the contact resistance with the first electrode 190 can be increased.

전기 전도 및 열전도의 향상을 위하여 그래핀층(128)의 두께는 0.1nm ~ 100nm일 수 있다. 그래핀층(128)의 두께가 100nm보다 큰 경우에는 그래핀층(128)의 광 흡수가 증가하여 발광 소자(100)의 특성을 저하시킬 수 있기 때문이다. The thickness of the graphene layer 128 may be 0.1 nm to 100 nm for improving electrical conduction and thermal conduction. If the thickness of the graphene layer 128 is larger than 100 nm, the light absorption of the graphene layer 128 may increase and the characteristics of the light emitting device 100 may be deteriorated.

실시예는 그래핀층(128)의 다공 내부에는 제1 도전형 반도체층(122)이 채워지며, 그래핀층(128)의 상부에 위치하는 제1 도전형 반도체층(122) 부분과 그래핀층(128)의 하부에 위치하는 제1 도전형 반도체층(122) 부분이 서로 연결되어 전기 전도 및 열전도를 향상시킬 수 있다.The first conductive semiconductor layer 122 is filled in the pores of the graphene layer 128 and the portion of the first conductive semiconductor layer 122 located at the upper portion of the graphene layer 128 and the graphene layer 128 The portions of the first conductive type semiconductor layer 122 located under the first conductive type semiconductor layer 122 are connected to each other to improve electric conduction and heat conduction.

또한 다공성 그래핀층(128)에 형성된 다공을 통하여 제1 도전형 반도체층(122)을 성장시켜 다공성 그래핀층(128)이 제1 도전형 반도체층(122) 내부에 형성되도록 함으로써, 다공성 그래핀층(128)과 제1 도전형 반도체층(122)의 접착성을 높이는 효과가 있다.The first conductive semiconductor layer 122 is grown through the holes formed in the porous graphene layer 128 to form the porous graphene layer 128 inside the first conductive semiconductor layer 122, 128) and the first conductivity type semiconductor layer 122 can be improved.

즉, 다공성 그래핀층(128)과 질화물 반도체의 결정 구조가 상이하여 다공성 그래핀층(128)을 질화물 반도체 상에 형성할 경우, 쉽게 박리가 일어날 수 있는 문제점이 있다. 그러나 실시예는 다수의 구명을 통하여 제1 도전형 반도체층(122)이 성장할 수 있기 때문에 그래핀층(128)과 제1 도전형 반도체층(122) 사이의 결합력이 향상될 수 있다.That is, when the porous graphene layer 128 and the nitride semiconductor have different crystal structures, the porous graphene layer 128 may be easily peeled off from the nitride semiconductor. However, since the first conductive semiconductor layer 122 can be grown through a number of lifetimes, the bonding strength between the graphene layer 128 and the first conductive semiconductor layer 122 can be improved.

또한, 실시예는 다공성 그래핀층(128)에 형성된 다공을 통하여 제1 도전형 반도체층(122)을 성장시켜 다공성 그래핀층(128)이 제1 도전형 반도체층(122) 내부에 형성되도록 함으로써, 질화물 반도체와 그래핀층을 접착할 경우, 접착 계면에서 발생할 수 있는 높은 접촉 저항 발생의 문제를 해결하는 효과가 있다.In addition, in the embodiment, the first conductive semiconductor layer 122 is grown through the pores formed in the porous graphene layer 128 to form the porous graphene layer 128 inside the first conductive semiconductor layer 122, When the nitride semiconductor and the graphene layer are bonded to each other, there is an effect of solving the problem of high contact resistance that may occur at the bonding interface.

그리고, 상기 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 캐리어(예를 들어, 전자)와 제2 도전형 반도체층(126)을 통해서 주입되는 캐리어(예를 들어, 정공)가 서로 만나서 활성층(발광층) 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.The active layer 124 may include a carrier (for example, electrons) injected through the first conductivity type semiconductor layer 122 and a carrier (for example, a hole) injected through the second conductivity type semiconductor layer 126 Are mutually in contact with each other to emit light having energy determined by the energy band of the active layer (light emitting layer).

그리고, 상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductivity type semiconductor layer 126 may be a group III-V compound semiconductor doped with a second conductivity type dopant, such as In x Al y Ga 1 -x- y N (0? X? 1, 0? y? 1, 0? x + y? 1). When the second conductive semiconductor layer 126 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a P-type dopant.

제1 도전형 반도체층(122) 상으로는 요철부를 형성하여 광 추출 효율을 향상시킨다. 이때, 상기 요철부는 드라이 에칭 공정을 사용하거나, PEC 방법이나 마스크를 형성한 후 에칭을 통하여 형성될 수도 있다. 상기 드라이 에칭 방법은 플래즈머 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있다.The light extraction efficiency is improved by forming a concave-convex portion on the first conductivity type semiconductor layer 122. At this time, the concavo-convex part may be formed by a dry etching process or by etching after forming a mask or a PEC method. The dry etching method may be plasma etching, sputter etching, ion etching, or the like.

일예로, 상기 요철부는 BCl 또는 Cl2를 이용한 드라이 에칭 공정을 통해 형성할 수 있다. 드라이 에칭 방법을 사용하는 경우, PEC 방법에 비해 제1 도전형 반도체층(122)의 두께를 감소시킬 수 있는 장점이 있다.For example, the irregularities can be formed through a dry etching process using BCl 3 or Cl 2 . When the dry etching method is used, there is an advantage that the thickness of the first conductivity type semiconductor layer 122 can be reduced as compared with the PEC method.

이러한 요철부는 활성층(124)에서 발광되어 제1 도전형 반도체층(122)으로 입사되는 빛의 입사각을 변화시켜 제1 도전형 반도체층(122) 표면에서의 전반사를 감소시킴으로써, 광추출 효과를 증대시킬 수 있고, 활성층(124)에서 발광된 빛이 이 발광구조물 내부에서 흡수되는 것을 감소시켜서 발광효율을 높일 수 있다.This concavity and convexity increases the light extracting effect by reducing the total reflection on the surface of the first conductivity type semiconductor layer 122 by changing the incident angle of the light emitted from the active layer 124 and entering the first conductivity type semiconductor layer 122 And light emitted from the active layer 124 is not absorbed in the light emitting structure, thereby increasing the luminous efficiency.

요철부는 실시예에 따라 주기적 또는 비주기적으로 형성될 수 있으며, 요철 형상은 제한받지 않는다. 예를 들어, 요철 형상은 사각, 반구, 세모, 사다리꼴 등 단일 또는 복합적인 형태의 형상을 모두 포함한다.The concavo-convex portion can be formed periodically or aperiodically according to the embodiment, and the shape of the concavo-convex shape is not limited. For example, the concavo-convex shape includes both single and multiple shapes such as square, hemispherical, triangular, and trapezoidal shapes.

요철부는 습식 에칭 공정 또는 드라이 에칭 공정을 사용하거나, 습식 에칭 공정 및 드라이 에칭 공정을 모두 사용하여 형성할 수 있다.The concavities and convexities can be formed by using a wet etching process or a dry etching process, or both a wet etching process and a dry etching process.

드라이 에칭 방법은 플래즈머 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있으며, 습식 에칭 공정은 PEC(Photo Chemical Wet-etching) 공정 등이 사용될 수 있다. Plasma etching, sputter etching, ion etching, or the like can be used as the dry etching method, and PEC (Photo Chemical Wet-etching) processing can be used for the wet etching process.

이때, PEC 공정의 경우, 식각액(가령, KOH)의 양과 GaN 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다. 또한, 마스크를 형성한 후 에칭 공정을 수행하여, 요철 형상을 주기적으로 조정할 수도 있다.At this time, in the case of the PEC process, the shape of fine irregularities can be controlled by controlling the amount of the etchant (for example, KOH) and the etching rate difference caused by the crystallinity of GaN. Further, after the mask is formed, an etching process may be performed to periodically adjust the concavo-convex shape.

그리고, 제1 도전형 반도체층(122) 상으로 제1 전극(190)이 형성되는데, 상기 제1 전극(190)은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다.A first electrode 190 is formed on the first conductive semiconductor layer 122. The first electrode 190 may be formed of a metal such as molybdenum (Mo), chromium (Cr), nickel (Ni), gold (Au) Selected from the group consisting of aluminum (Al), titanium (Ti), platinum (Pt), vanadium (V), tungsten (W), lead (Pd), copper (Cu), rhodium Metal or an alloy of these metals.

각 구성에 대한 상세 설명은 도 2a 내지 도 2g를 참조하여 상세히 설명한다.Details of each configuration will be described in detail with reference to FIGS. 2A to 2G.

도 2a 내지도 2g는 발광소자의 일실시예의 제조방법을 나타낸 도면이다.2A to 2G are views showing a manufacturing method of an embodiment of a light emitting device.

도 2a에 도시된 바와 같이 기판(101)을 준비하다. 상기 기판(101)은 전도성 기판 또는 절연성 기판으로 이루어질 수 있으며, 예를 들어, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(101) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(101)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The substrate 101 is prepared as shown in FIG. 2A. The substrate 101 may be made of a conductive substrate or an insulating substrate, e.g., sapphire (Al 2 O 3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 0 3 can be used. A concavo-convex structure may be formed on the substrate 101, but the present invention is not limited thereto. The substrate 101 may be wet-cleaned to remove impurities on the surface.

그리고, 기판(101) 상으로 제1 도전형 반도체층(124), 다공성 그래핀층(128), 활성층(124) 및 제2 도전형 반도체층(126)을 형성하여 발광 구조물(120)을 형성할 수 있다.The first conductive semiconductor layer 124, the porous graphene layer 128, the active layer 124 and the second conductive semiconductor layer 126 are formed on the substrate 101 to form the light emitting structure 120 .

이때, 상기 발광 구조물(120)과 기판(101) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층의 재료는 3족-5족 화합물 반도체로 이루어 질 수 있으며, 예를 들어,, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.At this time, a buffer layer (not shown) may be grown between the light emitting structure 120 and the substrate 101 to mitigate the difference in lattice mismatch and thermal expansion coefficient of the material. The material of the buffer layer may be a Group III-V compound semiconductor, for example, at least one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN and AlInN. An undoped semiconductor layer may be formed on the buffer layer, but the present invention is not limited thereto.

또한, 상기 발광 구조물(120)은, 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 120 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, ), A molecular beam epitaxy (MBE) method, a hydride vapor phase epitaxy (HVPE) method, and the like, but the present invention is not limited thereto.

예를 들어, 기판(101) 상에 제1 도전형 반도체층(122)의 일부를 소정의 두께로 형성한다. For example, a part of the first conductivity type semiconductor layer 122 is formed on the substrate 101 to have a predetermined thickness.

상기 제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, 예를 들어, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductive semiconductor layer 122 may be formed of a Group III-V compound semiconductor doped with a first conductive dopant. When the first conductive semiconductor layer 112 is an N-type semiconductor layer, The first conductive dopant may include, for example, Si, Ge, Sn, Se, and Te as an N-type dopant.

상기 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 122 may include a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0? X? 1, 0? Y? 1, 0? X + . For example, the first conductive semiconductor layer 112 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, .

상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.The first conductive semiconductor layer 122 may be formed of a silane gas containing an n-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ) SiH 4 ) may be implanted.

그리고, 형성된 제1 도전형 반도체층(122)의 일부 상에 다공성 그래핀층(128)을 형성한다. 이 때, 다공성 그래핀층(128)의 다공(open site, 129)은 단일 원자 두께 또는 다중 원자 두께의 탄소 박막에 마스크를 형성한 후, 건식 또는 습식 식각 공정을 진행하여 형성할 수 있다. 이 때, 형성된 다공의 지름은 5nm ~ 5㎛일 수 있으며, 다공의 형상은 제한받지 않는다. 예를 들어, 상기 다공성 그래핀층의 다공은 비주기적 패턴으로 형성되거나, 마스크를 이용하여 주기적 패턴으로 형성될 수 있다. 다공의 형상은 원, 사각, 반구, 세모, 사다리꼴 등 단일 또는 복합적인 형태의 형상을 모두 포함한다.Then, a porous graphene layer 128 is formed on a part of the formed first conductivity type semiconductor layer 122. At this time, the open site 129 of the porous graphene layer 128 can be formed by forming a mask on a carbon thin film having a single atom thickness or a multiple atom thickness, and then performing a dry or wet etching process. At this time, the diameter of the formed pores may be 5 nm to 5 m, and the shape of the pores is not limited. For example, the pores of the porous graphene layer may be formed in an aperiodic pattern, or may be formed in a periodic pattern using a mask. The shape of the pores includes both single and composite shapes such as circle, square, hemisphere, triangle, and trapezoid.

상기 다공은 습식 식각 공정 또는 건식 식각 공정을 사용하거나, 습식 식각 공정 및 건식 식각 공정을 모두 사용하여 형성할 수 있다.The pores may be formed using a wet etching process or a dry etching process, or both wet etching process and dry etching process.

상기 건식 식각 공정은 플래즈머 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있으며, 습식 식각 공정은 PEC(Photo Chemical Wet-etching) 공정 등이 사용될 수 있다.The dry etching process may be plasma etch, sputter etch, ion etching, or the like, and a wet chemical etching process may be a photo chemical wet etching (PEC) process or the like.

다음으로 도 2b에 도시된 바와 같이, 형성된 다공(129)을 통하여 제1 도전형 반도체층(122)의 나머지를 성장시켜, 다공성 그래핀층(128)이 제1 도전형 반도체층(122) 내부에 형성되도록 할 수 있다.Next, as shown in FIG. 2B, the remaining portion of the first conductive type semiconductor layer 122 is grown through the formed pores 129, so that the porous graphene layer 128 is formed in the first conductive type semiconductor layer 122 .

다공성 그래핀층(128)은 5300 W/mK의 비교적 높은 열전도도를 가지고, 15000 ㎠/Vs 의 비교적 높은 전기 전도도를 가지므로, 실시예는 열전도율과 전기 전도도가 높은 다공성 그래핀층(128)을 캐리어가 주입되는 제1 도전형 반도체층(122) 내부에 형성함으로써, 캐리어가 균일하게 주입되도록 하고, 열방출 효율을 개선하여 발광 소자의 발광 효율과 신뢰성을 개선할 수 있는 효과가 있다.Since the porous graphene layer 128 has a relatively high thermal conductivity of 5300 W / mK and a relatively high electrical conductivity of 15000 cm2 / Vs, the embodiment uses a porous graphene layer 128 having a high thermal conductivity and high electrical conductivity as a carrier The first conductivity type semiconductor layer 122 is formed inside the first conductivity type semiconductor layer 122 to inject the carriers uniformly, thereby improving the heat emission efficiency and improving the luminous efficiency and reliability of the light emitting device.

또한, 실시예는 다공성 그래핀층(128)에 형성된 다공을 통하여 제1 도전형 반도체층(122)을 성장시켜 다공성 그래핀층(128)이 제1 도전형 반도체층(122) 내부에 형성되도록 함으로써, 다공성 그래핀층(128)과 제1 도전형 반도체층(122)의 접착성을 높이는 효과가 있다. In addition, in the embodiment, the first conductive semiconductor layer 122 is grown through the pores formed in the porous graphene layer 128 to form the porous graphene layer 128 inside the first conductive semiconductor layer 122, The adhesion between the porous graphene layer 128 and the first conductivity type semiconductor layer 122 can be improved.

따라서, 실시예는 다공성 그래핀층(128)과 질화물 반도체의 결정 구조가 상이하여 다공성 그래핀층(128)을 질화물 반도체 상에 형성할 경우, 쉽게 박리가 일어날 수 있는 문제점을 해결할 수 있는 효과가 있다.Therefore, the embodiment has the effect of solving the problem that the peeling can easily occur when the porous graphene layer 128 and the nitride semiconductor have different crystal structures and the porous graphene layer 128 is formed on the nitride semiconductor.

또한, 실시예는 다공성 그래핀층(128)에 형성된 다공을 통하여 제1 도전형 반도체층(122)을 성장시켜 다공성 그래핀층(128)이 제1 도전형 반도체층(122) 내부에 형성되도록 함으로써, 질화물 반도체와 그래핀층을 접착할 경우, 접착 계면에서 발생할 수 있는 높은 접촉 저항 발생의 문제를 해결하는 효과가 있다. In addition, in the embodiment, the first conductive semiconductor layer 122 is grown through the pores formed in the porous graphene layer 128 to form the porous graphene layer 128 inside the first conductive semiconductor layer 122, When the nitride semiconductor and the graphene layer are bonded to each other, there is an effect of solving the problem of high contact resistance that may occur at the bonding interface.

다음으로, 도 2c에 도시된 바와 같이 제1 도전형 반도체층(122) 상으로 활성층(124) 및 제2 도전형 반도체층(126)을 형성한다. Next, the active layer 124 and the second conductivity type semiconductor layer 126 are formed on the first conductivity type semiconductor layer 122 as shown in FIG. 2C.

상기 활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126)을 통해서 주입되는 캐리어(Carrier)가 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.The active layer 124 is formed on the first conductive semiconductor layer 122 and the second conductive semiconductor layer 126. Carriers injected through the first conductive semiconductor layer 122 and the second conductive semiconductor layer 126 are in contact with each other to form an energy band Lt; / RTI >

상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 124 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. For example, the active layer 114 may be formed with a multiple quantum well structure by injecting trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) But is not limited thereto.

상기 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/ AlGaN/, InAlGaN/GaN , GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 좁은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the active layer 124 may be formed of any one or more pairs of InGaN / GaN, InGaN / InGaN, GaN / AlGaN / InAlGaN / GaN, GaAs (InGaAs), / AlGaAs, GaP (InGaP) But is not limited thereto. The well layer may be formed of a material having a bandgap narrower than the bandgap of the barrier layer.

상기 활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(124)의 밴드 갭보다는 높은 밴드 갭을 가질 수 있다.A conductive clad layer (not shown) may be formed on and / or below the active layer 124. The conductive clad layer may be formed of an AlGaN-based semiconductor and may have a band gap higher than that of the active layer 124.

상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2 도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductive type semiconductor layer 126 is a second conductive type dopant is doped III-V compound semiconductor, for example -5, In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤ 1, 0? X + y? 1). When the second conductive semiconductor layer 126 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a P-type dopant.

상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductive type semiconductor layer 126 is Bisei that the chamber comprises a p-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3), nitrogen gas (N 2), and magnesium (Mg) butyl bicyclo The p-type GaN layer may be formed by implanting pentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 }, but the present invention is not limited thereto.

실시예에 따라, 상기 제2 도전형 반도체층(126) 내에도 다공성 그래핀층이 형성될 수 있다. According to an exemplary embodiment, a porous graphene layer may be formed in the second conductive semiconductor layer 126 as well.

이때, 형성된 제2 도전형 반도체층(126)의 일부 상에 다공성 그래핀층을 형성할 수 있다. 다공성 그래핀층의 다공(open site)은 단일 원자 두께 또는 다중 원자 두께의 탄소 박막에 마스크를 형성한 후, 건식 또는 습식 식각하여 형성할 수 있다. At this time, a porous graphene layer may be formed on a part of the formed second conductivity type semiconductor layer 126. The open site of the porous graphene layer can be formed by forming a mask on a carbon thin film having a single atom thickness or a multiple atom thickness and then dry or wet etching.

이때, 형성된 다공의 지름은 마이크로미터 단위일 수 있으며, 예를 들어, 5nm ~ 5㎛일 수 있다. In this case, the diameter of the formed pores may be in the order of micrometers, and may be, for example, 5 nm to 5 μm.

그리고, 다공을 통하여 제2 도전형 반도체층(126)의 나머지를 성장시켜, 다공성 그래핀층이 제2 도전형 반도체층(126) 내부에 형성되도록 할 수 있다.The remaining portion of the second conductivity type semiconductor layer 126 may be grown through the pores to form a porous graphene layer in the second conductivity type semiconductor layer 126.

실시예에서 상기 제1 도전형 반도체층(122)은 P형 반도체층, 상기 제2 도전형 반도체층(126)은 N형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(126) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 상기 제 2도전형 반도체층이 P형 반도체층일 경우 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물(110)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.In an exemplary embodiment, the first conductive semiconductor layer 122 may be a P-type semiconductor layer, and the second conductive semiconductor layer 126 may be an N-type semiconductor layer. An N-type semiconductor layer (not shown) may be formed on the second conductive semiconductor layer 126 if the semiconductor having the opposite polarity to the second conductive type, for example, the second conductive semiconductor layer is a P- have. Accordingly, the light emitting structure 110 may have any one of an N-P junction structure, a P-N junction structure, an N-P-N junction structure, and a P-N-P junction structure.

그리고, 도 2d에 도시된 바와 같이 제2 도전성 반도체층(126) 상에 채널층(180)을 적층한다. 여기서, 상기 채널층(180)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 채널층(180)은 실리콘 산화물(SiO2)층, 실리콘 질화물(Si3N4)층, 산화 티타늄(TiOx), 또는 산화 알루미늄(Al2O3 )층으로 구성될 수 있다. 채널층(180)은 후술할 발광 구조물(120)의 식각 시, 채널층(180) 하부에 위치한 구성들을 식각으로부터 보호하고, 발광 소자를 안정감있게 지지하여 제조 공정상 발생할 수 있는 손상으로부터 보호하는 효과가 있다. Then, the channel layer 180 is deposited on the second conductive semiconductor layer 126 as shown in FIG. 2D. Here, the channel layer 180 may be made of an insulating material, and the insulating material may be made of a non-conductive oxide or nitride. As one example, the channel layer 180 may be composed of silicon oxide (SiO 2) layer, a silicon nitride (Si 3 N 4) layer, titanium oxide (TiOx), or aluminum (Al 2 O 3) oxide layer . The channel layer 180 protects the structures located below the channel layer 180 from being etched when etching the light emitting structure 120 to be described later and protects the light emitting device from damage .

그리고, 채널층(180)을 식각하여 홈을 형성한다. 이러한 홈의 형성은 마스크를 이용한 건식 식각 등의 공정으로 이루어질 수 있다. Then, the channel layer 180 is etched to form a groove. Such a groove may be formed by a process such as dry etching using a mask.

그리고, 도 2e에 도시된 바와 같이 형성된 홈에 위치한 제2 도전형 반도체층(126) 상에 오믹층(130) 및 반사층(140)을 적층한다. Then, the ohmic layer 130 and the reflective layer 140 are stacked on the second conductive semiconductor layer 126 located in the groove formed as shown in FIG. 2E.

이때, 오믹층(130)은 약 200 옹스트롱의 두께로 적층될 수 있다. 상기 오믹층(130)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 그리고, 상기 오믹층(130)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.At this time, the ohmic layer 130 may be laminated to a thickness of about 200 angstroms. The ohmic layer 130 may be made of a conductive material such as ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO oxide, IGZO, IGTO, aluminum zinc oxide, ATO, GZO, IZO, AGZO, AlGaO, NiO, IrOx / Au, and Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh , Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, and Hf. The ohmic layer 130 may be formed by a sputtering method or an electron beam evaporation method.

그리고, 상기 오믹층(130) 상에 반사층(140)을 약 2500 옹스르통의 두께로 형성할 수 있다. 상기 반사층(140)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 또는 Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또는, 상기 금속 또는 합금과 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 구체적으로는, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등으로 적층될 수 있다. 알루미늄이나 은 등은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.The reflective layer 140 may be formed on the ohmic layer 130 to a thickness of about 2500 Angstroms. The reflective layer 140 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au or Hf. Alternatively, the metal or alloy can be formed into a multilayer using a transparent conductive material such as ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, or ATO. Specific examples thereof include IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni, Ag / Cu, and Ag / Pd / Cu. Aluminum, silver, or the like effectively reflects the light generated in the active layer 124, thereby greatly improving the light extraction efficiency of the light emitting device.

그리고, 도 2f에 도시된 바와 같이 상기 반사층 상에 도전층(170)를 형성한다. 상기 도전층(170)은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W) 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있다. Then, as shown in FIG. 2F, a conductive layer 170 is formed on the reflective layer. The conductive layer 170 may be formed of a material selected from the group consisting of Ni-nickel, Pt, Ti, W, V, Fe, Or an alloy optionally containing them.

이때, 도전층(170)은 스퍼터링 증착 방법을 사용하여 형성할 수 있다. 스퍼터링 증착 방법을 사용할 경우, 이온화된 원자를 전기장에 의해 가속시켜, layer 3(170)의 소스 재료(source material)에 충돌시키면, 소스 재료의 원자들이 튀어나와 증착된다. 또한, 실시예에 따라 전기 화학적인 금속 증착 방법이나, 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수도 있다. 실시예에 따라 도전층(170)은 복수의 레이어로 형성될 수도 있다. At this time, the conductive layer 170 may be formed using a sputtering deposition method. When a sputter deposition method is used, ions of the source material are sputtered and deposited as the ionized atoms are accelerated by the electric field and impinge on the source material of the layer 3 (170). In addition, an electrochemical metal deposition method, a bonding method using a eutectic metal, or the like may be used according to the embodiment. According to an embodiment, the conductive layer 170 may be formed of a plurality of layers.

도전층(170)은 발광 구조물(120을 전체적으로 지지하여, 발광 소자의 제조 공정상 발생할 수 있는 기계적 손상(깨짐 또는 박리 등)을 최소화할 수 있는 효과가 있다.The conductive layer 170 supports the light emitting structure 120 as a whole and has the effect of minimizing mechanical damage (breakage or peeling, etc.) that may occur in the manufacturing process of the light emitting device.

그리고, 도전층(170) 상으로 상기 도전층(170)과 지지기판(160)의 결합을 위하여 결합층(150)을 형성할 수 있다. 결합층(150)은 예를 들어, 금(Au), 주석(Sn), 인듐(In), 은(Ag), 니켈(Ni), 나이오븀(Nb) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있다.The bonding layer 150 may be formed on the conductive layer 170 to bond the conductive layer 170 to the supporting substrate 160. The bonding layer 150 may be formed from a group consisting of, for example, Au, Sn, In, Ag, Ni, Nb and Cu. The material to be selected or an alloy thereof.

그리고, 도 2g에 도시된 바와 같이. 결합층(150) 상으로 지지기판(160)을 형성할 수 있다.Then, as shown in FIG. The support substrate 160 may be formed on the bonding layer 150. [

상기 지지기판(160)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 예를 들어, 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다. 상기 도전성 지지기판(160)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.The support substrate 160 may be formed of a material selected from the group consisting of molybdenum (Mo), silicon (Si), tungsten (W), copper (Cu), and aluminum (Al) For example, gold (Au), copper alloy (Cu Alloy), nickel-nickel, copper-tungsten (Cu-W), carrier wafers (eg GaN, Si, Ge, GaAs, ZnO, SiGe, SiC , SiGe, Ga 2 O 3, etc.), and the like. The conductive support substrate 160 may be formed using an electrochemical metal deposition method, a bonding method using a yttetic metal, or the like.

실시예에 따라, 도전층(170)을 통해 제2 도전형 반도체층(126)로 정공이 주입되는 경우, 지지기판(160)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 지지기판(160)은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.According to an embodiment, when holes are injected into the second conductive type semiconductor layer 126 through the conductive layer 170, the supporting substrate 160 may be formed of an insulating material, and the insulating material may be a non- Nitride. As an example, the support substrate 160 may be formed of a silicon oxide (SiO 2 ) layer, an oxynitride layer, and an aluminum oxide layer.

그리고, 도 2h에 도시된 바와 같이, 상기 기판(101)을 분리하다.Then, as shown in Fig. 2H, the substrate 101 is separated.

상기 기판(101)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.The removal of the substrate 101 may be performed by a laser lift off (LLO) method using an excimer laser or the like, or a dry and wet etching method.

레이저 리프트 오프법을 예로 들면, 상기 기판(101) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(110)과 발광 구조물(120)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(101)의 분리가 일어난다.When excimer laser light having a wavelength in a certain region in the direction of the substrate 101 is focused and irradiated using the laser lift-off method as an example, heat energy is applied to the interface between the substrate 110 and the light emitting structure 120 The interface is separated into gallium and nitrogen molecules, and the substrate 101 is instantaneously separated from the laser light passing portion.

그리고, 도 2i에 도시된 바와 같이 발광 구조물(120)의 측면을 식각한다. 이 때, 엔드 포인트 디텍팅 방법에 의해 채널층(180)을 이루는 물질이 디텍트되면 식각을 멈추는 방법으로 상기 발광 구조물(120)의 측면 일부를 식각할 수 있다.Then, the side surface of the light emitting structure 120 is etched as shown in FIG. 2I. At this time, if the material forming the channel layer 180 is detected by the end point detaching method, a part of the side surface of the light emitting structure 120 may be etched by stopping the etching.

이때, 식각되는 발광 구조물(120)의 하부에는 채널층(180)이 위치하도록 식각 위치를 조절할 수 있다.At this time, the etching position can be adjusted so that the channel layer 180 is positioned below the light emitting structure 120 to be etched.

채널층(180)은 발광 구조물(120)의 식각 시, 채널층(180) 하부에 위치한 구성들을 식각으로부터 보호하고, 발광 소자를 안정감있게 지지하여 제조 공정상 발생할 수 있는 손상으로부터 보호하는 효과가 있다.The channel layer 180 has an effect of protecting the structures located under the channel layer 180 from the etching when the light emitting structure 120 is etched and protecting the light emitting device from damage that may occur in the manufacturing process .

그리고, 상기 제1 도전형 반도체층(122) 상에 요철부를 형성하여 광 적출 효율을 향상시킨다.Then, concave and convex portions are formed on the first conductive type semiconductor layer 122 to improve the light extraction efficiency.

이때, 상기 요철부는 드라이 에칭 공정을 사용하거나, PEC 방법이나 마스크를 형성한 후 에칭을 통하여 형성될 수도 있다. 상기 드라이 에칭 방법은 플래즈머 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있다.At this time, the concavo-convex part may be formed by a dry etching process or by etching after forming a mask or a PEC method. The dry etching method may be plasma etching, sputter etching, ion etching, or the like.

일예로, 상기 요철부는 BCl 또는 Cl2를 이용한 드라이 에칭 공정을 통해 형성할 수 있다. 드라이 에칭 방법을 사용하는 경우, PEC 방법에 비해 제1 도전형 반도체층(122)의 두께를 감소시킬 수 있는 장점이 있다.For example, the irregularities can be formed through a dry etching process using BCl 3 or Cl 2 . When the dry etching method is used, there is an advantage that the thickness of the first conductivity type semiconductor layer 122 can be reduced as compared with the PEC method.

이러한 요철부는 활성층(124)에서 발광되어 제1 도전형 반도체층(122)으로 입사되는 빛의 입사각을 변화시켜 제1 도전형 반도체층(122) 표면에서의 전반사를 감소시킴으로써, 광추출 효과를 증대시킬 수 있고, 활성층(124)에서 발광된 빛이 이 발광구조물 내부에서 흡수되는 것을 감소시켜서 발광효율을 높일 수 있다.This concavity and convexity increases the light extracting effect by reducing the total reflection on the surface of the first conductivity type semiconductor layer 122 by changing the incident angle of the light emitted from the active layer 124 and entering the first conductivity type semiconductor layer 122 And light emitted from the active layer 124 is not absorbed in the light emitting structure, thereby increasing the luminous efficiency.

요철부는 실시예에 따라 주기적 또는 비주기적으로 형성될 수 있으며, 요철 형상은 제한받지 않는다. 예를 들어, 요철 형상은 사각, 반구, 세모, 사다리꼴 등 단일 또는 복합적인 형태의 형상을 모두 포함한다.The concavo-convex portion can be formed periodically or aperiodically according to the embodiment, and the shape of the concavo-convex shape is not limited. For example, the concavo-convex shape includes both single and multiple shapes such as square, hemispherical, triangular, and trapezoidal shapes.

상기 요철부는 습식 에칭 공정 또는 드라이 에칭 공정을 사용하거나, 습식 에칭 공정 및 드라이 에칭 공정을 모두 사용하여 형성할 수 있다. The concavities and convexities may be formed by using a wet etching process or a dry etching process, or both a wet etching process and a dry etching process.

상기 드라이 에칭 방법은 플래즈머 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있으며, 습식 에칭 공정은 PEC(Photo Chemical Wet-etching) 공정 등이 사용될 수 있다.The dry etching method may be plasma etching, sputter etching, ion etching or the like, and a wet chemical etching (PEC) process may be used.

이때, PEC 공정의 경우, 식각액(가령, KOH)의 양과 GaN 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다. 또한, 마스크를 형성한 후 에칭 공정을 수행하여, 요철 형상을 주기적으로 조정할 수도 있다.At this time, in the case of the PEC process, the shape of fine irregularities can be controlled by controlling the amount of the etchant (for example, KOH) and the etching rate difference caused by the crystallinity of GaN. Further, after the mask is formed, an etching process may be performed to periodically adjust the concavo-convex shape.

그리고, 도 2j에 도시된 바와 같이 제1 도전형 반도체층((122) 상으로 제1 전극(190)을 형성할 수 있다. 상기 제1 전극(190)은 몰리브덴, 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다. 2J, the first electrode 190 may be formed on the first conductive semiconductor layer 122. The first electrode 190 may be formed of a material selected from the group consisting of molybdenum, chromium (Cr), nickel (Au), aluminum (Al), titanium (Ti), platinum (Pt), vanadium (V), tungsten (W), lead (Pd), copper (Cu), rhodium Ir) or an alloy of the metals.

그리고, 실시예에 따라 채널층(180), 발광구조물(120)의 측면, 제1 전극(190)의 적어도 일부 상으로 패시베이션층(Passivation layer)을 증착할 수 있다. 여기서, 상기 패시베이션층은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 패시베이션층은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.A passivation layer may be deposited on at least a portion of the channel layer 180, the side of the light emitting structure 120, and the first electrode 190 according to an embodiment. Here, the passivation layer may be made of an insulating material, and the insulating material may be made of a non-conductive oxide or nitride. As an example, the passivation layer may comprise a silicon oxide (SiO 2 ) layer, an oxynitride layer, and an aluminum oxide layer.

도 3은 발광 소자(200)의 다른 실시예의 단면을 나타낸다. 도 1에 개시된 실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략한다.3 shows a cross-section of another embodiment of the light emitting element 200. In Fig. The same components as those in the embodiment shown in Fig. 1 are denoted by the same reference numerals, and redundant description will be omitted.

도 3을 참조하면, 발광 소자(200)는 지지기판(160)과, 결합층(150)과, 도전층(170)과, 채널층(180)과, 반사층(140)과, 오믹층(130)과, 발광 구조물(120)과, 다공성 그래핀층(128-1)과, 제1 전극(190)을 포함할 수 있다.3, the light emitting device 200 includes a support substrate 160, a bonding layer 150, a conductive layer 170, a channel layer 180, a reflective layer 140, an ohmic layer 130 , A light emitting structure 120, a porous graphene layer 128-1, and a first electrode 190. [

도 3에 도시된 실시 예의 다공성 그래핀층(128-1)은 제2 도전형 반도체층(126) 내부에 형성된다. 다공성 그래핀층(128-1)의 크기, 두께, 물질, 위치, 형성 방법 등은 상술한 바와 동일할 수 있다. The porous graphene layer 128-1 of the embodiment shown in FIG. 3 is formed inside the second conductive type semiconductor layer 126. FIG. The size, thickness, material, position, forming method, etc. of the porous graphene layer 128-1 may be the same as described above.

실시 예는 열전도율과 전기 전도도가 높은 다공성 그래핀층(128)을 제2 도전형 반도체층(126) 내부에 형성하며, 제2 도전형 반도체층(126)의 캐리어가 다공성 그래핀층(128-1)을 통과함으로써 균일하게 활성층(124)으로 캐리어가 주입되도록 하고, 열방출 효율을 개선하여 발광 소자의 발광 효율과 신뢰성을 개선할 수 있는 효과가 있다.In this embodiment, a porous graphene layer 128 having a high thermal conductivity and high electrical conductivity is formed in the second conductivity type semiconductor layer 126, and a carrier of the second conductivity type semiconductor layer 126 is formed in the porous graphene layer 128-1. The carriers are uniformly injected into the active layer 124 and the efficiency of heat emission is improved to improve the luminous efficiency and reliability of the light emitting device.

또한 실시 예는 다공성 그래핀층(128-1)과 제2 도전형 반도체층(122)의 접착성을 높이고, 접착 계면에서 발생할 수 있는 높은 접촉 저항 발생의 문제를 해결할 수 있다.In addition, the embodiment can improve the adhesion between the porous graphene layer 128-1 and the second conductive type semiconductor layer 122, and solve the problem of high contact resistance that may occur at the bonding interface.

도 4는 발광 소자(300)의 또 다른 실시예의 단면을 나타낸다. 도 4를 참조하면, 발광 소자(300)는 기판(210)과, 기판(210) 상에 형성되는 제1 도전형 반도체층(222), 활성층(224), 및 제2 도전형 반도체층(226)을 포함하는 발광 구조물(220)과, 제2 도전형 반도체층(226) 내에 형성되는 다공성 그래핀층(228), 제2 도전형 반도체층(226) 상에 형성되는 전도층(230), 제1 도전형 반도체층(222) 상에 형성되는 제1 전극(242)과, 전도층(230) 상에 배치되는 제2 전극(244)을 포함한다.4 shows a cross section of another embodiment of the light emitting device 300. Fig. 4, the light emitting device 300 includes a substrate 210, a first conductive semiconductor layer 222 formed on the substrate 210, an active layer 224, and a second conductive semiconductor layer 226 A conductive layer 230 formed on the second conductive type semiconductor layer 226, and a light emitting structure 220 formed on the second conductive type semiconductor layer 226. The light emitting structure 220 includes a first conductive semiconductor layer 226, a second conductive semiconductor layer 226, A first electrode 242 formed on the first conductivity type semiconductor layer 222 and a second electrode 244 disposed on the conductive layer 230.

기판(210)은 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 및 질화물 반도체 기판 중 어느 하나 또는 GaN, InGaN, AlGaN, InAlGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.The substrate 210 may be either a sapphire substrate, a silicon (Si) substrate, a zinc oxide (ZnO) substrate, a nitride semiconductor substrate, or a template substrate on which at least one of GaN, InGaN, AlGaN and InAlGaN is stacked. have.

발광 구조물(220)에 포함되는 제1 도전형 반도체층(222), 활성층(224), 및 제2 도전형 반도체층(226)은 상술한 제1 도전형 반도체층(126), 활성층(124), 및 제2 도전형 반도체층(122)과 동일할 수 있다.The first conductivity type semiconductor layer 222, the active layer 224 and the second conductivity type semiconductor layer 226 included in the light emitting structure 220 may include the first conductivity type semiconductor layer 126, the active layer 124, , And the second conductive type semiconductor layer 122 may be the same.

기판(210)과 발광 구조물(220) 사이에는 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴, 예컨대, ZnO층(미도시), 버퍼층(미도시), 언도프드 반도체층(미도시) 중 적어도 한 층이 형성될 수 있다. 버퍼층 또는 언도프드 반도체층은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있으며, 버퍼층은 기판(110)과의 격자 상수의 차이를 줄여주게 되며, 언도프드 반도체층은 도핑하지 않는 GaN계 반도체로 형성될 수 있다.A layer or a pattern using a compound semiconductor of Group 2 or Group 6 elements such as a ZnO layer (not shown), a buffer layer (not shown), an undoped semiconductor layer (not shown) may be formed between the substrate 210 and the light- At least one layer may be formed. The buffer layer or the undoped semiconductor layer may be formed using a compound semiconductor of a group III-V element, and the buffer layer may reduce a difference in lattice constant with respect to the substrate 110. The undoped semiconductor layer may include a GaN Based semiconductor.

다공성 그래핀층(228)은 제2 도전형 반도체층(226) 내부에 형성될 수 있다. 다공성 그래핀층(228)의 크기, 두께, 물질, 형성 방법 등은 상술한 바와 동일할 수 있으며, 상술한 바와 동일한 이유로 실시예에 따른 발광 소자(300)는 제2 도전형 반도체층(226)으로부터 활성층(224)으로 캐리어가 균일하게 주입되도록 하고, 열전도율과 전기전도율을 개선할 수 있으며, 접착성을 향상시킬 수 있다.The porous graphene layer 228 may be formed within the second conductive semiconductor layer 226. The size, thickness, material, forming method, etc. of the porous graphene layer 228 may be the same as described above. For the same reason as described above, the light emitting device 300 according to the embodiment may include the second conductive semiconductor layer 226 The carrier can be uniformly injected into the active layer 224, the thermal conductivity and the electric conductivity can be improved, and the adhesion can be improved.

발광 구조물(220)은 메사 식각되어 제1 도전형 반도체층(222)의 일부를 노출시킬 수 있다. The light emitting structure 220 may be mesa etched to expose a part of the first conductivity type semiconductor layer 222.

전도층(230)은 제2 도전형 반도체층(226) 상에 배치되고, 제2 도전형 반도체층(226)과 오믹 접촉한다. 전도층(230)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(224)으로부터 제2 도전형 반도체층(226)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.The conductive layer 230 is disposed on the second conductive type semiconductor layer 226 and is in ohmic contact with the second conductive type semiconductor layer 226. The conductive layer 230 not only reduces the total reflection but also increases light extraction efficiency of light emitted from the active layer 224 to the second conductivity type semiconductor layer 226 because of its good translucency.

전도층(230)은 투명 전도성 산화물층, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.The conductive layer 230 may include a transparent conductive oxide layer such as indium tin oxide (ITO), tin oxide (ITO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO), indium aluminum zinc oxide (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), AZO (Aluminum Zinc Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IrOx, RuOx, RuOx / ITO, IrOx / Au, or Ni / IrOx / Au / ITO.

제1 전극(242)은 노출되는 제1 도전형 반도체층(222) 부분 상에 배치되며, 제1 도전형 반도체층(222)과 오믹 접촉한다. 제2 전극(244)은 전도층(230) 상에 배치된다.The first electrode 242 is disposed on the exposed portion of the first conductivity type semiconductor layer 222 and is in ohmic contact with the first conductivity type semiconductor layer 222. The second electrode 244 is disposed on the conductive layer 230.

도 5는 발광 소자(400)의 또 다른 실시예의 단면을 나타낸다. 도 4에 개시된 실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략한다.5 shows a cross-section of another embodiment of the light-emitting element 400. Fig. The same components as those in the embodiment shown in Fig. 4 are denoted by the same reference numerals, and redundant description will be omitted.

도 5를 참조하면, 발광 소자(400)는 기판(210)과, 발광 구조물(220)과, 제1 도전형 반도체층(222) 내에 형성되는 다공성 그래핀층(228-1)과, 전도층(230)과, 제1 전극(242)과, 제2 전극(244)을 포함한다.5, the light emitting device 400 includes a substrate 210, a light emitting structure 220, a porous graphene layer 228-1 formed in the first conductive semiconductor layer 222, a conductive layer 230, a first electrode 242, and a second electrode 244.

다공성 그래핀층(228-1)은 제1 도전형 반도체층(222) 내부에 형성된다. 다공성 그래핀층(228-1)의 크기, 두께, 물질, 형성 방법 등은 상술한 바와 동일할 수 있다. 그리고 상술한 바와 동일한 이유로 실시예에 따른 발광 소자(400)는 제1 도전형 반도체층(222)으로부터 활성층(224)으로 캐리어가 균일하게 주입되도록 하고, 열전도율과 전기전도율을 개선할 수 있으며, 접착성을 향상시킬 수 있다.The porous graphene layer 228-1 is formed inside the first conductive semiconductor layer 222. [ The size, thickness, material, forming method, etc. of the porous graphene layer 228-1 may be the same as described above. For the same reason as described above, the light emitting device 400 according to the embodiment can uniformly inject carriers from the first conductivity type semiconductor layer 222 to the active layer 224, improve the thermal conductivity and the electric conductivity, It is possible to improve the property.

도 6은 발광소자 패키지의 일실시예의 단면도이다.6 is a cross-sectional view of one embodiment of a light emitting device package.

도시된 바와 같이, 상술한 실시예들에 따른 발광 소자 패키지는 패키지 몸체(320)와, 상기 패키지 몸체(320)에 설치된 제1 전극층(311) 및 제2 전극층(312)과, 상기 패키지 몸체(320)에 설치되어 상기 제1 전극층(311) 및 제2 전극층(312)과 전기적으로 연결되는 실시예에 따른 발광 소자(301)와, 상기 발광 소자(301)를 포위하는 수지층(340)를 포함한다.As shown in the figure, the light emitting device package according to the above-described embodiments includes a package body 320, a first electrode layer 311 and a second electrode layer 312 provided on the package body 320, The light emitting device 301 according to the embodiment is electrically connected to the first electrode layer 311 and the second electrode layer 312 and the resin layer 340 surrounding the light emitting device 301 .

상기 패키지 몸체(320)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(301)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.The package body 320 may be formed of a silicon material, a synthetic resin material, or a metal material. An inclined surface may be formed around the light emitting device 301 to increase light extraction efficiency.

상기 제1 전극층(311) 및 제2 전극층(312)은 서로 전기적으로 분리되며, 상기 발광 소자(301)에 전원을 제공한다. 또한, 상기 제1 전극층(311) 및 제2 전극층(312)은 상기 발광 소자(301)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(301)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first electrode layer 311 and the second electrode layer 312 are electrically isolated from each other and provide power to the light emitting device 301. The first electrode layer 311 and the second electrode layer 312 may reflect the light generated by the light emitting device 301 to increase the light efficiency. As shown in FIG.

상기 발광 소자(301)는 상기 패키지 몸체(320) 상에 설치되거나 상기 제1 전극층(311) 또는 제2 전극층(312) 상에 설치될 수 있다.The light emitting device 301 may be mounted on the package body 320 or on the first electrode layer 311 or the second electrode layer 312.

상기 발광 소자(301)는 상기 제1 전극층(311) 및 제2 전극층(312)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.The light emitting device 301 may be electrically connected to the first electrode layer 311 and the second electrode layer 312 by wire, flip chip, or die bonding.

상기 수지층(340)는 상기 발광 소자(301)를 포위하여 보호할 수 있다. 또한, 상기 수지층(340)에는 형광체가 포함되어 상기 발광 소자(301)에서 방출된 광의 파장을 변화시킬 수 있다.The resin layer 340 may surround and protect the light emitting device 301. In addition, the resin layer 340 may include a phosphor to change the wavelength of light emitted from the light emitting device 301.

상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device package may include at least one of the light emitting devices of the above-described embodiments, or one or more light emitting devices. However, the present invention is not limited thereto.

실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A light guide plate, a prism sheet, a diffusion sheet, and the like, which are optical members, may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Still another embodiment may be implemented as a display device, an indicating device, a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp, a streetlight .

도 7은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 7을 참조하면, 실시예에 따른 조명 장치는 광을 투사하는 광원(750)과 광원(7500)이 내장되는 하우징(700)과 광원(750)의 열을 방출하는 방열부(740) 및 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.7 is an exploded perspective view of a lighting device including a light emitting device package according to an embodiment. 7, a lighting apparatus according to an exemplary embodiment includes a light source 750 for projecting light, a housing 700 having a light source 7500 therein, a heat dissipation unit 740 for emitting heat of the light source 750, And a holder 760 coupling the heat sink 750 and the heat dissipating unit 740 to the housing 700.

하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함한다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.The housing 700 includes a socket coupling portion 710 coupled to an electric socket (not shown), and a body portion 730 connected to the socket coupling portion 710 and having a light source 750 embedded therein. One air flow hole 720 may be formed through the body portion 730.

하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비되며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.A plurality of air flow holes 720 are provided on the body portion 730 of the housing 700 and one or more air flow holes 720 may be provided. The air flow port 720 may be disposed radially or in various forms on the body portion 730.

광원(750)은 기판(754) 상에 구비되는 복수 개의 발광 소자 패키지(752)를 포함한다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다. 발광 소자 패키지(752)는 도 6에 도시된 실시 예에 따른 발광 소자 패키지일 수 있다.The light source 750 includes a plurality of light emitting device packages 752 provided on the substrate 754. [ The substrate 754 may have a shape that can be inserted into the opening of the housing 700 and may be made of a material having a high thermal conductivity to transmit heat to the heat dissipating unit 740 as described later. The light emitting device package 752 may be a light emitting device package according to the embodiment shown in FIG.

광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다. 실시 예에 따른 조명 장치는 실시 예에 따른 발광 소자 패키지를 사용하여, 조명 장치의 광 효율을 향상시킬 수 있다.A holder 760 is provided below the light source 750, and the holder 760 may include a frame and other air flow holes. Although not shown, an optical member may be provided under the light source 750 to diffuse, scatter, or converge light projected from the light emitting device package 752 of the light source 750. The illuminating device according to the embodiment can improve the light efficiency of the illuminating device by using the light emitting device package according to the embodiment.

도 8a는 실시예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타내고, 도 8b는 도 8a에 도시된 표시 장치의 광원 부분의 단면도이다.FIG. 8A shows a display device including a light emitting device package according to the embodiment, and FIG. 8B is a sectional view of a light source part of the display device shown in FIG. 8A.

도 8a 및 도 8b를 참조하면, 표시 장치는 백라이트 유닛 및 액정 표시 패널(860), 탑 커버(Top cover, 870), 고정부재(850)를 포함한다.8A and 8B, the display device includes a backlight unit and a liquid crystal display panel 860, a top cover 870, and a fixing member 850.

백라이트 유닛은 바텀 커버(Bottom cover, 810)와, 바텀 커버(810)의 내부의 일측에 마련되는 발광 모듈(880)과, 바텀 커버(810)의 전면에 배치되는 반사판(820)과, 반사판(820)의 전방에 배치되며 발광 모듈(880)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(830)과, 도광판(30)의 전방에 배치되는 광학 부재(840)를 포함한다. 액정 표시 장치(860)는 광학 부재(840)의 전방에 배치되며, 탑 커버(870)는 액정 표시 패널(860)의 전방에 마련되며, 고정 부재(850)는 바텀 커버(810)와 탑 커버(870) 사이에 배치되어 바텀 커버(810)와 탑 커버(870)를 함께 고정시킨다.The backlight unit includes a bottom cover 810, a light emitting module 880 provided on one side of the bottom cover 810, a reflection plate 820 disposed on the front surface of the bottom cover 810, A light guide plate 830 disposed in front of the light guide plate 820 and guiding light emitted from the light emitting module 880 toward the front of the display device and an optical member 840 disposed in front of the light guide plate 30. The liquid crystal display device 860 is disposed in front of the optical member 840. The top cover 870 is provided in front of the liquid crystal display panel 860 and the fixing member 850 is disposed in the bottom cover 810, (870) to fix the bottom cover 810 and the top cover 870 together.

도광판(830)은 발광 모듈(880)에서 방출되는 광이 면광원 형태로 출사되도록 안내하는 역할을 하고, 도광판(830)의 후방에 배치되는 반사판(820)은 발광 모듈(880)에서 방출된 광이 도광판(830)방향으로 반사되도록 하여 광 효율을 높이는 역할을 한다. 다만, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 도광판(830)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다. 여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.The light guide plate 830 guides the light emitted from the light emitting module 880 to be emitted in the form of a surface light source and the reflection plate 820 disposed behind the light guide plate 830 reflects light emitted from the light emitting module 880 Is reflected in the direction of the light guide plate 830, thereby enhancing light efficiency. However, the reflection plate 820 may be formed as a separate component as shown in the drawing, or may be formed to be coated on the rear surface of the light guide plate 830 or on the front surface of the bottom cover 810 with a highly reflective material . Here, the reflection plate 820 can be made of a material having a high reflectance and can be used in an ultra-thin shape, and polyethylene terephthalate (PET) can be used.

도광판(830)은 발광 모듈(880)에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.The light guide plate 830 scatters the light emitted from the light emitting module 880 and uniformly distributes the light over the entire screen area of the LCD. Accordingly, the light guide plate 830 is made of a material having a good refractive index and transmittance, and may be formed of polymethyl methacrylate (PMMA), polycarbonate (PC), or polyethylene (PE).

광학 부재(840)가 도광판(830)의 상부에 구비되어 도광판(830)에서 출사되는 빛을 소정 각도로 확산시킨다. 광학 부재(840)는 도광판(830)에 의해 인도된 빛을 액정 표시 패널(860) 방향으로 균일하게 조사되도록 하다. 광학 부재(840)로는 확산 시트, 프리즘 시트 또는 보호 시트 등의 광학 시트가 선택적으로 적층되거나, 마이크로 렌즈 어레이를 사용할 수도 있다. 이때, 복수 개의 광학 시트를 사용할 수도 있으며, 광학 시트는 아크릴 수지, 폴리우레탄 수지 또는 실리콘 수지 등과 같은 투명 수지로 이루어질 수 있다. 그리고, 상술한 프리즘 시트 내에 형광 시트가 포함될 수도 있음은 상술한 바와 동일하다.An optical member 840 is provided at an upper portion of the light guide plate 830 to diffuse the light emitted from the light guide plate 830 at a predetermined angle. The optical member 840 allows the light guided by the light guide plate 830 to be uniformly irradiated toward the liquid crystal display panel 860. As the optical member 840, an optical sheet such as a diffusion sheet, a prism sheet, or a protective sheet may be selectively laminated, or a microlens array may be used. At this time, a plurality of optical sheets may be used, and the optical sheet may be made of a transparent resin such as an acrylic resin, a polyurethane resin, or a silicone resin. It is to be noted that the fluorescent sheet may be included in the prism sheet described above.

광학 부재(840)의 전면에는 액정 표시 패널(860)이 구비될 수 있다. 여기서, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있음은 당연하다. 바텀 커버(810) 상에는 반사판(820)이 놓이게 되고, 반사판(820)의 위에는 도광판(830)이 놓이게 된다. 그리하여 반사판(820)은 방열부재(미도시)와 직접 접촉될 수도 있다. 발광 모듈(880)은 발광 소자 패키지(882) 및 인쇄회로기판(881)을 포함한다. 발광 소자 패키지(882)는 인쇄회로기판(881) 상에 실장된다. 여기서 발광 소자 패키지(881)는 도 6에 도시된 실시 예일 수 있다.A liquid crystal display panel 860 may be provided on the front surface of the optical member 840. Here, it goes without saying that other types of display devices requiring a light source besides the liquid crystal display panel 860 may be provided. A reflection plate 820 is placed on the bottom cover 810 and a light guide plate 830 is placed on the reflection plate 820. Thus, the reflection plate 820 may be in direct contact with the heat radiation member (not shown). The light emitting module 880 includes a light emitting device package 882 and a printed circuit board 881. The light emitting device package 882 is mounted on the printed circuit board 881. Here, the light emitting device package 881 may be the embodiment shown in FIG.

인쇄회로기판(881)은 브라켓(812) 상에 접합될 수 있다. 여기서, 브라켓(812)은 발광 소자 패키지(882)의 고정 외에 열방출을 위하여 열전도율이 높은 물질로 이루어질 있고, 도시되지는 않았으나, 브라켓(812)과 발광 소자 패키지(882) 사이에는 열 패드가 구비되어 열 전달을 용이하게 할 수 있다. 그리고, 브라켓(812)는 도시된 바와 같이 'ㄴ'자 타입으로 구비되어, 가로부(812a)는 바텀 커버(810)에 의하여 지지되고, 세로부(812b)는 인쇄회로기판(881)을 고정할 수 있다.The printed circuit board 881 may be bonded onto the bracket 812. Here, the bracket 812 is made of a material having a high thermal conductivity for dissipating heat in addition to fixing the light emitting device package 882. Although not shown, a heat pad is provided between the bracket 812 and the light emitting device package 882 Thereby facilitating heat transfer. The horizontal portion 812a is supported by the bottom cover 810 and the vertical portion 812b is fixed to the printed circuit board 881 can do.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

100, 160: 기판 120 : 발광구조물
122 : 제1 도전형 반도체층 124 : 활성층
126 : 제2 도전형 반도체층 128 : 다공성 그래핀층
130 : 오믹층 140 : 반사층
150 : 결합층 160 : 지지기판
170 : 도전층 180: 채널층
190,242 : 제1 전극 244 : 제2 전극
301 : 발광소자 311 : 제1 전극층
312 : 제2 전극층 320 : 패키지 몸체
340 : 수지층.100, 160: substrate 120: light emitting structure
122: first conductivity type semiconductor layer 124: active layer
126: second conductivity type semiconductor layer 128: porous graphene layer
130: Ohmic layer 140: Reflective layer
150: bonding layer 160: supporting substrate
170: conductive layer 180: channel layer
190, 242: first electrode 244: second electrode
301: light emitting element 311: first electrode layer
312: second electrode layer 320: package body
340: resin layer.

Claims (10)

제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물;
상기 제1 도전형 반도체층 또는 상기 제2 도전형 반도체층 내부에 형성되고, 탄소 박막에 형성된 다공을 포함하는 다공성 그래핀층;
상기 발광 구조물 하부의 가장 자리 영역에 배치되는 채널층;
상기 발광 구조물 하부의 중앙 영역에 배치되는 오믹층;
상기 채널층 하부에 배치되는 도전층;
상기 도전층 하부에 배치되는 결합층; 및
상기 결합층 하부에 배치되는 지지기판;을 포함하고,
상기 다공성 그래핀층은 상기 제1 도전형 반도체층 또는 상기 제2 도전형 반도체층의 상부 표면 또는 하부 표면으로부터 이격되어 배치되고,
상기 제1 도전형 반도체층 또는 상기 제2 도전형 반도체층은 상기 다공성 그래핀층 내부의 다공으로부터 상기 다공성 그래핀층의 상부와 하부로 연장되어 배치되는 발광 소자.A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
A porous graphene layer formed in the first conductive semiconductor layer or the second conductive semiconductor layer and including a porous film formed on the carbon thin film;
A channel layer disposed in an edge region under the light emitting structure;
An ohmic layer disposed in a central region below the light emitting structure;
A conductive layer disposed under the channel layer;
A bonding layer disposed under the conductive layer; And
And a support substrate disposed under the coupling layer,
Wherein the porous graphene layer is disposed apart from the upper surface or the lower surface of the first conductive type semiconductor layer or the second conductive type semiconductor layer,
Wherein the first conductivity type semiconductor layer or the second conductivity type semiconductor layer is extended from the pores inside the porous graphene layer to the top and bottom of the porous graphene layer. 삭제delete 제1항에 있어서,
상기 다공성 그래핀층에 형성된 다공의 지름은 5nm ~ 5㎛이고,
상기 다공성 그래핀층의 두께는 0.1nm ~ 100nm 이며,
상기 다공성 그래핀층과 상기 활성층과의 이격 거리는 1nm ~ 3㎛인 발광 소자.The method according to claim 1,
The diameter of the pores formed in the porous graphene layer is 5 nm to 5 탆,
The thickness of the porous graphene layer is 0.1 nm to 100 nm,
Wherein a distance between the porous graphene layer and the active layer is 1 nm to 3 占 퐉. 삭제delete 제1항 또는 제3항에 있어서,
상기 다공성 그래핀층의 다공은 주기적 또는 비주기적 패턴으로 형성되는 발광 소자.The method according to claim 1 or 3,
Wherein the pores of the porous graphene layer are formed in a periodic or aperiodic pattern. 제1항 또는 제3항에 있어서,
상기 다공성 그래핀층은 단일 탄소 원자의 두께 또는 다중 탄소 원자의 두께를 가지는 박막으로 형성되는 발광 소자.The method according to claim 1 or 3,
Wherein the porous graphene layer is formed of a thin film having a thickness of a single carbon atom or a thickness of multiple carbon atoms. 삭제delete 제1항에 있어서,
상기 발광 구조물의 상부 표면에 형성되는 요철부;
상기 요철부 상에 형성되는 제1 전극을 더 포함하고,
상기 요철부의 요철 형상은 사각, 반구, 세모 및 사다리꼴 중 적어도 하나의 형상을 포함하고,
상기 다공성 그래핀층은 상기 제1 전극과 상기 활성층 사이에 형성되는 발광 소자.The method according to claim 1,
A concave-convex portion formed on an upper surface of the light emitting structure;
And a first electrode formed on the concavo-convex portion,
Wherein the concavo-convex shape of the concavo-convex portion includes at least one shape of a square, a hemisphere, a triangle, and a trapezoid,
Wherein the porous graphene layer is formed between the first electrode and the active layer. 제1항에 있어서,
상기 발광 구조물의 상부 표면에 배치되는 제1 전극을 더 포함하고,
상기 다공성 그래핀층 및 상기 다공은 상기 제1 전극 및 상기 오믹층과 수직으로 중첩하는 영역을 포함하는 발광 소자.The method according to claim 1,
And a first electrode disposed on an upper surface of the light emitting structure,
Wherein the porous graphene layer and the porous layer include a region vertically overlapping the first electrode and the ohmic layer. 삭제delete
KR1020110054695A 2011-06-07 2011-06-07 Light emitting device and method for fabricating the light emitting device KR101874573B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110054695A KR101874573B1 (en) 2011-06-07 2011-06-07 Light emitting device and method for fabricating the light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110054695A KR101874573B1 (en) 2011-06-07 2011-06-07 Light emitting device and method for fabricating the light emitting device

Publications (2)

Publication Number Publication Date
KR20120135787A KR20120135787A (en) 2012-12-17
KR101874573B1 true KR101874573B1 (en) 2018-07-04

Family

ID=47903424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110054695A KR101874573B1 (en) 2011-06-07 2011-06-07 Light emitting device and method for fabricating the light emitting device

Country Status (1)

Country Link
KR (1) KR101874573B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017119711A1 (en) * 2016-01-05 2017-07-13 엘지이노텍(주) Semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232464A (en) * 2009-03-27 2010-10-14 Showa Denko Kk Group iii nitride semiconductor light emitting element, method of manufacturing the same, and laser diode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232464A (en) * 2009-03-27 2010-10-14 Showa Denko Kk Group iii nitride semiconductor light emitting element, method of manufacturing the same, and laser diode

Also Published As

Publication number Publication date
KR20120135787A (en) 2012-12-17

Similar Documents

Publication Publication Date Title
EP2581952A2 (en) Light emitting diode, light emitting diode package and lighting apparatus including the same
JP5999884B2 (en) LIGHT EMITTING ELEMENT, LIGHT EMITTING ELEMENT PACKAGE, AND LIGHTING DEVICE
JP5971917B2 (en) LIGHT EMITTING ELEMENT AND VIDEO DISPLAY DEVICE INCLUDING THE LIGHT EMITTING ELEMENT
US8686456B2 (en) Light emitting device, light emitting device package, and light unit
KR101941029B1 (en) Light emitting device and lighting system including the same
US20110210359A1 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting unit
KR101854851B1 (en) Light emitting diode
KR101874573B1 (en) Light emitting device and method for fabricating the light emitting device
KR101729267B1 (en) Light emitting device
KR101769047B1 (en) Light emitting diode and method for fabricating the light emitting device
KR20130023939A (en) Light emitting device
KR101777263B1 (en) Light emitting diode and method for fabricating the light emitting device
KR20120050089A (en) Light emitting device ant method for manufacturing the same
KR101827969B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101729269B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101742618B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101103676B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101742619B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101874574B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101983773B1 (en) Lihgt emitting device and light emitting device package including the same
KR101861633B1 (en) Light emitting device and light emitting device package including the same
KR20120065704A (en) Light emitting diode and method for fabricating the light emitting device
KR101880451B1 (en) Light emitting device
KR20120078049A (en) Light emitting diode and method for fabricating the light emitting device
KR20130016945A (en) Light emitting device and method for fabricating the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant